KR100382611B1 - 고집적 디램용 셀 커패시터의 제조방법 - Google Patents

Abstract

본 발명은 고집적 디램용 셀 커패시터의 제조방법에 관한 것으로, 특히 소정의 하부구조를 가지고 있는 반도체 기판 상에 NH₃플라즈마 처리를 하여 질화화 시킨 후 유전체막으로 TiON과 알루미늄 옥사이드 이중막 구조를 형성하여, TiON의 고유전 특성을 이용하여 높은 정전 용량을 증가시킴과 동시에 알루미늄 옥사이드의 계면 특성 및 우수한 누설전류 특성을 확보할 수 있어 후속공정인 확산방지막 증착을 생략할 수 있는 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법으로 반도체 소자의 특성, 신뢰성을 향상시키고 그에 따른 반도체 소자의 고집적화를 가능하게 하는 기술로 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.

Description

고집적 디램용 셀 커패시터의 제조방법{Method for forming of capacitor the cell used high-integrated DRAM}

본 발명은 소정의 하부구조를 가지고 있는 반도체 기판 상에 NH₃플라즈마 처리를 하여 질화화 시킨 후 유전체막으로 TiON과 알루미늄 옥사이드 이중막 구조를 형성하여, TiON의 고유전 특성을 이용하여 높은 정전 용량을 증가시킴과 동시에 알루미늄 옥사이드의 계면 특성 및 우수한 누설전류 특성을 확보할 수 있어 후속공정인 확산방지막 증착을 생략할 수 있는 고집적 디램용 셀 커패시터의 제조방법에 관한 것이다.

최근 반도체 집접회로 공정 기술이 발달함에 따라 반도체 기판 상에 제조되는 소자의 최소 선폭 길이는 더욱 미세화되고, 단위 면적당 집적도는 증가하고 있다. 한편, 메모리 셀의 집적도가 증가함에 따라서 전하 저장용 셀 커패시터가 점유할 수 있는 공간은 더욱 좁아지게 되므로, 단위 면적당 정전 용량이 증대된 셀 커패시터의 개발이 필수적이다.

일반적으로, 커패시터는 전하를 저장하고, 반도체 소자의 동작에 필요한 전하를 공급하는 부분으로서, 반도체 소자가 고집적화 되어짐에 따라 단위 셀(cell)의 크기는 작아지면서 소자의 동작에 필요한 정전용량(Capacitance)은 약간 씩 증가되고 있다.

종래에는 반도체 소자의 고집적화가 이루어짐에 따라 커패시터 역시 소형화 될 것을 요구되어지고 있으나 전하를 저장하는데 한계에 부딪히게 되어 커패시터는 셀의 크기에 비하여 고집적화 시키는데 어려움이 표출되었다.

그래서, 상기 문제점을 해결하기 위해 커패시터의 전하를 증가시키기 위해 TiON와 같은 유전상수가 큰 물질을 사용하였으나 후속공정 진행시 누설전류가 높은 문제점이 발생되었다.

또한, 상기 낮은 누설전류를 확보하기 위해 알루미늄 옥사이드를 사용하였을경우에는 계면 특성 및 누설전류 특성은 우수하나 정전용량이 낮은 문제점이 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 소정의 하부구조를 가지고 있는 반도체 기판 상에 NH₃플라즈마 처리를 하여 질화화 시킨 후 유전체막으로 TiON과 알루미늄 옥사이드 이중막 구조를 형성하여, TiON의 고유전 특성을 이용하여 높은 정전 용량을 증가시킴과 동시에 알루미늄 옥사이드의 계면 특성 및 우수한 누설전류 특성을 확보할 수 있어 후속공정인 확산방지막 증착을 생략할 수 있도록 하는 것이 목적이다.

도 1a 내지 도 1e는 본 발명에 따른 고집적 디램용 셀 커패시터의 제조방법을 순차적으로 나타낸 단면도이다.

-- 도면의 주요부분에 대한 부호의 설명 --

100 : 반도체 기판 110 : 질화막

120 : 제 1 유전체막 130 : N₂O 플라즈마

140 : 제 2 유전체막 150 : 폴리실리콘막

상기 목적을 달성하기 위하여, 본 발명은 소정의 하부구조를 가지는 반도체 기판 상에 NH₃플라즈마 처리를 하여 질화막을 형성하는 단계와, 상기 질화막이 형성된 결과물 전체에 PECVD방법으로 티타늄옥시나이트라이드 (TiON)을 증착하여 제 1 유전체막을 형성하는 단계와, 상기 제 1 유전체막이 형성된 결과물 전체에 빠른 열 어닐공정을 실시하는 단계와, 상기 빠른 열 어닐 공정이 실시된 제 1 유전체막 상부에 아토믹 레이어 디포지션 방법으로 알루미늄 옥사이드(Al₂O₃)를 증착하여 제 2 유전체막을 형성하는 단계와, 상기 제 2 유전체막이 형성된 결과물 전체에 퍼니스 배큠 어닐링 공정을 진행한 후 폴리실리콘을 증착하는 단계를 포함하여 이루어진 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법을 제공한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.

도 1a 내지 도 1e는 본 발명에 따른 고집적 디램용 셀 커패시터의 제조방법을 순차적으로 나타낸 단면도이다.

도 1a에 도시된 바와 같이, 소정의 하부구조를 가지고 있는 반도체 기판(100) 상에 NH₃플라즈마 처리를 하여 계면막 형성을 방지하는 질화막(110)을 형성한다.

이때, 상기 NH₃플라즈마 처리 시 챔버 내에 10∼500 Watt 범위의 전력을 공급하고 0.1∼1.2 torr 범위의 압력에서 10∼60sec 정도 실시한다.

또한, 상기 반응 가스인 NH₃가스는 10∼500sccm 정도로 공급하며, 반도체 기판(100)은 300∼500℃ 범위의 온도를 유지한다.

그리고, 도 1b에 도시된 바와 같이, 상기 결과물 상에 플라즈마 화학기상증착법(PECVD)을 이용하여 제 1유전체막(120)인 TiON막을 증착한다.

이때, 상기 제 1 유전체막(120) 증착시 챔버 내에 10∼500 Watt 범위의 전력을 공급하고 0.1∼1.2 torr 범위의 압력에서 170∼190℃ 정도의 온도를 유지하고 있는 TiCl 소스를 이용하여 실시한다.

또한, 상기 반응 가스인 NH₃가스는 10∼500sccm 정도로 공급하며, 반도체 기판(100)은 300∼500℃ 범위의 온도를 유지한다.

이어서, 도 1c에 도시된 바와 같이, 상기 NH₃플라즈마(130)를 이용하여 빠른 열 어닐(RTA : Rapid Thermal Anneal) 공정을 실시한다.

이때, 상기 빠른 열 어닐 공정시 NH₃플라즈마(130)의 양을 1∼10slm 정도로 하여 700∼850℃ 범위의 온도로 60∼180sec 정도 진행하여 TiON막 내의 나이트라이드(nitride) 함량을 증가시킨다.

그리고, 도 1d에 도시된 바와 같이, 상기 제 1 유전체막(120)인 TiON막 상에 아토믹 레이어 디포지션(ALD : Atomic Layer Deposion)방법을 이용하여 제 2 유전체막(140)으로 Al₂O₃을 증착한다.

이때, 상기 제 2 유전체막(140)인 알루미늄 옥사이드(Al₂O₃)을 증착 시 200∼450℃ 범위의 온도로 가열된 반도체 기판(100)에서 (CH₃)₃Al 가스와 수증기를 이용하여 0.1∼1Torr 범위의 압력을 갖는 챔버에서 증착한다.

또한, 상기 알루미늄 옥사이드(Al₂O₃)막은 계면특성 및 우수한 누설전류 특성이 우수하여 후속공정인 계면형성방지막 증착 공정이 생략 가능하다.

계속하여, 도 1e에 도시된 바와 같이, 상기 결과물 상에 퍼니스 배큠 어닐(furnace vaccum anneal) 공정을 진행한 후 폴리실리콘막(150)을 증착한다.

이때, 상기 퍼니스 배큠 어닐 공정 시 600∼650℃ 범위의 온도로 10∼30분 정도 질소 분위기에서 진행하여 불순물의 제거, 알루미늄 옥사이드막을 결정화 및 나이트라이드의 손실을 방지한다.

또한, 상기 폴리실리콘막(150)은 900∼1100Å 정도의 두께로 증착한다.

따라서, 상기한 바와 같이, 본 발명에 따른 고집적 디램용 셀 커패시터의 제조방법을 이용하게 되면, 소정의 하부구조를 가지고 있는 반도체 기판 상에 NH₃플라즈마 처리를 하여 질화화 시킨 후 유전체막으로 TiON과 알루미늄 옥사이드 이중막 구조를 형성하여, TiON의 고유전 특성을 이용하여 높은 정전 용량을 증가시킴과 동시에 알루미늄 옥사이드의 계면 특성 및 우수한 누설전류 특성을 확보할 수 있어 후속공정인 확산방지막 증착을 생략할 수 있도록 하는 매우 유용하고 효과적인 발명이다.

Claims (10)

1. 소정의 하부구조를 가지는 반도체 기판 상에 NH₃플라즈마 처리를 하여 질화막을 형성하는 단계와;

   상기 질화막이 형성된 결과물 전체에 PECVD방법으로 티타늄옥시나이트라이드 (TiON)을 증착하여 제 1 유전체막을 형성하는 단계와;

   상기 제 1 유전체막이 형성된 결과물 전체에 빠른 열 어닐공정을 실시하는 단계와;

   상기 빠른 열 어닐 공정이 실시된 제 1 유전체막 상부에 아토믹 레이어 디포지션 방법으로 알루미늄 옥사이드(Al₂O₃)를 증착하여 제 2 유전체막을 형성하는 단계와;

   상기 제 2 유전체막이 형성된 결과물 전체에 퍼니스 배큠 어닐링 공정을 진행한 후 폴리실리콘을 증착하는 단계를 포함하여 이루어진 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법.
2. 제 1항에 있어서, 상기 NH₃플라즈마 처리 시 챔버 내에 10∼500 Watt 범위의 전력을 공급하고 0.1∼1.2 torr 범위의 압력에서 10∼60sec 정도 실시하는 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법.
3. 제 1항에 있어서, 상기 NH₃플라즈마 처리 시 반응 가스인 NH₃가스는10∼500sccm 정도로 공급하며, 반도체 기판(100)은 300∼500℃ 범위의 온도를 유지하는 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법.
4. 삭제
5. 제 1항에 있어서, 상기 제 1 유전체막 증착 시 챔버 내에 10∼500 Watt 범위의 전력을 공급하고 0.1∼1.2 torr 범위의 압력에서 170∼190℃ 정도의 온도를 유지하고 있는 TiCl 소스 0.001∼2cc 정도를 이용하여 증착하는 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법.
6. 제 1항에 있어서, 상기 빠른 열 어닐 공정시 NH₃플라즈마(130)의 양을 1∼10slm 정도로 하여 700∼850℃ 범위의 온도로 60∼180sec 정도 진행하는 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법.
7. 삭제
8. 제 1항에 있어서, 상기 제 2 유전체막은 200∼450℃ 범위의 온도로 가열된 반도체 기판 상에 수증기를 이용하여 0.1∼1Torr 범위의 압력을 갖는 챔버에서 증착하는 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법.
9. 제 1항에 있어서, 상기 퍼니스 배큠 어닐링 공정 시 600∼650℃ 범위의 온도로 10∼30분 정도 질소 분위기에서 진행하는 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법.
10. 제 1항에 있어서, 상기 폴리실리콘막 증착시 900∼1100Å 정도의 두께로 증착하는 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법.