KR20020002156A - 커패시터 제조방법 - Google Patents

커패시터 제조방법 Download PDF

Info

Publication number
KR20020002156A
KR20020002156A KR1020000036638A KR20000036638A KR20020002156A KR 20020002156 A KR20020002156 A KR 20020002156A KR 1020000036638 A KR1020000036638 A KR 1020000036638A KR 20000036638 A KR20000036638 A KR 20000036638A KR 20020002156 A KR20020002156 A KR 20020002156A
Authority
KR
South Korea
Prior art keywords
taon
tio
forming
film
thin film
Prior art date
Application number
KR1020000036638A
Other languages
English (en)
Inventor
안병권
박동수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000036638A priority Critical patent/KR20020002156A/ko
Publication of KR20020002156A publication Critical patent/KR20020002156A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 커패시터의 제조방법에 관한 것으로, 고유전물질중 ALD법으로 TaON/TiO2복합 유전체막을 형성하고, TaON/TiO2복합 유전체막 위에는 상부 전극물질과 계면반응이 적은 Al2O3유전체막을 형성함으로써 고유전특성과 낮은 누설전류 특성을 동시에 확보할 수 있는 기술이다.

Description

커패시터 제조방법{Method for fabricating capacitor}
본 발명은 반도체 메모리 소자의 제조방법에 관한 것으로서, 특히 고유전율을 갖는 커패시터의 제조방법에 관한 것이다.
반도체 메모리 소자의 고집적화에 따라 소자의 안정적 구동을 위해 필요한 단위 셀당 커패시터의 정전용량은 일정한 반면 커패시터의 면적은 감소되어 이를 해결하기 위해 커패시터의 구조를 변경하거나 유전율이 높은 물질의 개발이 절실히 요구되고 있다.
특히 최근에는 256메가 이상의 차세대 메모리 소자에 필요한 용량을 확보하는데 한계가 있는 NO(Nitride Oxide) 대신 Ta2O5, TaON, TiO2에 대한 연구가 활발히 진행중인데, 상기 TiO2박막의 경우 유전상수는 60 내지 100으로 상당히 높고, 상기 TaON의 경우에는 22 정도로 상기 TiO2보다 낮으나 TaON/TiO2복합층이나 TaON/Al2O3복합층을 구성하여 고유전특성을 개선할 수 있다.
그러나, 상기 TiO2박막은 박막 성장시 주상구조(columna structure)로 성장하여 누설전류가 큰 특성을 나타내는 단점이 있으며, TaON/TiO2복합층이나 TaON/Al2O3복합층은 MOCVD(Metal Organic Checal Vapor Deposition)으로 증착될 경우 증착된 박막 내 다수의 불순물을 포함하고 있어서 증착 후 산소 분위기에서 고온열처리가 필요한데 이때 유전박막과 상하부 전극과의 반응에 의해 다수 계면막이 생성되어 높은 누설전류의 원인이 되는 문제점이 있다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 고유전율을 가지며 누설전류특성이 우수한 커패시터의 제조방법을 제공하는데 있다.
도 1 내지 도 4는 본 발명의 일 실시예에 의한 커패시터의 제조방법을 도시한 단면도들.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 하부전극
22 : 질화박막
23 : TaON/TiO2유전체막
24 : Al2O3유전체막
25 :TiN막
26 : 도프트 폴리실리콘막
상기 목적을 달성하기 위하여 본 발명은, 반도체 메모리소자의 커패시터의 제조방법에 있어서, 도전물질로 이루어진 하부전극을 형성하는 단계와, 하부전극 위에 원자막 증착법으로 TaON/TiO2복합 유전체막을 형성하는 단계와, TaON/TiO2복합 유전체막 위에 Al2O3유전체막을 형성하는 단계와, Al2O3유전체막 위에 도전물질로 이루어진 상부전극을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 1a 내지 도 1d는 본 발명에 의한 커패시터의 제조방법을 도시한 단면도들로서, 이를 참조하면 본 발명의 제조 공정은 다음과 같다.
먼저, 도 1a에 도시된 바와 같이, 도프트 폴리실리콘을 소정 두께로 증착시켜 게이트 전극, 소스/드레인을 구비하는 반도체 소자의 접합영역(도시하지 않음)과 연결되는 하부전극(21)을 형성하고, 그 표면을 HF나 BOE(Buffer Oxide Etchant)로 식각하여 자연산화막을 제거한다.
상기 하부전극(21)은 스택(stack), 트렌치(trench), 실린더(cylinder),핀(fin), 스택실린더(stack cylinder), 반구형 실리콘 성장(Hemi-spherial Silicon grain)이 응용된 구조들 중 하나이다. 그리고, 하부전극의 도전물질로서, 도프트 폴리실리콘과 금속 물질을 단독 또는 적층해서 형성할 수 있다. 이때, 금속 물질은 TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt 중에서 어느 하나를 사용한다.
이어서, 상기 하부전극 (21) 표면에 NH3플라즈마 처리를 실시하여 질화박막(22)을 형성한다. 이때, 상기 플라즈마 처리는 기판온도를 300℃∼500℃ 정도의 저온으로 유지하고, 챔버 내의 압력은 0.1torr∼1.2torr로 유지하며, 반응가스인　NH3가스양은 10sccm∼500sccm으로 하며, RF 파워는 10W∼500W로 하여 10초 ∼600초 동안 여기시킨다.
그 다음, 도 1b에 도시된 바와 같이, 상기 질화박막(22) 위에 원자막 증착법(atomic layer deposition: 이하 "ALD"라 칭함)법으로 TaON/TiO2복합 유전체막(23)을 형성하는데, 그 제조 공정은 다음과 같다.
우선, Ta(OC2H5)5소스를 반응 원료 NH3가스와 교대로 반응기에 주입하여 TaON 박막을 10Å 이내로 증착한다. 이때, ALD 방법으로는 소스 가스의 주입과 불활성 기체 주입, NH3가스 주입을 1 사이클로 할 때 사이클당 두께가 1Å 이하로 증착되므로 10Å 이하의 두께 증착이 가능하다. 그리고, 상기 Ta(OC2H5)5소스와 반응원료 NH3가스 주입 사이에 N2, Ar, He 등의 불활성 기체를 흘려주어 각 원료의 잔류물이 남지 않도록 하며, 각 반응 원료와 중간의 불활성 기체의 주입시간은 0.1초에서 10초 이내로 한다.
이어서, 상기 TaON 박막 위에 TiCl4소스와 H2O 가스를 반응 원료로 하여 TiO2박막을 5Å 이내로 증착한다. 상기 ALD 방법으로는 TiCl4가스 주입과 불활성 기체주입, H2O 가스주입을 1 사이클로 할 때 사이클당 두께가 1Å 이하로 증착되므로 5Å 이하의 두께 증착이 가능하다. 이때 반응 원료인 H2O 대신 O2, N2O 의 사용이 가능한다. 상기 각 반응 원료와 중간의 불활성 기체의 주입시간은 0.1초에서 10초 이내로 한다.
이어서, 상기 TaON 박막위에 상기 과정들을 동일한 방법으로 실시하여 TaON과 TiO2을 교대로 100Å∼200Å 증착시키며, 이때 사이클을 조절하여 상기 TaON과 TiO2의 증착비는 92:8에 가깝도록 한다.
그리고, 상기 교대로 증착된 TaON과 TiO2막을 400℃∼550℃ 정도의 저온으로 어닐링하여 단일한 TaON/TiO2복합 유전체막(23)으로 전환시킨다. 이때 상기 구조물은 얇은 막들이 교대로 증착되어 있으므로 낮은 온도에서도 충분히 상기와 같은 단일 복합막으로의 전환이 가능하다.
이러한 ALD 방법으로 증착된 단일 복합막은 증착 공정 중 부산물의 발생이 적고 각 원료 주입 횟수당 두께 조절이 가능하므로 상기와 같이 낮은 온도에서도 형성이 가능하며, 또한 상기 ALD 방법에 의하면 다음의 형성예정인 Al2O3유전체막이 높은 내압 특성을 가짐과 아울러 상부전극물질인 TiN 또는 도프트 폴리실리콘과의계면반응이 TaON에 비해 훨씬 우수한 특성을 나타낸다.
그 다음, 도 1c에 도시된 바와 같이, 상기 TaON/TiO2복합 유전체막(23) 위에 (CH3)3Al 소스와 H2O 가스를 이용하여 200℃∼450℃ 정도의 온도로 가열된 웨이퍼에 반응로의 압력을 0.1torr∼1.2torr로 유지하여 Al2O3유전체막(24)을 형성하고, 이어서 후속 열처리 공정으로 퍼니스 어닐링 공정을 실시하여 상기 복합 유전체막 (23)내 불순물을 제거하고 결정화시키한다. 이때 상기 열처리 공정은 어닐링 가스를 O2, N2O , N2로 할 수 있으며, 어닐링 온도를 600℃∼850℃ 정도로 유지하고, 시간은 5분 내지 60분으로 유지한다.
그 다음, 도 1d에 도시된 바와 같이, 상기 Al2O3유전체막(24) 위에 도전물질로 된 상부전극을 형성한다. 이때, 상부전극은 하부전극과 마찬가지로 도전물질로서 도프트 폴리실리콘과 금속 물질을 단독 또는 적층해서 형성할 수 있는데, 이 금속 물질은 TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt 중에서 어느 하나를 사용한다. 이에, 본 실시예의 상부전극 제조 공정은 확산 방지역할을 하는 금속층으로서 TiN을 200Å∼500Å 정도의 두께로 증착시켜 TiN막(25)을 형성하고, 그 위에 도프트 폴리실리콘(26)을 1000Å 정도의 두께로 증착시켜 커패시터의 상부전극을 완성한다.
상기한 바와 같이 본 발명은, Al2O3유전체막의 우수한 누설전류 특성과 유전율이 높은 TaON/TiO2복합 유전체막을 적층시킴으로써 정전용량 및 누설전류 특성을 동시에 확보할 수 있는 효과가 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (13)

  1. 반도체 메모리소자의 커패시터의 제조방법에 있어서,
    도전물질로 이루어진 하부전극을 형성하는 단계;
    상기 하부전극 위에 원자막 증착법으로 TaON/TiO2복합 유전체막을 형성하는 단계;
    상기 TaON/TiO2복합 유전체막 위에 Al2O3유전체막을 형성하는 단계; 및
    상기 Al2O3유전체막 위에 도전물질로 이루어진 상부전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 커패시터의 제조방법.
  2. 제 1항에 있어서, 상기 TaON/TiO2복합 유전체막을 형성하기전에, 상기 하부전극 표면을 질화시켜 질화박막을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 커패시터의 제조방법.
  3. 제 2항에 있어서, 상기 질화박막을 형성하는 단계는, NH3플라즈마 처리공정을 이용하여 300℃∼500℃ 기판온도와, 0.1torr∼1.2torr의 챔버 압력과, 10W∼500W 정도의 RF 파워에서 반응가스인　NH3가스양을 10sccm∼500sccm으로 하여 10초 ∼600초 동안 여기시켜 이루어지는 것을 특징으로 하는 커패시터의 제조방법.
  4. 제 1항에 있어서, 상기 TaON/TiO2복합 유전체막을 형성하는 단계는, TaON박막과 TiO2박막을 증착비 92:8로 교대로 증착시킨 후 저온열처리하여 이루어지는 것을 특징으로 하는 커패시터의 제조방법.
  5. 제 1항에 있어서, 상기 TaON/TiO2복합 유전체막을 형성하는 단계는, Ta(OC2H5)5소스를 반응 원료 NH3가스와 교대로 반응기에 주입하여 TaON 박막을 10Å 이내로 증착하고 불활성 기체를 흘려주는 단계와, 상기 TaON 박막 위에 TiCl4소스와 H2O 가스를 반응 원료로 하여 TiO2박막을 5Å 이내로 증착하고 불활성 기체를 흘려주는 단계와, 상기 과정들을 반복하여 상기 TaON박막과 TiO2박막을 증착비가 92:8이 되도록 교대로 100Å∼200Å 정도 증착시키는 단계와, 400℃∼550℃ 정도의 저온으로 어닐링하는 단계를 포함하여 이루어지는 것을 특징으로 하는 커패시터의 제조방법.
  6. 제 5항에 있어서, 상기 TaON 박막을 증착하는 단계는 각 반응 원료와 중간의 불활성 기체의 주입시간을 0.1초에서 10초 이내로 하여 이루어지는 것을 특징으로 하는 커패시터의 제조방법,
  7. 제 5항에 있어서, 상기 TiO2박막을 형성하는 단계는 상기 각 반응 원료와 중간의 불활성 기체의 주입시간을 0.1초에서 10초 이내로 하여 이루어지는 것을 특징으로 하는 커패시터의 제조방법.
  8. 제 5항에 있어서, 상기 TiO2박막을 형성하는 단계는 상기 반응 원료를 H2O 대신 O2, N2O 중 어느 하나를 사용하여 이루어지는 것을 특징으로 하는 커패시터의 제조방법.
  9. 제 1항에 있어서, 상기 Al2O3유전체막을 형성하는 단계는, 상기 TaON/TiO2복합 유전체막 위에 (CH3)3Al 소스와 H2O 가스를 이용하여 200℃∼450℃ 정도의 온도로 가열된 웨이퍼에 반응로의 압력을 0.1torr∼1.2torr로 유지하는 단계와, 상기 각 유전체막 내의 불순물을 제거하고 결정화시키 위해 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 하는 커패시터의 제조방법.
  10. 제 9항에 있어서, 상기 열처리 단계는 어닐링 가스를 O2, N2O , N2중 어느 하나의 가스를 사용하며, 온도를 600℃∼850℃ 정도로 유지하고, 5분 내지 60분 동안 퍼니스 어닐링하여 이루어지는 것을 특징으로 하는 커패시터의 제조방법.
  11. 제 1항에 있어서, 상기 Al2O3유전체막을 형성하는 단계와 상기 제 2 도전층을 형성하는 단계 사이에 TiN막을 200Å∼500Å 정도의 두께로 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 커패시터의 제조방법.
  12. 제 1항에 있어서, 상기 하부전극과 상부전극의 도전물질은 각각 도프트 폴리실리콘과 금속 물질을 단독 또는 적층해서 형성하는 것을 특징으로 하는 커패시터의 제조방법.
  13. 제 12항에 있어서, 상기 금속 물질은 TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, Pt 중에서 어느 하나인 것을 특징으로 하는 커패시터의 제조방법.
KR1020000036638A 2000-06-29 2000-06-29 커패시터 제조방법 KR20020002156A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036638A KR20020002156A (ko) 2000-06-29 2000-06-29 커패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036638A KR20020002156A (ko) 2000-06-29 2000-06-29 커패시터 제조방법

Publications (1)

Publication Number Publication Date
KR20020002156A true KR20020002156A (ko) 2002-01-09

Family

ID=19674956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036638A KR20020002156A (ko) 2000-06-29 2000-06-29 커패시터 제조방법

Country Status (1)

Country Link
KR (1) KR20020002156A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464855B1 (ko) * 2002-07-26 2005-01-06 삼성전자주식회사 박막 형성 방법과, 이를 이용한 커패시터 형성 방법 및트랜지스터 형성 방법
KR100703838B1 (ko) * 2005-06-27 2007-04-06 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성방법
US7396719B2 (en) 2003-06-24 2008-07-08 Samsung Electronics Co., Ltd. Method of forming high dielectric film using atomic layer deposition and method of manufacturing capacitor having the high dielectric film

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645606A (ja) * 1992-07-22 1994-02-18 Fujitsu Ltd 薄膜トランジスタ・マトリクスの製造方法
US5688724A (en) * 1992-07-02 1997-11-18 National Semiconductor Corporation Method of providing a dielectric structure for semiconductor devices
US5872696A (en) * 1997-04-09 1999-02-16 Fujitsu Limited Sputtered and anodized capacitors capable of withstanding exposure to high temperatures
JPH1187623A (ja) * 1997-08-19 1999-03-30 United Microelectron Corp 複合誘電体フイルム
JPH11330408A (ja) * 1998-05-11 1999-11-30 Nippon Steel Corp 薄膜キャパシタの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5688724A (en) * 1992-07-02 1997-11-18 National Semiconductor Corporation Method of providing a dielectric structure for semiconductor devices
JPH0645606A (ja) * 1992-07-22 1994-02-18 Fujitsu Ltd 薄膜トランジスタ・マトリクスの製造方法
US5872696A (en) * 1997-04-09 1999-02-16 Fujitsu Limited Sputtered and anodized capacitors capable of withstanding exposure to high temperatures
JPH1187623A (ja) * 1997-08-19 1999-03-30 United Microelectron Corp 複合誘電体フイルム
JPH11330408A (ja) * 1998-05-11 1999-11-30 Nippon Steel Corp 薄膜キャパシタの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464855B1 (ko) * 2002-07-26 2005-01-06 삼성전자주식회사 박막 형성 방법과, 이를 이용한 커패시터 형성 방법 및트랜지스터 형성 방법
US7396719B2 (en) 2003-06-24 2008-07-08 Samsung Electronics Co., Ltd. Method of forming high dielectric film using atomic layer deposition and method of manufacturing capacitor having the high dielectric film
KR100703838B1 (ko) * 2005-06-27 2007-04-06 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성방법

Similar Documents

Publication Publication Date Title
KR100705926B1 (ko) 반도체 소자의 캐패시터 제조방법
US7396719B2 (en) Method of forming high dielectric film using atomic layer deposition and method of manufacturing capacitor having the high dielectric film
KR100640631B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
KR100400246B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR20040070481A (ko) 유전막 형성 장치 및 방법
KR100351238B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR100342873B1 (ko) 반도체장치의 커패시터 제조방법
KR20020002156A (ko) 커패시터 제조방법
KR100587082B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100671604B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100809336B1 (ko) 메모리 소자의 제조 방법
KR100507865B1 (ko) 반도체소자의 캐패시터 제조 방법
KR20010088207A (ko) 탄탈륨산화막-티타늄산화막 복합유전막 형성방법
KR101004545B1 (ko) 캐패시터 제조 방법
KR100382611B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR100604664B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR100611386B1 (ko) 탄탈륨산화막 커패시터의 제조방법
KR101075527B1 (ko) 반도체장치 및 그 제조 방법
KR100772685B1 (ko) 캐패시터 형성 방법
KR100844956B1 (ko) 지르코늄산화막과 니오븀산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
KR100925028B1 (ko) 유전막 및 그 형성방법, 이를 이용한 반도체 소자의커패시터 및 그 형성방법
KR100382610B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR20010045566A (ko) 원자층 증착법을 이용한 박막 형성방법
KR100533972B1 (ko) 란탄옥사이드 유전막을 구비하는 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020510

Effective date: 20031030