KR20020050520A - 반도체 소자의 캐패시터 및 그의 제조 방법 - Google Patents
반도체 소자의 캐패시터 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20020050520A KR20020050520A KR1020000079678A KR20000079678A KR20020050520A KR 20020050520 A KR20020050520 A KR 20020050520A KR 1020000079678 A KR1020000079678 A KR 1020000079678A KR 20000079678 A KR20000079678 A KR 20000079678A KR 20020050520 A KR20020050520 A KR 20020050520A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- contact hole
- capacitor
- lower electrode
- plug
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- 238000009832 plasma treatment Methods 0.000 claims description 3
- 239000007983 Tris buffer Substances 0.000 claims description 2
- 238000010926 purge Methods 0.000 claims description 2
- LENZDBCJOHFCAS-UHFFFAOYSA-N tris Chemical compound OCC(N)(CO)CO LENZDBCJOHFCAS-UHFFFAOYSA-N 0.000 claims description 2
- 238000000231 atomic layer deposition Methods 0.000 abstract description 14
- 239000011229 interlayer Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 95
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 239000012495 reaction gas Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- LUVAQAGMHUTQQE-UHFFFAOYSA-I C(C=C)(=O)[O-].[Ta+5].C(C=C)(=O)[O-].C(C=C)(=O)[O-].C(C=C)(=O)[O-].C(C=C)(=O)[O-] Chemical compound C(C=C)(=O)[O-].[Ta+5].C(C=C)(=O)[O-].C(C=C)(=O)[O-].C(C=C)(=O)[O-].C(C=C)(=O)[O-] LUVAQAGMHUTQQE-UHFFFAOYSA-I 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 239000006200 vaporizer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 캐패시터의 하부 전극을 ALD 방법(atomic layer deposition method)으로 증착시켜 캐패시터 하부 전극의 막질의 개선 및 균일한 단차 피복성을 확보하여 캐패시터의 전기적 특성을 향상시키는 반도체 소자의 캐패시터 및 그의 제조 방법에 관한 것으로, 그 제조 방법은 반도체 기판상에 제 1 절연층을 형성하고 제 1 콘택홀을 형성하는 단계; 상기 제 1 콘택홀내에 플러그을 형성하는 단계; 상기 플러그을 포함한 상기 제 1 절연층상에 제 2 절연층을 형성하는 단계; 상기 플러그와 대응되는 상기 제 2 절연층을 식각하여 제 2 콘택홀을 형성하는 단계; 상기 제 2 콘택홀 내에 ALD 방법으로 하부 전극을 형성하는 단계; 상기 제 2 절연층을 식각하는 단계; 상기 하부 전극상에 유전층을 형성하는 단계; 상기 유전층상에 상부 전극을 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 소자의 캐패시터에 관한 것으로, 특히캐패시터의 하부 전극을 ALD 방법(atomic layer deposition method)으로 증착시켜 캐패시터 하부 전극의 막질의 개선 및 균일한 단차 피복성을 확보하여 캐패시터의 전기적 특성을 향상시키는 반도체 소자의 캐패시터 및 그의 제조 방법에 관한 것이다.
반도체 소자가 집적화되고, 특히 0.1??m정도의 디지인룰(design rule)을 가지는 소자에서 캐패시터 하부 전극의 균일한 단차 피복성(step coverage)을 확보하고 막질 특성을 개선시켜 캐패시터의 전기적 특성을 향상시키는 연구가 활발하게 진행되고 있다.
그리고 0.1??m정도의 디지인룰(design rule)을 가지는 소자에서는 캐패시터의 하부 전극의 물질로 루테늄(ruthenium)층을 많이 사용하지만, 루테늄층은 원료 물질 자체가 산소를 많이 포함하고 있고 또한 반응 가스로 산소를 사용하기 때문에 증착된 루세늄층 내부에 산소가 존재하게 된다.
이러한 산소의 존재는 유전층으로 Ta2O5층을 형성하고 후속 열공정을 진행하면서 장벽 금속층으로 형성되어 있는 TiN층을 산화시켜 이중 캐패시터를 형성하거나, 막의 들림현상(film lifting)이 일어날 수 있다.
이하 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 캐패시터 제조 방법에 관하여 설명하면 다음과 같다.
도 1a내지 도 1f는 종래 기술에 따른 반도체 소자의 캐패시터 제조 방법의 공정 단면도이다.
도 1a와 같이, 반도체 기판(1)상에 제 1 절연층(2)을 산화층을 형성하고, 도 1b와 같이, 제 1 절연층(2)을 식각하여 제 1 콘택홀(3)을 형성한 후, 제 1 콘택홀(3)을 포함한 제 1 절연층(2)상에 다결정 실리콘층을 적층하고 에치백(etchback)하여 다결정 실리콘 플러그(4)을 형성한다.
도 1c와 같이, 제 1 콘택홀(3)내의 다결정 실리콘 플러그(4)상에 장벽 금속층으로 Ti층(5)을 형성하고 Ti층(5)상에 TiN층(6)을 형성한다.
그리고 제 1 절연층(2)와 TiN층(6)상에 제 2 절연층(7)을 산화층으로 형성한다.
도 1d와 같이, 제 1 콘택홀(3)과 대응되는 제 2 절연층(7)을 식각하여 제 2 콘택홀(8)을 형성하고 제 2 콘택홀(8)을 포함한 제 2 절연층(7)상에 Ru층(9)을 형성한다.
Ru층(9)은 LPCVD 방법을 사용하여 형성하는 한다. 그런데 Ru층의 원료 물질 자체가 산소를 많이 포함하고 있고 또한 반응 가스로 산소를 사용하기 때문에 증착된 Ru층 내부에 산소가 존재하게 된다.
도 1e와 같이, Ru층(9)을 CMP(chemical mechanical polishing)방법으로 식각하여 제 2 콘택홀(8)내에 잔류시킨 후 제 2 절연층(7)을 제거한다.
그리고 Ru층(9)상에 유전층(10)으로 Ta2O5층을 형성하고 열처리 공정을 진행한다.
그런데 Ru층(9) 내부에 산소가 존재하기 때문에 Ta2O5층을 형성하고 후속 열공정을 진행하면서 장벽 금속층으로 형성되어 있는 TiN층을 산화시켜 이중 캐패시터를 형성하거나, 막의 들림현상(film lifting)이 일어날 수 있다.
도 1f와 같이, 유전층(10)상에 캐패시터의 상부 전극(11)을 TiN층 또는 Ru층으로 형성한다.
이와 같은 종래 기술의 반도체 소자의 캐패시터는 다음과 같은 문제가 있다.
캐패시터의 하부 전극의 물질로 Ru층을 LPCVD 방법으로 증착하게 되면 Ru층의 원료 물질 자체가 산소를 많이 포함하고 있고 또한 반응 가스로 산소를 사용하기 때문에 증착된 Ru층 내부에 산소가 존재하게 된다.
이러한 산소의 존재는 유전층으로 Ta2O5층을 형성하고 후속 열공정을 진행하면서 장벽 금속층으로 형성되어 있는 TiN층을 산화시켜 이중 캐패시터를 형성하거나, 막의 들림현상(film lifting)이 일어나는 문제가 있다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 캐패시터의 문제를 해결하기 위한 것으로, 캐패시터의 하부 전극으로 사용하는 Ru층을 ALD 방법(atomic layer deposition method)으로 증착시키는 것으로 Ru층의 균일한 단차 피복성을 확보할 수 있고 또한 Ru층 내의 산소를 효과적으로 제거하여 전기적 특성이 우수한 반도체 소자의 캐패시터 및 그 제조 방법을 제공하는 데 그 목적이 있다.
도 1a내지 도 1f는 종래 기술의 반도체 소자의 캐패시터의 구조 단면도
도 2a내지 도 2f는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법의 공정 단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 제 1 절연층
23 : 제 1 콘택홀 24 : 다결정 실리콘 플러그
25 : Ti층 26 : TiN층
27 : 제 2 절연층 28 : 제 2 콘택홀
29 : Ru층 30 : 유전층
31 : 상부 전극
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 캐패시터는반도체 기판상의 콘택홀을 가진 절연층; 상기 콘택홀내의 플러그; 상기 플러그상의 ALD 방법으로 형성된 하부 전극; 상기 하부 전극상의 유전층; 상기 유전층 측벽의 상부 전극을 포함하여 이루어지는 것을 특징으로 한다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 캐패시터 제조 방법은 반도체 기판상에 제 1 절연층을 형성하고 제 1 콘택홀을 형성하는 단계; 상기 제 1 콘택홀내에 플러그을 형성하는 단계; 상기 플러그을 포함한 상기 제 1 절연층상에 제 2 절연층을 형성하는 단계; 상기 플러그와 대응되는 상기 제 2 절연층을 식각하여 제 2 콘택홀을 형성하는 단계; 상기 제 2 콘택홀 내에 ALD 방법으로 하부 전극을 형성하는 단계; 상기 제 2 절연층을 식각하는 단계; 상기 하부 전극상에 유전층을 형성하는 단계; 상기 유전층상에 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 캐패시터 및 그의 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2f는 본 발명에 따른 반도체 소자의 캐패시터의 제조 방법의 공정 단면도이다.
도 2a와 같이, 반도체 기판(21)상에 제 1 절연층(22)을 산화층을 형성하고, 도 2b와 같이, 제 1 절연층(22)을 식각하여 제 1 콘택홀(23)을 형성한 후, 제 1 콘택홀(23)을 포함한 제 1 절연층(22)상에 다결정 실리콘층을 적층하고 에치백(etch back)하여 다결정 실리콘 플러그(24)을 형성한다.
도 2c와 같이, 제 1 콘택홀(23)내의 다결정 실리콘 플러그(24)상에 장벽 금속층으로 Ti층(25)을 형성하고 Ti층(25)상에 TiN층(26)을 형성한다.
그리고 제 1 절연층(22)와 TiN층(26)상에 제 2 절연층(27)을 산화층으로 형성한다.
도 2d와 같이, 제 1 콘택홀(23)과 대응되는 제 2 절연층(27)을 식각하여 제 2 콘택홀(28)을 형성하고 제 2 콘택홀(28)을 포함한 제 2 절연층(27)상에 Ru층(29)을 ALD 방법(atomic layer deposition method)을 이용하여 형성한다.
Ru층(29)의 형성 방법은 Tris(2,4-octanedionato)ruthenium을 기상 상태로 만들고 반도체 기판(21)의 온도는 250 ~350℃, 반응로의 압력은 0.1 ~10 torr, 반응 가스로 O2의 양을 10 ~100 sccm, 그리고 0.1 ~ 수십초에 걸쳐 Ru을 증착한다.
이어서 산소를 환원시키기 위해 NH3가스을 100 ~ 2,000 sccm으로 하고 플라즈마(plasma)처리는 R.F.power를 30 ~ 500 W로 유지하고, 처리 시간은 0.1 ~ 수십초간 실시한다.
그리고 Ru층(29)와 NH3가스의 플라즈마 처리는 인시튜(in-situ)로 할 수 있다. 다음으로 N2 가스 또는 Ar 가스 등으로 퍼지(puge)를 실시하다.
여기서 Ru층(29)는 상기와 같은 방법을 반복하여 증착하며 ALD 방법은 일개층(one mono layer)씩 증착되기 때문에 막질의 밀도가 높고 막 내부에 산소를 포함하지 않는 다.
도 2e와 같이, Ru층(29)을 CMP(chemical mechanical polishing)방법으로 식각하여 제 2 콘택홀(28)내에 잔류시킨 후 제 2 절연층(27)을 제거한다.
그리고 Ru층(29)상에 유전층(30)으로 Ta2O5층을 형성한다. Ta2O5층을 형성하는 방법은 탄탈륨 에칠레이트(Ta(OC2H5)5)를 170 ~190 ℃로 유지시키는 기화기에서기상 상태로 만들고, O2가스를 10 ~ 1,000 sccm 정도를 사용하고, 반응로 내의 압력을 0.1 ~ 2 torr로 유지하고, 반도체 기판(21)을 300 ~ 450 ℃로 유지하여 Ta2O5층을 형성한다.
이어서 후속 열공정으로 300 ~ 500 ℃에서 N2O 플라즈마 또는 UV-O3 처리를 하고, 500 ~ 650 ℃에서 N2및 O2을 이용하여 RTP(rapid thermal processing)공정을 실시한다.
도 2f와 같이, 유전층(30)상에 캐패시터의 상부 전극(31)로 TiN층 또는 Ru층 중 하나를 선택하여 형성한다.
이와 같은 본 발명에 따른 반도체 소자의 캐패시터 및 그의 제조방법은 다음과 같은 효과가 있다.
캐패시터의 하부 전극으로 사용하는 Ru층을 일개층(one mono layer)씩 증착하는 ALD 방법(atomic layer deposition method)으로 형성하기 때문에 균일한 단차 피복성을 확보할 수 있고 또한 Ru층 내의 산소를 효과적으로 제거하여 전기적 특성을 향상시킬 수 있다.
Claims (5)
- 반도체 기판상의 콘택홀을 가진 절연층;상기 콘택홀내의 플러그;상기 플러그상의 ALD 방법으로 형성된 하부 전극;상기 하부 전극상의 유전층;상기 유전층 측벽의 상부 전극을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터.
- 반도체 기판상에 제 1 절연층을 형성하고 제 1 콘택홀을 형성하는 단계;상기 제 1 콘택홀내에 플러그을 형성하는 단계;상기 플러그을 포함한 상기 제 1 절연층상에 제 2 절연층을 형성하는 단계;상기 플러그와 대응되는 상기 제 2 절연층을 식각하여 제 2 콘택홀을 형성하는 단계;상기 제 2 콘택홀 내에 ALD 방법으로 하부 전극을 형성하는 단계;상기 제 2 절연층을 식각하는 단계;상기 하부 전극상에 유전층을 형성하는 단계;상기 유전층상에 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 2 항에 있어서, 상기 하부 전극을 형성하는 방법은 기상상태의 Tris(2,4- octanedionato)ruthenium을 이용하여 반도체 기판의 온도는 250 ~350 ℃, 반응로의 압력은 0.1 ~10 torr, 반응 가스로 O2의 양은 10 ~ 100 sccm, 시간은 0.1 ~ 수십초의 조건하에서 Ru을 증착하는 단계;NH3가스는 100 ~ 2,000 sccm, R.F.power는 30 ~ 500 W, 시간은 0.1 ~ 수십초의 조건하에서 플라즈마 처리를 실시하여 산소를 환원시키는 단계;N2가스 또는 Ar 가스를 이용하여 퍼지를 실시하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 2 항에 있어서, 상기 플러그와 상기 하부 전극사이에 장벽 금속층을 개재한 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 2 항에 있어서, 상기 유전층은 Ta2O5층을 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0079678A KR100504554B1 (ko) | 2000-12-21 | 2000-12-21 | 반도체 소자의 캐패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0079678A KR100504554B1 (ko) | 2000-12-21 | 2000-12-21 | 반도체 소자의 캐패시터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020050520A true KR20020050520A (ko) | 2002-06-27 |
| KR100504554B1 KR100504554B1 (ko) | 2005-08-01 |
Family
ID=27684195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0079678A KR100504554B1 (ko) | 2000-12-21 | 2000-12-21 | 반도체 소자의 캐패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100504554B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040001882A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 루테늄막의 형성 방법 및 그를 이용한 캐패시터의 제조 방법 |
| KR100755057B1 (ko) * | 2005-03-30 | 2007-09-06 | 주식회사 하이닉스반도체 | 반도체 캐패시터의 제조방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100385946B1 (ko) * | 1999-12-08 | 2003-06-02 | 삼성전자주식회사 | 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자 |
| KR19990051335A (ko) * | 1997-12-19 | 1999-07-05 | 윤종용 | 원자층 증착에 의한 tialn의 증착방법 및 이 방법에 의해 형성되는 tialn 박막을 이용한 반도체 소자의 고유전체 커패시터 |
| KR19990081298A (ko) * | 1998-04-28 | 1999-11-15 | 윤종용 | 반도체 장치의 커패시터 제조방법 |
| KR100518524B1 (ko) * | 1999-01-27 | 2005-10-04 | 삼성전자주식회사 | 원자층 형성용 반응챔버 및 이를 이용한 물질막 형성방법 |
| KR100403611B1 (ko) * | 2000-06-07 | 2003-11-01 | 삼성전자주식회사 | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 |
| KR100372644B1 (ko) * | 2000-06-30 | 2003-02-17 | 주식회사 하이닉스반도체 | 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법 |
| KR100383772B1 (ko) * | 2000-12-08 | 2003-05-14 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 하부전극 형성 방법 |
-
2000
- 2000-12-21 KR KR10-2000-0079678A patent/KR100504554B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040001882A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 루테늄막의 형성 방법 및 그를 이용한 캐패시터의 제조 방법 |
| KR100755057B1 (ko) * | 2005-03-30 | 2007-09-06 | 주식회사 하이닉스반도체 | 반도체 캐패시터의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100504554B1 (ko) | 2005-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100604845B1 (ko) | 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법 | |
| KR100390849B1 (ko) | 하프늄산화막을 구비하는 캐패시터의 제조 방법 | |
| KR100505397B1 (ko) | 반도체메모리소자의캐패시터제조방법 | |
| KR100415516B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20020055884A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100504554B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20030047373A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100551884B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20020078623A (ko) | 반도체소자의 배선 형성방법 | |
| KR100408726B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100729905B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US20030124812A1 (en) | Method for fabricating capacitor in semiconductor device and capacitor fabricated thereby | |
| KR100604664B1 (ko) | 이중 유전막을 구비한 캐패시터 및 그 제조 방법 | |
| KR100476374B1 (ko) | 반도체소자 제조 방법 | |
| KR100434704B1 (ko) | 반도체소자의캐패시터 및 그 제조방법 | |
| KR100538808B1 (ko) | 금속막으로 된 하부전극을 구비하는 캐패시터의 제조 방법 | |
| KR101016952B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100761406B1 (ko) | 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법 | |
| KR20020050368A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20030045470A (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| KR100680463B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100359784B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100596424B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100671634B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100404481B1 (ko) | 반도체 소자의 커패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |