KR100646921B1 - 커패시터 제조 방법 - Google Patents

커패시터 제조 방법 Download PDF

Info

Publication number
KR100646921B1
KR100646921B1 KR1020000033987A KR20000033987A KR100646921B1 KR 100646921 B1 KR100646921 B1 KR 100646921B1 KR 1020000033987 A KR1020000033987 A KR 1020000033987A KR 20000033987 A KR20000033987 A KR 20000033987A KR 100646921 B1 KR100646921 B1 KR 100646921B1
Authority
KR
South Korea
Prior art keywords
film
lower electrode
forming
capacitor
gas
Prior art date
Application number
KR1020000033987A
Other languages
English (en)
Other versions
KR20010114055A (ko
Inventor
김경민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000033987A priority Critical patent/KR100646921B1/ko
Publication of KR20010114055A publication Critical patent/KR20010114055A/ko
Application granted granted Critical
Publication of KR100646921B1 publication Critical patent/KR100646921B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 커패시터 제조 방법에 관한 것으로, 하부전극을 형성한 후 탄탈륨 옥사이드(Ta2O5) 유전체막을 형성하는 과정에서 하부 전극이 산화하여 하부전극의 유효 산화막 두께(Tox)가 증가하게 되고 Ta2O5 유전체막에 불순물이 증가함과 동시에 산소 결핍이 발생하여 커패시터의 특성이 저하되는 것을 방지하기 위하여 루테늄을 이용해 하부 전극을 형성한 후 N2O가스를 반응가스로 하는 PECVD(Plasma Enhanced Chemical Vapor Deposition)법으로 제 1 Ta2O5막을 증착하고, LPCVD(Low Pressure Chemical Vapor Deposition)법으로 제 2 Ta2O5막을 증착하여 Ta2O 5 유전체막을 형성하므로써 제 1 Ta2O5막 증착시 반응가스인 N2O가스가 루테늄 하부전극과 반응하여 얇은 표면 산화층을 형성하면서 Ta2O5막이 증착되기 때문에 하부 전극의 유효산화막 두께를 낮춤과 동시에 Ta2O5 유전체막의 불순물 및 산소 결핍을 방지하여 커패시터의 누설 전류 특성을 향상시킬 수 있는 커패시터 제조 방법이 개시된다.
커패시터, 루테늄, Ta2O5, PECVD

Description

커패시터 제조 방법{Method of manufacturing a capacitor}
도 1a 내지 도 1d는 본 발명에 따른 커패시터 제조 방법을 설명하기 위하여 순차적으로 도시한 단면도.
<도면의 주요 부분에 대한 부호 설명>
11 : 반도체 기판 12 : 하부 전극
13a : 제 1 Ta2O5막 13b : 제 2 Ta2O5막
13 : Ta2O5 유전체막 14 : 하부 전극 산화층
15 : 상부 전극
본 발명은 커패시터 제조 방법에 관한 것으로, 특히 MIM(Metal-Insulator-Metal) 구조의 Ta2O5 커패시터 제조시 하부 전극을 Ru로 사용하는 경우, 2단계 Ta2O5 막 증착을 통해 Ta2O5 커패시터의 전기적 특성을 향상시킬 수 있는 커패시터 제조 방법에 관한 것이다.
최근에는 소자가 점점 고집적화 됨에 따라 커패시터의 사이즈는 줄어드는 반면 안정된 소자동작을 위해서는 셀의 커패시턴스(Capacitance)는 그대로 유지해야 하는 어려움이 있다.
일반적으로 커패시터는 다결정 실리콘, 확산 방지막, 하부 전극, 유전체막 그리고 상부 전극으로 구성된다. 커패시턴스에 영향을 미치는 요인 중 중요한 것은 하부 전극의 유효 산화막 두께(Tox)를 낮추는 것과 유전체막의 유전 특성을 향상시키는 것이다.
종래에는 Ta2O5 커패시터의 하부 전극을 RTN 표면 처리된 폴리실리콘으로 사용해 왔다. 그러나 유효산화막의 두께인 30Å 정도의 폴리실리콘을 하부 전극으로 이용하는 Ta2O5 커패시터 구조는 유효 산화막 두께로 인한 Ta2O5 유전체막의 유전 특성 저하로 한계에 도달하게 된다.
따라서, 본 발명은 루테늄(Ru)을 이용하여 하부 전극을 형성한 후 2단계 Ta2O5 유전체막 증착과정에서 제 1 Ta2O5막은 N2O가스를 반응가스로 하는 PECVD법으 로 형성하므로써 N2O가스가 루테늄 하부전극과 반응하여 얇은 표면 산화층을 형성하면서 Ta2O5가 증착되기 때문에 하부 전극의 유효산화막 두께를 낮춤과 동시에 Ta2O5 유전체막의 불순물 및 산소 결핍을 방지하여 커패시터의 누설 전류 특성을 향상시킬 수 있는 커패시터 제조 방법 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 커패시터 제조 방법은 반도체 소자를 형성하기 위한 여러 가지 요소가 형성된 반도체 기판 상에 루테늄 하부 전극을 형성하는 단계; 상기 루테늄 하부 전극 상에 PECVD법으로 제 1 Ta2O5막을 증착하는 단계; 상기 제 1 Ta2O5막 상에 제 2 Ta2O5막을 증착하는 단계; 및 후속 열처리를 실시한 후 상부전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1a 내지 도 1d는 본 발명에 따른 커패시터 제조 방법을 설명하기 위하여 순차적으로 도시한 단면도이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(11) 상에 100 내지 500Å의 두께로 루테늄(Ru)층을 형성하고 패터닝하여 하부 전극(12)을 형성한다. Ru 하부 전극(12)은 200 내지 400℃의 온도 범위, 500 내지 1000Watt의 직류 전력(D.C Power) 및 0.2 내지 1 Torr의 압력에서 100 내지 1000sccm의 아르곤 가스를 운송 가스로 이용하여 물리적 기상증착법(PVD)으로 증착한다.
도 1b를 참조하면, 하부 전극(12) 상에 탄탈륨 에칠레이트(Ta(OC2H5)5)를 증착 소오스 물질로 하는 PECVD법으로 제 1 Ta2O5막(13a)을 형성한다. 제 1 Ta2O5막(13a)은 먼저 증착 소오스 물질인 Ta(OC2H5)5를 170 내지 190℃의 온도범위로 유지되는 기화기에서 기상상태로 만들어 반응로에 공급하며, 이때, 반응로의 압력은 0.1 내지 2torr의 압력범위로 하고, 반도체 기판(11)의 온도는 300 내지 400℃의 온도범위로 유지하며, R.F. 전력은 20 내지 100Watt의 범위로 하고, 10 내지 1000sccm의 N2O 가스를 반응가스로 하여 형성된다.
상기한 바와 같이, 제 1 Ta2O5막(13a)이 PECVD법으로 증착될 때 반응가스인 N2O가 플라즈마에 의해 분해되어 하부 전극(12) 표면의 얇은 하부 전극 산화층(14)이 동시에 형성된다. 하부 전극 산화층(14)은 유전체막이나 상부 전극을 형성하는 공정 또는 커패시터 특성 향상을 위한 열처리시 하부 전극의 유효 산화막 두께(Tox)가 증가하는 것을 방지하여 준다.
도 1c를 참조하면, 제 1 Ta2O5막(13a) 상에 LPCVD법으로 제 2 Ta2O5막(13b)을 증착하여 Ta2O5 유전체막(13)을 형성한다. 제 2 Ta2O5막(13b)은 먼저 증착 소오스 물 질인 Ta(OC2H5)5를 170 내지 190℃의 온도범위로 유지되는 기화기에서 기상상태로 만들어 반응로에 공급하며, 이때, 반응로의 압력은 0.1 내지 2torr의 압력범위로 하고, 반도체 기판(11)의 온도는 300 내지 400℃의 온도범위로 유지하며, 10 내지 1000sccm의 O2 가스를 반응가스로 하여 형성된다. Ta2O5 유전체막(13)이 형성되면 후속 열처리 공정을 실시한다. 후속 열처리 공정은 N2O 플라즈마 및 UV/O3 중 어느 한 분위기에서 300 내지 500℃의 온도 범위의 저온으로 실시한 다음, N2 분위기에서 500 내지 650℃의 고온으로 급속 열처리(RTP) 또는 퍼니스 어닐링(Furnace Anneal)을 실시한다.
도 1d를 참조하면, Ta2O5 유전체막(13) 상에 TiN 및 Ru와 같은 금속을 이용하여 상부전극(15)을 형성하여 커패시터를 제조한다.
상기한 본 발명의 실시예에서와 같이, Ta2O5 유전체막(13)을 2단계에 걸쳐서 형성하게 되면, 제 1 Ta2O5막(13a)을 PECVD법으로 형성하는 과정에서 하부 전극(12)의 표면에 산화층(14)이 형성되어 하부 전극(12)의 유효 산화막 두께를 낮추는 작용을 함과 동시에 Ta2O5 유전체막(13)의 탄소가 제거되고 산소 결핍을 방지하여 커패시터의 누설 전류 특성을 향상시킨다.
상술한 바와 같이, 본 발명은 루테늄 하부 전극의 표면을 얇게 산화시키는 공정을 유전체막 형성시 동시에 이룰 수 있어 유효 산화막 두께를 낮추고 유전체막의 불순물 및 산소 결핍을 방지하는 공정 단계를 줄이면서 커패시터의 누설전류 특성을 향상시키는 효과가 있다.

Claims (6)

  1. 반도체 소자를 형성하기 위한 여러 가지 요소가 형성된 반도체 기판 상에 루테늄 하부 전극을 형성하는 단계;
    상기 루테늄 하부 전극 상에 PECVD법으로 제 1 Ta2O5막을 증착함과 동시에 반응 가스가 플라즈마에 의해 분해되면서 상기 루테늄 하부 전극의 표면이 류테늄 산화층으로 형성되는 단계;
    상기 제 1 Ta2O5막 상에 제 2 Ta2O5막을 증착하는 단계; 및
    후속 열처리를 실시한 후 상부전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 커패시터 제조 방법.
  2. 제 1 항에 있어서,
    상기 루테늄 하부 전극은 200 내지 400℃의 온도 범위, 500 내지 1000Watt의 전력 및 0.2 내지 1 Torr의 압력범위에서 100 내지 1000sccm의 아르곤 가스를 운송가스로 이용하여 형성하는 것을 특징으로 하는 커패시터 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 1 Ta2O5막은 Ta(OC2H5)5를 170 내지 190℃의 온도범위로 유지되는 기화기에서 기상상태로 만든 후, 상기 반도체 기판을 300 내지 400℃의 온도범위로 유지하고, 0.1 내지 2Torr의 압력에서 10 내지 1000sccm의 N2O 가스를 상기 반응가스로 하여 20 내지 100Watt의 R.F.전력조건으로 형성되는 것을 특징으로 하는 커패시터 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 2 Ta2O5막은 Ta(OC2H5)5를 170 내지 190℃의 온도범위로 유지되는 기화기에서 기상상태로 만든 후, 상기 반도체 기판을 300 내지 400℃의 온도범위로 유지하고, 0.1 내지 2Torr의 압력에서 10 내지 1000sccm의 O2 가스를 반응가스로 하여 형성되는 것을 특징으로 하는 커패시터 제조 방법.
  5. 제 1 항에 있어서,
    상기 후속 열처리는 N2O 플라즈마 및 UV/O3 중 어느 한 분위기에서 300 내지 500℃의 온도 범위의 저온으로 실시한 다음, N2 분위기에서 500 내지 650℃의 고온으로 급속 열처리 또는 퍼니스 어닐링하는 것을 특징으로 하는 커패시터 제조 방법.
  6. 제 1 항에 있어서,
    상기 상부 전극은 TiN 및 Ru 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 커패시터 제조 방법.
KR1020000033987A 2000-06-20 2000-06-20 커패시터 제조 방법 KR100646921B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000033987A KR100646921B1 (ko) 2000-06-20 2000-06-20 커패시터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000033987A KR100646921B1 (ko) 2000-06-20 2000-06-20 커패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR20010114055A KR20010114055A (ko) 2001-12-29
KR100646921B1 true KR100646921B1 (ko) 2006-11-17

Family

ID=19672831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000033987A KR100646921B1 (ko) 2000-06-20 2000-06-20 커패시터 제조 방법

Country Status (1)

Country Link
KR (1) KR100646921B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761392B1 (ko) * 2002-12-27 2007-09-27 주식회사 하이닉스반도체 하프늄을 이용한 캐패시터 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247723A (ja) * 1997-03-04 1998-09-14 Oki Electric Ind Co Ltd 半導体装置のキャパシタの製造方法
KR19990006042A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 캐패시터 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247723A (ja) * 1997-03-04 1998-09-14 Oki Electric Ind Co Ltd 半導体装置のキャパシタの製造方法
KR19990006042A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 캐패시터 제조방법

Also Published As

Publication number Publication date
KR20010114055A (ko) 2001-12-29

Similar Documents

Publication Publication Date Title
KR100507860B1 (ko) 산화저항막을 구비한 캐패시터 및 그 제조 방법
US6417042B2 (en) Method of manufacturing a capacitor in a semiconductor device
JP4486735B2 (ja) 半導体メモリ素子のキャパシタの製造方法
KR20020083772A (ko) 반도체소자의 캐패시터 및 그 제조방법
US6559000B2 (en) Method of manufacturing a capacitor in a semiconductor device
US6326259B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100646921B1 (ko) 커패시터 제조 방법
KR20000042429A (ko) 반도체 소자의 고유전체 캐패시터 제조방법
KR100673187B1 (ko) 커패시터 제조 방법
KR100219518B1 (ko) 반도체 장치 커패시터의 제조방법
KR100503961B1 (ko) 커패시터 제조 방법
KR100373162B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100231604B1 (ko) 반도체소자의 캐패시터 제조방법
KR100379546B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR100347534B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100671605B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100761406B1 (ko) 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법
KR20010045566A (ko) 원자층 증착법을 이용한 박막 형성방법
JP4106513B2 (ja) 半導体素子のキャパシタ製造方法
KR20020002722A (ko) 반도체 소자의 커패시터 제조 방법
KR20020048617A (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR101016952B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20020011229A (ko) 커패시터 제조 방법
KR20020050520A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR20000042864A (ko) 반도체 메모리 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee