KR20000042864A - 반도체 메모리 소자의 캐패시터 형성방법 - Google Patents

반도체 메모리 소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR20000042864A
KR20000042864A KR1019980059156A KR19980059156A KR20000042864A KR 20000042864 A KR20000042864 A KR 20000042864A KR 1019980059156 A KR1019980059156 A KR 1019980059156A KR 19980059156 A KR19980059156 A KR 19980059156A KR 20000042864 A KR20000042864 A KR 20000042864A
Authority
KR
South Korea
Prior art keywords
film
heat treatment
forming
capacitor
memory device
Prior art date
Application number
KR1019980059156A
Other languages
English (en)
Inventor
김시범
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980059156A priority Critical patent/KR20000042864A/ko
Publication of KR20000042864A publication Critical patent/KR20000042864A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 Ta2O5막을 유전체막으로 적용할 때 발생되는 하부 금속의 산화를 억제하여 유전율 저하를 방지할 수 있는 반도체 메모리 소자의 캐패시터 형성방법을 제공한다.
본 발명에 따른 반도체 메모리 소자의 캐패시터 형성방법은 반도체 기판 상에 제 1 금속막으로 이루어진 하부전극을 형성하는 단계; 하부전극 상에 유전체막으로서 Ta2O5막을 형성하는 단계; Ta2O5막을 열처리하는 단계; 및, Ta2O5막 상에 제 2 금속막으로 이루어진 상부전극을 형성하는 단계를 포함하고, 열처리하는 단계는 활성화된 수소를 이용하여 제 1 열처리 하는 단계와 급속열처리 방식으로 제 2 열처리하는 단계를 포함하는 것을 특징으로 한다. 본 실시예에서, 제 1 열처리는 200 내지 500℃의 온도에서 30초 내지 10분 동안 진행하고, 제 2 열처리는 O2또는 N2O 분위기에서 600 내지 800℃의 온도에서 10 내지 60초 동안 진행한다.

Description

반도체 메모리 소자의 캐패시터 형성방법
본 발명은 반도체 메모리 소자의 제조방법에 관한 것으로, 특히 금속-유전체-금속 구조를 갖는 반도체 메모리 소자의 캐패시터 형성방법에 관한 것이다.
디램(DRAM ; Dynamic Random Access Memory)과 같은 반도체 메모리 소자의 집적도가 증가됨에 따라, 셀면적 및 셀 사이의 간격은 축소되는 반면, 캐패시터는 일정용량을 보유해야 하기 때문에, 좁은 면적에 큰 용량을 가지는 캐패시터가 요구된다.
이에 대하여, 종래에는 캐패시터의 용량을 극대화하기 위하여, Ta2O5막과 같은 고유전율을 갖는 물질을 유전체막으로 이용하여 캐패시터를 형성하였다. 여기서, Ta2O5막은 MOCVD(Metal-Organic Chemical Vapor Deposition) 방식으로 증착하는데, 증착 후 막내의 탄소 불순물을 제거하고 결정화를 이루어 막의 전기적 특성을 향상시키기 위하여 열처리 공정을 진행한다. 이때, 열처리 공정은 통상적으로 저온처리와 고온처리의 두단계로 진행한다. 저온처리는 약 400℃ 정도의 온도에서 UV-O3처리 또는 N2O 플라즈마 처리로 진행하고, 고온처리는 약 800℃ 정도의 온도에서 O2또는 N2O 분위기로 노(furnace)에서 진행한다.
그러나, 상기한 Ta2O5막이 금속-절연체-금속(Metal-Insulator-Metal; MIM) 구조의 캐패시터에 적용되면, 상기한 열처리 공정시 하부 금속으로 사용되는 텅스텐막이 산화되어 유전율을 저하시킴으로써, 고집적화에 대응하는 캐패시터 용량을 확보하는데 어려움이 있었다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, Ta2O5막을 유전체막으로 적용할 때 발생되는 하부 금속의 산화를 억제하여 유전율 저하를 방지할 수 있는 반도체 메모리 소자의 캐패시터 형성방법을 제공함에 그 목적이 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 소자의 캐패시터 형성방법을 설명하기 위한 단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
10 : 반도체 기판 20 : 하부전극
30 : 유전체막 40 : 상부전극
100 : 캐패시터
상기 목적을 달성하기 위한 본 발명에 따른 반도체 메모리 소자의 캐패시터 형성방법은 반도체 기판 상에 제 1 금속막으로 이루어진 하부전극을 형성하는 단계; 하부전극 상에 유전체막으로서 Ta2O5막을 형성하는 단계; Ta2O5막을 열처리하는 단계; 및, Ta2O5막 상에 제 2 금속막으로 이루어진 상부전극을 형성하는 단계를 포함하고, 열처리하는 단계는 활성화된 수소를 이용하여 제 1 열처리 하는 단계와 급속열처리 방식으로 제 2 열처리하는 단계를 포함하는 것을 특징으로 한다.
본 실시예에서, 제 1 열처리는 200 내지 500℃의 온도에서 30초 내지 10분 동안 진행하고, 활성화된 수소는 Ar/H2, He/H2, 또는 H2기체를 사용한 RF 플라즈마, ICP(inductively coupled) 고밀도 플라즈마, 헬리콘(Helicon) 플라즈마 방식으로 발생시키거나, 별도의 플라즈마 챔버에서 Ar/H2, He/H2, 또는 H2기체를 사용하여 상기 생성시킨 후 이를 챔버에 도입시켜 처리하는 리모트 플라즈마 처리 방식으로 진행한다.
또한, 제 2 열처리는 O2또는 N2O 분위기에서 600 내지 800℃의 온도에서 10 내지 60초 동안 진행한다.
또한, 제 1 금속막과 제 2 금속막은 W막, TiN막, 및 WSix막으로 구성된 그룹으로부터 선택되는 하나의 막인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 소자의 캐패시터 형성방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 하부 구조물 패턴(미도시)이 형성된 반도체 기판(10) 상에 제 1 금속막을 증착하고 패터닝하여 하부전극(20)을 형성한다. 상기 제 1 금속막은 W막, TiN막, 및 WSix막으로 구성된 그룹으로부터 선택되는 하나의 막으로 형성한다. 그런 다음, 하부전극(20) 표면 상에 유전체막(30)으로서 Ta2O5막을 MOCVD 방식으로 증착한 후 저온 열처리 및 고온 열처리의 두 단계로 열처리를 진행한다.
저온 열처리는 활성화된 수소(hydrogen)를 사용하여 200 내지 500℃의 온도에서 30초 내지 10분 동안 진행함으로써, 하부전극(20)이 산화되는 것 없이 Ta2O5막 내의 탄소등의 불순물을 제거한다. 여기서, 활성화된 수소는 Ar/H2, He/H2, 또는 H2기체를 사용한 RF 플라즈마, ICP(inductively coupled) 고밀도 플라즈마, 헬리콘(Helicon) 플라즈마 방식으로 발생시키거나, 플라즈마 데미지(damage)를 고려하여 별도의 플라즈마 챔버에서 Ar/H2, He/H2, 또는 H2기체를 사용하여 활성화된 수소를 생성시킨 후 이를 챔버에 도입시켜 처리하는 리모트(remote) 플라즈마 처리 방식으로 진행한다. 이때, 별도의 플라즈마 챔버에서는 마이크로 플라즈마, ICP, 코로나 방전을 이용한다.
또한, 고온 열처리는 O2또는 N2O 분위기에서 급속열처리(Rapid Thermal Processing; RTP) 방식으로 Ta2O5막의 결정화 온도인 600 내지 800℃의 온도에서 10 내지 60초 동안 진행한다. 즉, 급속열처리 방식에 의해 하부전극(20)의 산화를 최소화하면서 Ta2O5막을 결정화시킴과 동시에 치밀화시킨다. 그리고 나서, 유전체막(30) 상부에 제 2 금속막을 증착하고 패터닝하여 상부전극(40)을 형성함으로써, MIM 구조의 캐패시터(100)를 형성한다. 여기서, 상기 제 2 금속막은 W막, TiN막, 및 WSix막으로 구성된 그룹으로부터 선택되는 하나의 막으로 형성한다.
상기한 본 발명에 의하면, Ta2O2막의 형성후 진행되는 열처리를 활성화된 수소를 이용한 저온 열처리 및 급속열처리 방식으로 Ta2O5막의 결정화온도에서 단시간의 고온열처리의 두단계로 진행함으로써, 하부전극의 산화가 최소화되면서 열처리에 의해 Ta2O5막의 전기적 특성이 향상된다. 이에 따라, 고집적화에 대응하는 캐패시터 용량을 확보할 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (9)

  1. 반도체 기판 상에 제 1 금속막으로 이루어진 하부전극을 형성하는 단계;
    상기 하부전극 상에 유전체막으로서 Ta2O5막을 형성하는 단계;
    상기 Ta2O5막을 열처리하는 단계; 및,
    상기 Ta2O5막 상에 제 2 금속막으로 이루어진 상부전극을 형성하는 단계를 포함하고,
    상기 열처리하는 단계는 활성화된 수소를 이용하여 제 1 열처리 하는 단계와 급속열처리 방식으로 제 2 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 형성방법.
  2. 제 1 항에 있어서, 상기 제 1 열처리는 200 내지 500℃의 온도에서 30초 내지 10분 동안 진행하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 활성화된 수소는 Ar/H2, He/H2, 또는 H2기체를 사용한 RF 플라즈마, ICP(inductively coupled) 고밀도 플라즈마, 헬리콘(Helicon) 플라즈마 방식으로 발생시키는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 형성방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 열처리는 별도의 플라즈마 챔버에서 Ar/H2, He/H2, 또는 H2기체를 사용하여 상기 활성화된 수소를 생성시킨 후 이를 챔버에 도입시켜 처리하는 리모트 플라즈마 처리 방식으로 진행하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 형성방법.
  5. 제 4 항에 있어서, 상기 별도의 플라즈마 챔버에서는 마이크로 플라즈마, ICP, 코로나 방전을 이용하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 형성방법.
  6. 제 1 항에 있어서, 상기 제 2 열처리는 O2또는 N2O 분위기에서 진행하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 형성방법.
  7. 제 1 항 또는 제 6 항에 있어서, 상기 제 2 열처리는 600 내지 800℃의 온도에서 10 내지 60초 동안 진행하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 형성방법.
  8. 제 1 항에 있어서, 상기 제 1 금속막은 W막, TiN막, 및 WSix막으로 구성된 그룹으로부터 선택되는 하나의 막인 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 형성방법.
  9. 제 1 항에 있어서, 상기 제 2 금속막은 W막, TiN막, 및 WSix막으로 구성된 그룹으로부터 선택되는 하나의 막인 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 형성방법.
KR1019980059156A 1998-12-28 1998-12-28 반도체 메모리 소자의 캐패시터 형성방법 KR20000042864A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980059156A KR20000042864A (ko) 1998-12-28 1998-12-28 반도체 메모리 소자의 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980059156A KR20000042864A (ko) 1998-12-28 1998-12-28 반도체 메모리 소자의 캐패시터 형성방법

Publications (1)

Publication Number Publication Date
KR20000042864A true KR20000042864A (ko) 2000-07-15

Family

ID=19566117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980059156A KR20000042864A (ko) 1998-12-28 1998-12-28 반도체 메모리 소자의 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR20000042864A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878940B1 (ko) * 2001-07-05 2009-01-19 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878940B1 (ko) * 2001-07-05 2009-01-19 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조 방법

Similar Documents

Publication Publication Date Title
JP2007266616A (ja) 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法
KR20040000602A (ko) 산화저항막을 구비한 캐패시터 및 그 제조 방법
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
KR100505397B1 (ko) 반도체메모리소자의캐패시터제조방법
KR100415516B1 (ko) 반도체 소자의 캐패시터 제조 방법
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
KR100671604B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20000042864A (ko) 반도체 메모리 소자의 캐패시터 형성방법
KR100464404B1 (ko) 반도체 장치의 제조 방법
KR100624904B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100388203B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100231604B1 (ko) 반도체소자의 캐패시터 제조방법
KR100219518B1 (ko) 반도체 장치 커패시터의 제조방법
KR100646921B1 (ko) 커패시터 제조 방법
KR100390837B1 (ko) 캐패시터 제조 방법
KR20020048617A (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR20020018355A (ko) 반도체장치의 캐패시터 제조방법
KR20020002722A (ko) 반도체 소자의 커패시터 제조 방법
KR20020050422A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR20010065179A (ko) 반도체 소자의 캐패시터 제조방법
KR100293722B1 (ko) 액체 유기금속 원료로 형성되는 비에스티 유전막을 갖는 캐패시터 제조 방법
KR20020017834A (ko) 반도체소자의 캐패시터 제조 방법
KR100671634B1 (ko) 반도체 소자의 캐패시터 제조방법
JP4106513B2 (ja) 半導体素子のキャパシタ製造方法
KR100673187B1 (ko) 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application