KR100347534B1 - 반도체 소자의 캐패시터 제조방법 - Google Patents

반도체 소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR100347534B1
KR100347534B1 KR1019990065049A KR19990065049A KR100347534B1 KR 100347534 B1 KR100347534 B1 KR 100347534B1 KR 1019990065049 A KR1019990065049 A KR 1019990065049A KR 19990065049 A KR19990065049 A KR 19990065049A KR 100347534 B1 KR100347534 B1 KR 100347534B1
Authority
KR
South Korea
Prior art keywords
thin film
semiconductor device
heat treatment
bst
capacitor
Prior art date
Application number
KR1019990065049A
Other languages
English (en)
Other versions
KR20010065180A (ko
Inventor
김유성
조호진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990065049A priority Critical patent/KR100347534B1/ko
Publication of KR20010065180A publication Critical patent/KR20010065180A/ko
Application granted granted Critical
Publication of KR100347534B1 publication Critical patent/KR100347534B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, BST 유전체막을 사용하여 캐패시터를 제조하는 경우 웨이퍼 내 티타늄의 균일성 및 BST 박막의 조성 균일성이 열악하여 캐패시터의 정전용량을 충분히 확보할 수 없게 되는 문제점을 해결하기 위하여, BST 박막 증착시 산화제로서 N2O가스를 사용하며, BST 박막 증착 후 UV/O3열처리를 실시하여 BST 박막 내에 포함된 유기 불순물을 제거하므로써, BST 박막의 조성 균일성을 향상시켜 캐패시터의 정전용량을 확보할 수 있도록 한 반도체 소자의 캐패시터 제조방법이 개시된다.

Description

반도체 소자의 캐패시터 제조방법{Method of manufacturing a capacitor in a semiconductor device}
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 특히 BST 유전체막의 조성 균일도를 향상시키고 BST막 내의 잔류 카본(Carbon)기를 제거하여 유전체막의 전기적 특성을 향상시킬 수 있는 반도체 소자의 캐패시터 제조방법에 관한 것이다.
일반적으로, (Ba, Sr)TiO3(이하, 'BST'라 함)는 기존의 DRAM용 캐패시터의 유전물질인 ONO보다 20배 이상, Ta2O5보다는 약 10배 정도의 유전율을 가지므로, 4G 이상의 고집적도가 요구되는 DRAM의 캐패시터 물질로서 연구가 진행되고 있다.
BST 박막은 물리기상증착(Physical Vapor Deposition; PVD)법 또는 화학기상증착(Chemical Vapor Deposition; CVD)법으로 형성한다. PVD법으로는 플라즈마 스퍼터링(Plasma Sputtering)법이 주로 사용되는데, 이렇게 성막된 박막은 조성비가 우수하고 조밀한 성질을 가진다. 그러나 이 방법은 강한 직진성을 가진 플럭스(Flux)를 형성하므로 스텝 커버리지(Step Coverage)가 불량한 단점이 있다. 한편, CVD법은 액체나 고체 소오스를 기화(Vaporization)하여 박막을 제조하는 방법이다. CVD 공정을 사용하여 형성한 BST 박막은 PVD법에 비해 매우 양호한 스텝 커버리지 특성을 가지므로 실제 소자 제조에 적용시 유리하다. 이와 같이 성막된 BST 박막은 후속 열처리 공정에 의해 유전특성과 누설특성이 향상되는 특징을 갖는다.
CVD법을 이용한 BST 유전체막의 증착은 소오스를 기화시킨 후 산화제(Oxidant)와 반응에 의해 이루어진다. 산화제로는 주로 O2가스가 사용되는데, 이 경우 웨이퍼 내 BST 박막의 조성 균일성이 불량해지게 된다. 또한, BST 박막을 CVD법에 의해 비정질 증착하는 경우에는 BST 박막 내에 다량의 유기 불순물(Organic Impurity; C, H)을 다량 포함하고 있어 결정성이 열악한 특성을 갖는다. 이와 같은 유기 불순물을 제거하고 박막의 결정성을 향상시키기 위해 후속 열처리 공정을 실시하여야 하며, 후속 열처리 공정은 450℃ 이하에서 진행하는 저온 열처리 공정과 500℃ 이상에서 진행하는 고온 열공정으로 이루어진다. 저온 열처리 공정시에는 유기 불순물과 산소를 반응시켜 불순물을 제거하는 플라즈마 처리 또는 UV/O3처리를 실시하고, BST 박막의 결정성을 향상시켜주기 위한 고온 열처리 공정시에는 RTP 등을 실시한다. 그런데, 열처리 온도가 너무 높으면 금속 하부전극과 BST 유전체막과의 계면에서 금속-산화물막이 형성되거나 장벽 산화가 일어나게 되는 문제점이 있다. 이에 따라 BST 캐패시터의 전기적 특성이 열화되어 소자의 동작 전압에서 충분한 충전 용량을 확보할 수 없게 되므로, 데이터를 저장하는 캐패시터로서 사용할 수 없게 된다. 따라서 안정한 전극 구조를 유지하면서 BST 박막의 질을 향상시키기 위한 연구가 진행되고 있다.
따라서, 본 발명은 BST 유전체막 형성시 N2O 가스를 사용하여 웨이퍼 내에서 티타늄 조성 균일도를 향상시키고 UV/O3처리를 사용하여 BST 유전체막의 특성을 개선할 수 있는 반도체 소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 캐패시터 제조방법은 하부구조가 형성된 기판 상에 하부전극을 형성하는 단계; 상기 하부전극 상에 N2O 가스를 산화제로 이용한 화학기상증착법으로 BST를 증착하고, 이로 인하여 유전체막이 형성되는 단계; 상기 BST 박막 증착 후 저온 열처리 공정 및 고온 열처리 공정을 순차적으로 실시하는 단계; 및 상기 유전체막 상에 상부전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 1c는 본 발명에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
도 2는 산화질소 가스 사용 비율에 따른 BST 박막 내 티타늄의 균일도 및 BST 박막의 조성비 변화를 실험한 결과를 나타낸 그래프.
도 3a 및 3b는 산화질소 가스를 사용한 BST 박막의 열처리 전후 오제(Auger) 프로파일을 설명하기 위해 도시한 그래프.
<도면의 주요 부분에 대한 부호 설명>
11 : 기판 12 : 하부전극
13 : 유전체막 14 : 상부전극
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 1a 내지 1c는 본 발명에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1a에 도시된 바와 같이, 하부구조가 형성된 기판(11) 상에 하부전극(12)을 형성한다. 하부전극(12)은 플래티늄(Pt), 루테늄(Ru), 이리디움(Ir) 등을 이용하여 형성한다.
도 1b에 도시된 바와 같이, 하부전극(12) 상에 유전체막(13)을 형성한다. 유전체막(13)은 400 내지 420℃의 온도 조건 및 1 내지 2Torr의 압력 조건에서 BST를 200 내지 300Å의 두께로 증착하여 형성하며, 산화제로는 N2O를 사용한다. 또한, 산화제인 N2O의 유량은 300 내지 1000sccm으로 하며, BST 박막의 조성은 Ba : Sr : Ti= 0.5 : 0.5: 1이 되도록 한다. BST 박막을 증착하고 난 후에는 저온 열처리 공정 및 고온 열처리 공정을 순차적으로 실시한다.
BST 박막 내에 포함되어 있는 유기 불순물을 제거하기 위한 저온 열처리 공정시에는 UV/O3열처리를 실시한다. UV/O3열처리 공정은 300 내지 450℃의 온도에서 120 내지 125mW/㎠의 전력을 공급하여 실시하며, 이때 O3의 농도는 20 내지 25mg/Nm으로 한다. 또한, UV/O3처리 시간은 BST 박막 내에 포함된 유기 불순물인 C가 모두 제거되고 하부전극 구조의 산화가 일어나지 않도록 10 내지 30분 정도로 한다. 고온 열처리 공정은 600 내지 700℃에서 급속 열처리(RTP) 공정으로 진행한다.
이와 같은 방법으로 유전체막(13)을 형성하고 난 후에는 도 1c에 도시된 바와 같이, 유전체막(14) 상에 상부전극을 형성한다.
도 2는 산화질소 가스 사용 비율에 따른 BST 박막 내 티타늄의 균일도 및 BST 박막의 조성비 변화를 실험한 결과를 나타낸 그래프이다.
즉, CVD 법으로 BST 박막을 제조할 때 산화제 가스로 사용된 O2와 N2O의 사용비율에 따른 웨이퍼 내 티타늄의 균일도(A)와 BST 박막의 조성비(B)를 나타낸 것이다. 도시된 것과 같이, 산화제 가스로 O2대신 N2O를 사용하는 경우 BST 박막의 티타늄 균일도가 크게 향상되고, BST 박막의 조성비 또한 향상되는 것을 알 수 있다. 그런데, N2O를 사용한 경우 O2를 사용한 경우보다 BST 박막 내 C의 양이 크게 증가하게 된다. BST 박막 내에 C가 많이 포함되게 되면 BST 박막의 유전 특성뿐만 아니라 누설전류 특성도 저하된다. 그러므로, 후속 열공정을 통하여 BST 박막 내의 불순물을 제거하여야 한다.
도 3a 및 3b는 산화질소 가를 사용한 BST 박막의 열처리 전후 오제(Auger) 프로파일을 설명하기 위해 도시한 그래프로서, 도 3a는 비정질 BST 박막을 증착하고 UV/O3열처리를 실시하기 전 오제 프로파일에 대한 그래프이고, 도 3b는 UV/O3열처리 후 오제 프로파일에 대한 그래프이다.
도 3a에 도시된 것과 같이, 비정질 BST 박막 내에는 유기 소오스에 기인하는 불순물 C가 약 10% 함유되어 있는데, 열처리를 실시한 후 BST 박막 내의 C가 대부분 제거되었음을 알 수 있다.
상술한 바와 같이, 본 발명은 BST 박막 형성시 N2O 가스를 산화제로 사용하므로써, 웨이퍼 내 티타늄의 균일성 및 BST 박막의 조성비를 개선할 수 있다. 또한, N2O 가스를 산화제로 하여 BST 박막을 형성한 후 UV/O3열처리를 실시하여 BST 박막 내 유기 불순물을 제거하므로써 BST 박막의 막질을 개선할 수 있다. 이에 따라 BST 박막의 유전특성 및 캐패시터의 누설전류 특성을 향상시킬 수 있고, 이에 따라 BST 캐패시터의 유효 산화막 두께를 최소화할 수 있어 캐패시터의 정전용량을 충분히 확보할 수 있는 효과가 있다.

Claims (9)

  1. 하부구조가 형성된 기판 상에 하부전극을 형성하는 단계;
    상기 하부전극 상에 N2O 가스를 산화제로 이용한 화학기상증착법으로 BST를 증착하고, 이로 인하여 유전체막이 형성되는 단계;
    상기 BST 박막 증착 후 UV/O3열처리 공정 및 고온 열처리 공정을 순차적으로 실시하는 단계; 및
    상기 유전체막 상에 상부전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  2. 제 1 항에 있어서,
    상기 하부전극은 플래티늄, 루테늄, 이리디움 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  3. 제 1 항에 있어서,
    상기 유전체막은 400 내지 420℃의 온도 조건 및 1 내지 2Torr의 압력 조건에서 BST를 200 내지 300Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  4. 제 1 항에 있어서.
    상기 N2O의 유량은 300 내지 1000sccm으로 하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  5. 제 1 항에 있어서,
    상기 BST 박막의 조성은 Ba : Sr : Ti = 0.5 : 0.5: 1이 되도록 하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  6. 제 1 항에 있어서,
    상기 UV/O3열처리 공정은 300 내지 450℃의 온도에서 120 내지 125mW/㎠의 전력을 공급하여 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  7. 제 1 항에 있어서,
    상기 UV/O3열처리 공정시 O3의 농도는 20 내지 25mg/Nm인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  8. 제 1 항에 있어서,
    상기 UV/O3열처리 공정은 10 내지 30분 동안 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
  9. 제 1 항에 있어서,
    상기 고온 열처리 공정은 600 내지 700℃에서 급속 열처리(RTP) 공정으로 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
KR1019990065049A 1999-12-29 1999-12-29 반도체 소자의 캐패시터 제조방법 KR100347534B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990065049A KR100347534B1 (ko) 1999-12-29 1999-12-29 반도체 소자의 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990065049A KR100347534B1 (ko) 1999-12-29 1999-12-29 반도체 소자의 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR20010065180A KR20010065180A (ko) 2001-07-11
KR100347534B1 true KR100347534B1 (ko) 2002-08-03

Family

ID=19632255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990065049A KR100347534B1 (ko) 1999-12-29 1999-12-29 반도체 소자의 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR100347534B1 (ko)

Also Published As

Publication number Publication date
KR20010065180A (ko) 2001-07-11

Similar Documents

Publication Publication Date Title
US6204203B1 (en) Post deposition treatment of dielectric films for interface control
US6340622B1 (en) Method for fabricating capacitors of semiconductor device
KR100422565B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100507860B1 (ko) 산화저항막을 구비한 캐패시터 및 그 제조 방법
US6417042B2 (en) Method of manufacturing a capacitor in a semiconductor device
US6740553B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
JP4486735B2 (ja) 半導体メモリ素子のキャパシタの製造方法
KR20020083772A (ko) 반도체소자의 캐패시터 및 그 제조방법
KR100347547B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20060072338A (ko) 유전체막 형성방법 및 이를 이용한 반도체 소자의캐패시터 형성방법
KR20010004751A (ko) 반도체 소자의 캐패시터 제조 방법
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
KR100671604B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100347534B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100382742B1 (ko) 반도체 소자의 커패시터 형성방법
KR100388203B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20010088207A (ko) 탄탈륨산화막-티타늄산화막 복합유전막 형성방법
KR100373163B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100219518B1 (ko) 반도체 장치 커패시터의 제조방법
KR100231604B1 (ko) 반도체소자의 캐패시터 제조방법
KR100673187B1 (ko) 커패시터 제조 방법
KR100440777B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20040060416A (ko) 반도체소자의 캐패시터 제조방법
KR100761406B1 (ko) 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법
KR100671605B1 (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee