KR20040060416A - 반도체소자의 캐패시터 제조방법 - Google Patents
반도체소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR20040060416A KR20040060416A KR1020020087207A KR20020087207A KR20040060416A KR 20040060416 A KR20040060416 A KR 20040060416A KR 1020020087207 A KR1020020087207 A KR 1020020087207A KR 20020087207 A KR20020087207 A KR 20020087207A KR 20040060416 A KR20040060416 A KR 20040060416A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- capacitor
- hfo
- semiconductor device
- heat treatment
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims description 36
- 150000004767 nitrides Chemical class 0.000 claims abstract description 24
- 238000003860 storage Methods 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 238000000137 annealing Methods 0.000 claims abstract description 3
- 239000007789 gas Substances 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 24
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000012298 atmosphere Substances 0.000 claims description 11
- 239000000243 solution Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 150000002736 metal compounds Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 13
- 230000015556 catabolic process Effects 0.000 abstract description 5
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 abstract 5
- 239000010408 film Substances 0.000 description 76
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- -1 for example Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002902 organometallic compounds Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 150000001722 carbon compounds Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- VUZPPFZMUPKLLV-UHFFFAOYSA-N methane;hydrate Chemical compound C.O VUZPPFZMUPKLLV-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로서, 캐패시터의 유전막을 HfSiON막과 HfO2막의 적층 구조로 형성하되, 상기 HfSiON막은 질화막과 HfO2막을 열처리하여 변환시켜 형성하였으므로, 유전율이 24∼40 인 고유전율의 HfO2막을 유전막으로 사용하여 등가산화막의 두께를 감소시켜 정전용량을 증가시키고, HfSiON막을 HfO2막과 전하저장전극 사이에 개재시켜 누설전류를 양산 수준인 셀당 0.5fA 이하로 유지하고, 항복전압을 7MV/㎝ 이상으로 유지하여, 정전용량 확보에 용이하고, 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.
Description
본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로서, 특히 고유전막을 안정적으로 형성하여 유전막의 두께를 감소시키고, 누설전류 및 항복전압 특성을 향상시켜 소자의 고집적화에 유리하고 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 캐패시터 제조방법에 관한 것이다.
일반적으로 DRAM의 기억 소자에서 캐패시터는 정보를 기억하고 판독하기 위해 일정량의 전하를 저장하는 기능을 수행한다. 따라서 캐패시터는 충분한 정전용량을 확보하여야하고, 누설전류가 적은 유전체막의 절연 특성을 가져야하며, 장시간 반복사용되는데 대한 신뢰성도 함께 지니고 있어야한다.
캐패시터의 정전용량은 표면적에 비례하고, 유전막의 두께에 반비례하는데, 소자가 고집적화되어감에 따라 단위 소자의 할당 면적이 감소되므로 캐패시터의 정전용량 확보가 점차 어려워지고 있으며, 이를 위하여 캐패시터의 높이는 증가되고, 인접 셀과의 공정 마진도 감소되고 있는 상황에서, 소프트 에러의 발생과 리플레쉬 시간의 감소를 방지하기 위하여 셀당 25pF 이상의 충전용량을 요구하고 있다.
종래 기술에 따른 실리콘 반도체소자의 캐패시터는 실리콘-유전막-실리콘(이하 SIS라 칭함) 구조의 캐패시터로서 전하저장전극과 플레이트전극을 도핑된 실리콘을 사용하고, 유전막으로는 산화막-질화막-산화막(이하 ONO라 칭함)구조를 사용하고 있다.
상기의 질화막은 유전율 7로서 DCS(Di-chloro-silane) 가스를 사용하여 형성되는데, 등가산화 두께를 40Å 이하로 감소시킬 수 없어, 전하저장전극의 표면적 증가를 위하여 반구형 실리콘을 사용하고, 종횡비도 증가되고 있다.
이러한 질화막을 유전막으로 사용하는 캐패시터는 소자가 고집적화됨에 따라 그 높이가 증가되어 식각 공정에 어려움이 있고, 셀영역과 주변회로영역간의 단차가 증가되어 후속 노광 공정시 초점심도의 확보가 어려워 배선공정에서의 패턴불량을 유발하는 문제점이 있어 256MDRAM 이상의 소자에서는 사용하기 어렵다.
따라서 유전율이 7정도 비교적 낮은 질화막 대신에 유전율이 25 정도로 매우 큰 유전물질인 Ta2O5박막을 사용하게 되었다.
도 1은 종래 기술에 따른 반도체소자 캐패시터의 단면도로서, 반구형 실리콘을 형성한 예이다.
먼저, 반도체기판(10) 상에 전하저장전극용 콘택플러그(14)를 구비하는 층간절연막(12)을 형성하고, 상기 콘택플러그(14)와 접촉되는 실린더형 전하저장전극(16)을 다결정실리콘으로 형성하되, 표면에 반구형 실리콘층을 가지도록 형성한 후, 상기 전하저장전극(16)의 표면에 Ta2O5재질의 유전막(18)과 플레이트전극(20)을 형성한다.
그러나 상기의 Ta2O5박막은 불안정한 화학양론비(stoichiometry)를 가지므로 Ta와 O의 조성비 차이에 의한 치환형 Ta 원자가 박막내에 존재하게 되며, 전구체인 Ta(OC2H5)5의 유기물과 O2또는 N2O 가스의 반응으로 인하여 불순물인 C, CH4또는 C2H4등의 탄소원자와 탄소화합물 및 물등이 막내에 존재하게 된다.
따라서 Ta2O5막내에 존재하는 탄소, 이온 및 라디칼 등으로 인하여 캐패시터의 누설전류가 증가하고, 유전특성이 열화된다.
더욱이 Ta2O5막 자체의 결함으로 인하여 다결정실리콘으로된 전하저장전극과 계면에 유전율 3.85 정도의 저유전 계면 산화막이 형성되어 등가산화막 두께를30Å 이하로 낮출 수 없어 정전용량이 제한되는 등의 문제점이 있다.
상술한 바와 같이 종래 기술에 따른 반도체소자의 캐패시터 제조방법은 디자인 룰의 감소로 셀 면적이 감소되어 충분한 정전용량을 확보하기 어려워지고 있어 유전막의 등가산화 두께를 감소시키는 방법으로 정전용량을 확보하여 왔으나, 질화막은 산화저항성이 40Å 이하의 두께에서 급속하게 감소되어 후속 공정시 전하저장전극이나 비트라인이 산화되고, 50Å 이하의 두께에서는 누설전류가 증가되고 절연파괴전압이 감소되어 45Å 이하의 두께로는 형성할 수 없으며, Ta2O5막은 계면 산화막이 형성되어 등가산화막 두께를 30Å 이하로 감소시킬 수 없는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 고유전율의 HfO2막을 사용하여 등가산화막의 두께를 감소시켜 정전용량을 증가시키고, HfSiON막을 개재시켜 누설전류 특성이 안정되고, 항복전압을 일정수준 이상으로 유지하여, 정전용량 확보에 용이하고, 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 캐패시터 제조방법을 제공함에 있다.
도 1은 종래 기술에 따른 반도체소자의 캐패시터의 단면도.
도 2a 내지 도 2d는 본 발명에 따른 반도체소자 캐패시터의 제조공정도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 층간절연막 12 : 전하저장전극
14 : 콘택플러그 16, 30 : 전하저장전극
18 : 유전막 20, 40 : 플레이트전극
32 : 질화막 34 : 제1HfO2막
36 : HfSiON막 38 : 제2HfO2막
본발명은 상기와 같은 목적을 달성하기 위한 것으로서, 본발명에 따른 반도체소자의 캐패시터 제조방법의 특징은,
반도체소자의 캐패시터 제조방법에 있어서,
소정의 하부 구조물을 구비하는 반도체기판상에 층간절연막을 형성하는 공정과,
상기 층간절연막상에 전하저장전극을 형성하는 공정과,
상기 전하저장전극의 표면에 질화막을 형성하는 공정과,
상기 질화막상에 제1HfO2막을 형성하는 공정과,
상기 반도체기판을 열처리하여 상기 질화막과 제1HfO2막을 변환시켜 HfSiON막을 형성하는 공정과,
상기 HfSiON막상에 제2HfO2막을 형성하는 공정과,
상기 제2HfO2막 상에 플레이트전극을 형성하는 공정을 구비함에 있다.
또한 본 발명의 다른 특징은, 상기 질화막 형성전에 전하저장전극 표면의 자연산화막 제거 공정을 추가로 구비하고, 상기의 세정 공정은 인시튜 또는 익시튜 방법으로 HF 기상 또는 HF, NH4OH 또는 H2SO4용액에 H2O2와 순수가 혼합된 혼합 용액을 사용하여 실시함에 있다.
또한 또 다른 특징은, 상기 질화막은 5∼15Å 두께로 저압 화학기상증착 방법으로, 550∼700℃의 온도에서, 매엽식 챔버 또는 회분식 전기로를 사용하여, DCS 가스나 BTBAS 용액을 기화시킨 소스가스를 이용하여 형성하고, 상기 액상 BTBAS를 이용한 질화막 증착 방법은 유량조절기를 통해 증발기에 공급된 BTBAS 용액을 160∼200℃ 정도로 가열하여 기상화시킨 후, 550∼700℃에서 0.1∼5torrdml 압력에서 NH3/BTBAS 1∼10 정도의 비율로 유지하면서 형성하며, 상기 제1HfO2막은 5∼20Å 두께로 화학기상증착이나 원자층증착 방법으로 200∼600℃의 범위에서 0.1∼100torr 압력에서, 소스 가스로는 C16H36HfO4나 Hf를 포함하는 유기금속화합물를 전구체로 사용하고, 반응가스로서 O2또는 O3를 이용하여 형성하고, 상기 HfSiON막은 10∼30Å 두께로, O2, O3, N2O 및 O2+N2로 이루어지는 군에서 임의로 선택되는 하나 이상의 가스 분위기에서 열처리하여 형성하며, 상기 열처리 공정을 300∼500℃의 온도에서, 플라즈마 방전시킨 매엽식 챔버에서, 1∼10분 정도 0.1∼100torr 압력으로 열처리하는 저온 플라즈마 아닐링법이거나, 전기로에서 600∼800℃, 5∼120분 실시하거나, 급속열처리로서 600∼900℃, 30∼120초간 실시하며, 상기 제2HfO2막은 20∼100Å 두께로 형성하고, 상기 제2HfO2막 형성 후에 열처리를 실시하여 결정을 안정시키고, 유전율을 상승시키는 공정을 구비하며, 상기 열처리 공정은 전기로에서 600∼800℃ 에서, 5∼120분 정도를 O2, O3, N2O 또는 O2+N2등의 가스 분위기에서 실시하거나, 급속열처리 장치를 이용하여 동일한 가스 분위기에서 600∼900℃ 온도에서 10∼100초 정도 실시하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체소자의 캐패시터 제조방법에 관하여 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명에 따른 반도체소자 캐패시터의 제조공정도이다.
먼저, 도시되어 있지는 않으나 소정의 하부 구조물을 구비하는 반도체기판(도시되지 않음)상에 전하저장전극용 콘택플러그(도시되지 않음)를 구비하는 층간절연막(도시되지 않음)을 도포하고, 상기 층간절연막상에 전하저장전극(30)을 실린더형이나 콘케이브형등으로 형상으로 형성한다.
여기서 상기 전하저장전극(30)은 도핑된 실리콘이나, 금속, 예를 들어 TiN, TaN, W, WN, Ru, RuO2, Ir, IrO2또는 Pt 등으로 200∼1000Å의 두께로 형성된다.
그후, 상기 전하저장전극(30) 표면의 자연산화막을 제거하는 세정 공정을 실시할 수도 있는데, 상기의 세정 공정은 인시튜 또는 익시튜 방법으로 HF 기상 또는 HF, NH4OH 또는 H2SO4용액에 H2O2와 순수가 혼합된 혼합 용액을 사용하여 실시한다.
그다음 상기 전하저장전극(30)상에 5∼15Å 정도 두께의 질화막(32)과 5∼20Å 정도 두께의 제1HfO2막(34)을 순차적으로 형성한다.
여기서 상기 질화막(32)은 저압 화학기상증착 방법으로, 550∼700℃의 온도에서, 매엽식 챔버 또는 회분식 전기로를 사용하여, DCS 가스나 BTBAS[Bis(tertiary-butylamino-siline)] (SiH2[NH(C4H9)]2) 용액을 기화시킨 소스가스를 NH3가스와 전극 표면에 반응시켜 증착한다.
상기의 액상 BTBAS를 이용한 질화막 증착 방법은 유량조절기를 통해 증발기에 공금된 일정량의 BTBAS 용액을 160∼200℃ 정도로 가열하여 기상화시킨 후, 550∼700℃에서 0.1∼5torrdml 압력 범위, 바람직하게는 0.2∼0.5torr에서 NH3/BTBAS 1∼10 정도의 비율로 바람직하게는 NH3200∼200cc/ BTBAS 20∼100cc를 유지하면서 5∼15Å 두께로 CVD 한다.
또한 상기 제1HfO2막(34)은 화학기상증착이나 원자층증착 방법으로 200∼600℃의 범위에서 0.1∼100torr 압력하에서 형성한다.
상기에서 Hf 성분의 소스 가스로는 C16H36HfO4를 사용하거나, Hf를 포함하는 유기금속화합물를 전구체로 사용하고, 반응가스로서 O2또는 O3를 이용한다. (도 2a 참조).
그후, 상기 구조의 전표면에 기판을 저온 열처리하여 상기 질화막(32)과 제1HfO2막(34)을 10∼30Å 정도 두께의 HfSiON막(36)으로 변환시킨다.
이때 상기 열처리 공정은 O2, O3, N2O 또는 O2+N2등의 가스 분위기에서 300∼500℃의 온도 범위에서 플라즈마 방전시킨 매엽식 챔버에서 1∼10분 정도 0.1∼100torr 압력으로 열처리하는 저온 플라즈마 아닐링법이나, 전기로에서 600∼800℃의 O2, O3, N2O 또는 O2+N2등의 가스 분위기에서 5∼120분 정도 열처리하거나, 급속열처리로서 600∼900℃에서 30∼120초간 실시할 수도 있다. (도 2b 참조).
그다음 상기 HfSiON막(36) 상에 고유전율을 가지는 제2HfO2막(38)을 20∼100Å 정도 형성한 후, 열처리를 실시하여 상기 제2HfO2막(38)의 결정을 안정시키고, 유전율을 상승시킨다.
상기 열처리 공정은 전기로에서 600∼800℃ 온도에서, 5∼120분 정도를 O2, O3, N2O 또는 O2+N2등의 가스 분위기에서 실시하거나, 급속열처리 장치를 이용하여동일한 가스 분위기에서 600∼900℃ 온도에서 10∼100초 정도 실시하는데, 상기N2분위기에서의 열처리에 의해 비정질 제2HfO2막(38)의 결정질화가 일어나고, 활성산소를 얻을 수 있는 가스 분위기에서 열처리하면 막 내부의 탄소 불순물 등이 제거되어 누설전류 특성이 향상된다. (도 2c 참조).
그후, 상기 제2HfO2막(38) 상에 플레이트전극(40)을 형성하여 캐패시터를 완성한다. 상기 플레이트전극(40)은 도핑된 실리콘층이나, 금속, 예를 들어 TiN, TaN, W, WN, Ru, RuO2, Ir, IrO2또는 Pt 등으로 형성된다. (도 2d 참조).
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 캐패시터 제조방법은, 캐패시터의 하부 전극을 형성하고, 유전막을 HfSiON막과 HfO2막의 적층 구조로 형성하되, 상기 HfSiON막은 질화막과 HfO2막을 열처리하여 변환시켜 형성하였으므로, 유전율이 24∼40 인 고유전율의 HfO2막을 유전막으로 사용하여 등가산화막의 두께를 감소시켜 정전용량을 증가시키고, HfSiON막을 HfO2막과 전하저장전극 사이에 개재시켜 누설전류를 양산 수준인 셀당 0.5fA 이하로 유지하고, 항복전압을 7MV/㎝ 이상으로 유지하여, 정전용량 확보에 용이하고, 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (13)
- 반도체소자의 캐패시터 제조방법에 있어서,소정의 하부 구조물을 구비하는 반도체기판상에 층간절연막을 형성하는 공정과,상기 층간절연막상에 전하저장전극을 형성하는 공정과,상기 전하저장전극의 표면에 질화막을 형성하는 공정과,상기 질화막상에 제1HfO2막을 형성하는 공정과,상기 반도체기판을 열처리하여 상기 질화막과 제1HfO2막을 변환시켜 HfSiON막을 형성하는 공정과,상기 HfSiON막상에 제2HfO2막을 형성하는 공정과,상기 제2HfO2막 상에 플레이트전극을 형성하는 공정을 구비하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 질화막 형성전에 전하저장전극 표면의 자연산화막 제거 공정을 추가로 구비하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기의 세정 공정은 인시튜 또는 익시튜 방법으로 HF 기상 또는 HF, NH4OH 또는 H2SO4용액에 H2O2와 순수가 혼합된 혼합 용액을 사용하여 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 질화막은 5∼15Å 두께로 저압 화학기상증착 방법으로, 550∼700℃의 온도에서, 매엽식 챔버 또는 회분식 전기로를 사용하여, DCS 가스나 BTBAS 용액을 기화시킨 소스가스를 이용하여 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 4 항에 있어서,상기 액상 BTBAS를 이용한 질화막 증착 방법은 유량조절기를 통해 증발기에 공급된 BTBAS 용액을 160∼200℃ 정도로 가열하여 기상화시킨 후, 550∼700℃에서 0.1∼5torrdml 압력에서 NH3/BTBAS 1∼10 정도의 비율로 유지하면서 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 제1HfO2막은 5∼20Å 두께로 화학기상증착이나 원자층증착 방법으로200∼600℃의 범위에서 0.1∼100torr 압력에서, 소스 가스로는 C16H36HfO4나 Hf를 포함하는 유기금속화합물를 전구체로 사용하고, 반응가스로서 O2또는 O3를 이용하여 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 HfSiON막은 10∼30Å 두께로, O2, O3, N2O 및 O2+N2로 이루어지는 군에서 임의로 선택되는 하나 이상의 가스 분위기에서 열처리하여 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 7 항에 있어서,상기 열처리 공정을 300∼500℃의 온도에서, 플라즈마 방전시킨 매엽식 챔버에서, 1∼10분 정도 0.1∼100torr 압력으로 열처리하는 저온 플라즈마 아닐링법인 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 7 항에 있어서,상기 열처리 공정을 전기로에서 600∼800℃, 5∼120분 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 7 항에 있어서,상기 열처리 공정을 급속열처리로서 600∼900℃, 30∼120초간 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 제2HfO2막은 20∼100Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 제2HfO2막 형성 후에 열처리를 실시하여 결정을 안정시키고, 유전율을 상승시키는 공정을 구비하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 열처리 공정은 전기로에서 600∼800℃ 에서, 5∼120분 정도를 O2, O3, N2O 또는 O2+N2등의 가스 분위기에서 실시하거나, 급속열처리 장치를 이용하여 동일한 가스 분위기에서 600∼900℃ 온도에서 10∼100초 정도 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020087207A KR100882090B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020087207A KR100882090B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체소자의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040060416A true KR20040060416A (ko) | 2004-07-06 |
| KR100882090B1 KR100882090B1 (ko) | 2009-02-05 |
Family
ID=37352321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020087207A KR100882090B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100882090B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100593752B1 (ko) * | 2005-01-18 | 2006-06-28 | 삼성전자주식회사 | 불순물들이 제거된 실리콘 질화막을 구비하는 반도체소자의 제조방법 |
| KR100687903B1 (ko) * | 2004-12-30 | 2007-02-27 | 주식회사 하이닉스반도체 | 반도체 소자의 유전막 형성 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101026477B1 (ko) | 2004-09-13 | 2011-04-01 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100518518B1 (ko) * | 1998-07-16 | 2006-04-28 | 삼성전자주식회사 | 반도체장치의 커패시터 및 그 제조방법 |
| KR100311178B1 (ko) * | 1999-07-14 | 2001-10-18 | 김영환 | 캐패시터 제조방법 |
| KR20010084597A (ko) * | 2000-02-28 | 2001-09-06 | 윤종용 | 반도체 소자의 커패시터 제조방법 |
-
2002
- 2002-12-30 KR KR1020020087207A patent/KR100882090B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687903B1 (ko) * | 2004-12-30 | 2007-02-27 | 주식회사 하이닉스반도체 | 반도체 소자의 유전막 형성 방법 |
| KR100593752B1 (ko) * | 2005-01-18 | 2006-06-28 | 삼성전자주식회사 | 불순물들이 제거된 실리콘 질화막을 구비하는 반도체소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100882090B1 (ko) | 2009-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6673668B2 (en) | Method of forming capacitor of a semiconductor memory device | |
| JP2001203330A (ja) | 半導体素子のキャパシターの製造方法 | |
| JP2001237399A (ja) | 半導体装置のキャパシターの製造方法 | |
| KR100417855B1 (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| JP2001210799A (ja) | 半導体装置のキャパシターの製造方法 | |
| KR100464650B1 (ko) | 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법 | |
| US6787414B2 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| KR100497142B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100321178B1 (ko) | ＴａＯＮ박막을 갖는 커패시터 제조방법 | |
| KR100504435B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR100371143B1 (ko) | 반도체장치의 고용량 커패시터 형성방법 | |
| JP2001057414A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| KR100464649B1 (ko) | 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법 | |
| KR20010008510A (ko) | 반도체소자의 고정전용량 커패시터 형성방법 | |
| KR100882090B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100342873B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR20000042429A (ko) | 반도체 소자의 고유전체 캐패시터 제조방법 | |
| KR100231604B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100504434B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR20040061278A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20020018355A (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR20020045750A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100618682B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| KR100347534B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20010020024A (ko) | 탄탈륨산화막 커패시터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |