KR100417859B1 - 캐패시터 형성방법 - Google Patents
캐패시터 형성방법 Download PDFInfo
- Publication number
- KR100417859B1 KR100417859B1 KR10-2001-0056504A KR20010056504A KR100417859B1 KR 100417859 B1 KR100417859 B1 KR 100417859B1 KR 20010056504 A KR20010056504 A KR 20010056504A KR 100417859 B1 KR100417859 B1 KR 100417859B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- insulating layer
- ruthenium
- capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 45
- 238000003860 storage Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 36
- 229910052707 ruthenium Inorganic materials 0.000 claims description 36
- 238000000151 deposition Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 229910010282 TiON Inorganic materials 0.000 claims description 4
- 239000007983 Tris buffer Substances 0.000 claims description 4
- LENZDBCJOHFCAS-UHFFFAOYSA-N tris Chemical compound OCC(N)(CO)CO LENZDBCJOHFCAS-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 14
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 229910003071 TaON Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 캐패시터의 정전용량(capacitance)을 향상시키는 동시에 누설전류를 낮출수 있는 캐패시터 형성방법에 관해 개시한다.
개시된 본 발명의 캐패시터 형성방법은 기판 상에 소정영역을 개구시키는 제 1개구부를 가진 제 1절연층을 형성하는 단계; 제 1개구부를 채우는 도전플러그를 형성하는 단계; 제 1절연층 상에 도전플러그를 노출시키는 제 2개구부를 가진 제 2절연층을 형성하는 단계; 제 2절연층 상에 플라즈마 화학기상증착 및 저압화학기상증착 공정을 연속적으로 진행시키어 제 2개구부를 덮는 도전층을 형성하는 단계; 도전층을 에치백하여 제 2절연층을 노출시키는 단계; 제 2절연층을 제거하여 캐패시터의 스토리지노드 전극을 형성하는 단계; 및 스토리지노드 전극을 덮는 유전체층 및 플레이트전극을 차례로 형성하는 단계를 포함한다.
Description
본 발명은 캐패시터(capacitor) 형성방법에 관한 것으로, 보다 상세하게는 캐패시터의 정전용량(capacitance)을 증대시키면서도 누설전류를 최소화할 수 있는 캐패시터 형성방법에 관한 것이다.
일반적으로 알려진 바와 같이, 최근 반도체 제조 기술의 발달과 더불어서 메모리 소자의 수요가 급증하고 있다. 데이터 저장 수단으로 이용되는 캐패시터는 전극의 면적과 상기 전극 간의 거리와 전극 사이에 삽입되는 유전막의 유전율에 따라 그 정전용량이 달라진다. 그러나, 반도체 장치가 고집적화됨에 따라 반도체 장치에서 커패시터 형성영역이 줄어들게 되고 캐패시터의 전극면적이 작아져서 커패시터의 정전용량이 감소된다.
이에따라, 종래의 발명에서는 금속막 - 유전막 - 금속막(MIM)의 캐패시터 구조에서 스토리지노드 전극으로 루테늄(Ru)막을 증착하고, 그 상부에 유전막으로 고유전률을 갖는 TaON막을 증착하고, 상기 유전막 상부에 금속막을 증착함으로써, TaON 캐패시터의 정전용량을 극대화 하고있다.
도 1a 내지 도 1i는 종래 기술에 따른 캐패시터 형성과정을 보인 공정단면도이다.
종래기술에 따른 캐패시터 형성방법은, 도 1a에 도시된 바와 같이, 먼저 소오스/드레인 등의 도전영역(102)을 포함한 반도체기판(100) 상에 산화실리콘 등의 제 1절연층(104)을 증착한 후, 상기 제 1절연층(104)을 포토리쏘그라피 (photolithography) 공정을 통해 상기 도전영역(102)을 노출시키도록 식각하여 스토리지노드 콘택(storage node contact)인 제 1개구부(106)를 형성한다.
이어서, 도 1b에 도시된 바와 같이, 상기 제 1절연층(104)을 포함한 기판 상에 상기 제 1개구부(106)를 덮도록 다결정실리콘층을 증착한 후, 상기 다결정실리콘층을 과도 식각하여 도전플러그(conductive plug)(108)을 형성한다. 이때, 상기제 1개구부(106) 내에 형성된 도전플러그(108)는 상기 제 1절연층(104) 표면으로부터 움푹패인 형상을 가지도록 형성된다.
그 다음, 도 1c에 도시된 바와 같이, 상기 도전플러그(108)가 형성된 기판 전면에 스퍼터링(sputtering)법에 의해 Ti막 및 TiN막을 차례로 증착한 후, 상기 Ti막 및 TiN막을 에치백(etch back)하여 베리어 금속층(burrier metal layer)(a2: 110, 112)을 형성한다.
이 후, 도 1d에 도시된 바와 같이, 상기 결과물 상에 제 2절연층(121)을 증착한 후, 상기 제 2절연층(121)을 포토리쏘그라피 공정에 의해 식각하여 상기 베리어 금속층(a2)과 대응된 부분을 노출시키는 제 2개구부(122)를 형성한다.
이어서, 도 1e에 도시된 바와 같이, 상기 제 2절연층(121)상에 상기 제 2개구부(122)를 덮도록 PVD(Physical Vapor Deposition)방법으로 스토리지노드 전극 형성용 제 1 루테늄(Ru)막(140)을 증착한다. 이때, 상기 제 1 루테늄(Ru)막(140) 증착 공정은 PVD챔버(미도시) 내에서 진행한다.
그 다음, 도 1f에 도시된 바와 같이, 상기 제 1 루테늄(Ru)막(140) 전면에 CVD(Chemical Vapor Deposition)방법으로 제 2 루테늄(Ru)막을 증착하여 원하는 두께의 루테늄(Ru)막(142)을 형성한다. 이때, 상기 제 2 루테늄(Ru)막 증착 공정은 상기 PVD챔버 내의 제 1 루테늄(Ru)막(140)이 증착된 기판을 이송시키어 CVD챔버 내에서 진행한다.
상기 루테늄(Ru)막 형성 공정을 CVD방법으로만 진행하게 되면 하부의 제 1절연층 표면에서의 증착속도가 느리고, 또한 루테늄(Ru)막질이 불량해진다.
따라서, 캐패시터의 스토리지노드 전극 형성용 루테늄(Ru)막(142) 형성은 먼저 PVD방법으로 제 1 루테늄(Ru)막(140)을 증착한 다음, 상기 제 1루테늄(Ru)막 (140)상에 다시 CVD방법으로 제 2 루테늄(Ru)막을 증착하는 방식으로 진행한다.
이 후, 도 1g에 도시된 바와 같이, 제 2절연패턴을 노출시키도록 루테늄(Ru)막을 에치백하여 캐패시터의 스토리지노드 전극(143)을 형성한다. 그리고 제 2절연 패턴을 제거한다.
이어서, 도 1h에 도시된 바와 같이, 캐패시터의 스토리지노드 전극(143)을 덮도록 유전체층(126)을 형성한 후, 도 1i에 도시된 바와 같이, 상기 유전체층(126) 상에 캐패시터의 플레이트전극(130)을 형성한다. 이때, 상기 유전체층(126)으로는 고유전율값을 가진 TiON막을 이용하고, 상기 플레이트전극(130)으로는 루테늄(Ru)막 또는 TiN막을 이용한다.
그러나, 종래의 캐패시터 형성방법에서는 스토리지노드 전극 형성용 루테늄(Ru)막 증착 시, PVD 및 CVD 공정에 의해 진행됨으로써, 또한 PVD챔버에서 CVD챔버로의 이동해야 하는 등 공정 스텝(step)이 증가되는 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 캐패시터의 스토리지노드 전극 형성용 루테늄(Ru)막 형성공정을 단순화할 수 있는 캐패시터 형성방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1i는 종래 기술에 따른 캐패시터 형성과정을 보인 공정단면도.
도 2a 내지 도 2h는 본 발명에 따른 캐패시터 형성과정을 보인 공정단면도.
도면의 주요부분에 대한 부호의 설명
200. 반도체기판 202. 도전영역
204. 제 1절연 패턴 206, 222. 개구부
208. 다결정실리콘층 210. Ti막
212. TiN막 220. 제 2절연층
224. 루테늄(Ru)막 226. 스토리지노드 전극
228. 유전체층 230. 플레이트전극
상기 목적을 달성하기 위한 캐패시터 형성 방법은 도전플러그가 구비된 반도체기판을 제공하는 단계; 기판 위에 상기 도전플러그를 노출시키는 개구부를 가진 절연층을 형성하는 단계; 상기 결과물 전면에 소오스 재료로 트리스(2,4-옥탄디오네이토)투세늄[Tris(2,4-octanedionato)tuthenium]을 이용하여 PECVD방법에 의해 증착한 다음, 연속해서 동일 챔버에서 LPCVD방법에 의해 증착하여 루테늄(Ru)막을 형성하는 단계; 루테늄(Ru)막을 에치백하여 상기 절연층 표면을 노출시키는 단계;절연층을 제거하여 캐패시터의 스토리지노드 전극을 형성하는 단계; 스토리지노드 전극을 덮는 유전체층을 형성하는 단계; 및 유전체층을 덮는 플레이트전극을 형성하는 단계를 포함한 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2h는 본 발명에 따른 캐패시터 형성과정을 보인 공정단면도이다
본 발명의 캐패시터 형성방법은, 도 2a에 도시된 바와 같이, 먼저, 소오스/드레인 등의 도전영역(202)을 포함한 반도체기판(200) 상에 제 1절연층(204)을 증착한 후, 상기 제 1절연층(204)을 포토리쏘그라피 공정에 의해 식각하여 도전영역(202)을 노출시키는 제 1개구부(206)를 형성한다.
이어서, 도 2b에 도시된 바와 같이, 상기 제 1절연층(204)을 포함한 기판 전면에 제 1개구부(206)를 덮도록 다결정실리콘층을 증착한 후, 상기 다결정실리콘층을 식각하여 도전플러그(208)를 형성한다. 이때, 상기 다결정실리콘층은 제 1절연층에 비해 식각비가 크며, 도 2b에 도시된 바와 같이, 도전플러그(208)은 움푹패인 형상을 가진다.
그 다음, 도 2c에 도시된 바와 같이, 상기 결과물 상에 상기 제 1개구부(206) 내의 도전플러그(208)을 덮도록 Ti막 및 TiN막을 차례로 증착한 후, 상기 Ti막 및 TiN막을 에치백하여 베리어 금속층(a2:210, 212)을 형성한다.
이후, 도 2d에 도시된 바와 같이, 상기 베리어층(a2) 및 제 1절연층(204)을 포함한 기판 전면에 제 2절연층(221)을 증착한 후, 상기 제 2절연층(221)을 포토리쏘그라피 공정에 의해 식각하여 도전플러그(208)와 대응된 부분을 노출시키는 제 2개구부(222)를 형성한다.
상기 제 2절연층(221)은 이 후의 공정에서 캐패시터의 스토리지노드 전극을 형성하기 위한 희생층 역할을 한다.
이어서, 도 2e에 도시된 바와 같이, 제 2절연층(221)을 포함한 기판 전면에 상기 제 2개구부(222)를 덮도록 루테늄(Ru)막(224)을 증착한다. 이때, 상기 루테늄(Ru)막(224) 형성 공정은 CVD 챔버(미도시) 내에서 소오스 재료로 트리스(2,4-옥탄디오네이토)투세늄[Tris(2,4-octanedionato)tuthenium]을 PECVD(Plasma Enchanced Chemical Vapor Depositon) 방법으로 증착한 후에, 다시 동일 CVD챔버
내에서 LPCVD(Low Pressure Chemical Vapor Deposition)방법으로 증착한다.
상기 루테늄막 증착 공정은 상기 CVD챔버가 산소가스가 수십 내지 수백 sccm으로 공급되며, 내부의 압력이 수 mTorr 내지 수 Torr로 유지된 상태에서 진행된다.
또한, 상기 루테늄(Ru)막(224) 형성 시에는 기판을 200∼350℃ 온도를 유지한 상태에서 진행하며, 100∼300와트(Watt)의 R.F.파워를 공급한다.
그 다음, 도 2f에 도시된 바와 같이, 상기 루테늄(Ru)막을 화학기계적 연마(CMP:Chemical Mechanical Polishing)방법으로 식각하여 캐패시터의 스토리지노드 전극(226)을 형성한다. 그리고 제 2절연층을 제거한다.
이 후, 도 2g에 도시된 바와 같이, 스토리지노드 전극(226)을 덮는 유전체층(228)을 형성한 후, 플라즈마 상태의 1)N2및 O2혼합가스 또는 2)O2, O3및 N2O 혼합가스 또는 3)O3및 자외선(UV)을 이용하여 1분동안 300∼500℃의 온도에서 열처리를 진행한다.
이때, 상기 유전체층(228)으로는 TiON막을 사용한다. 상기 TiON막은 CVD챔버(미도시) 내에서 TiCl4소오스가스를 공급하며, 10∼500 sccm 유량으로 NH3가스를 공급한다. 상기 CVD챔버는 170∼190℃의 온도, 0.1∼1.2토르(Torr)의 압력 및 10∼500와트(Watt)의 알.에프.파워(R.F.Power)를 공급한다.
이어서, 도 2h에 도시된 바와 같이, 상기 유전체층(228)을 덮는 플레이트전극(230)을 형성한다.
이때, 상기 플레이트전극(230)으로는 스토리지노드 전극(226)과 동일한 방법으로 루테늄(Ru)막을 증착하여 사용한다. 상기 플레이트전극(230)으로 루테늄(Ru)막 대신에 TiN막을 이용할 수 도 있다.
이상에서와 같이, 본 발명의 캐패시터 형성방법에서는 스토리지노드 전극 형성용 루테늄(Ru)막을 하나의 CVD챔버 내에서 PECVD 및 LPCVD 공정에 의해 연속적으로 증착함으로써, 공정 스텝(step)을 단축시킬 수 있다.
또한, 본 발명에서는 PECVD방법 및 LPCVD 공정에 의해 루테늄(Ru)막을 연속적으로 증착함으로써, 루테늄(Ru)막의 증착비를 증가시키고, 루테늄(Ru)막질을 향상시키어 높은 캐패시터의 정전용량과 낮은 누설전류를 확보할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (12)
- 도전플러그가 구비된 반도체기판을 제공하는 단계와,상기 기판 위에 상기 도전플러그를 노출시키는 개구부를 가진 절연층을 형성하는 단계;상기 결과물 전면에 소오스 재료로 트리스(2,4-옥탄디오네이토)투세늄[Tris(2,4-octanedionato)tuthenium]을 이용하여 PECVD방법에 의해 증착한 다음, 연속해서 동일 챔버에서 LPCVD방법에 의해 증착하여 루테늄(Ru)막을 형성하는 단계;상기 루테늄(Ru)막을 에치백하여 상기 절연층 표면을 노출시키는 단계;상기 절연층을 제거하여 캐패시터의 스토리지노드 전극을 형성하는 단계;상기 스토리지노드 전극을 덮는 유전체층을 형성하는 단계; 및상기 유전체층을 덮는 플레이트전극을 형성하는 단계를 포함한 것을 특징으로 하는 캐패시터 형성방법.
- 삭제
- 제 1항에 있어서, 상기 플레이트전극의 재질은 루테늄(Ru) 또는 TiN막인 것을 특징으로 하는 캐패시터 형성방법.
- 삭제
- 제 1항에 있어서, 상기 루테늄막 형성 공정은 200∼350℃의 온도와 100∼300와트의 파워를 공급하는 것을 특징으로 하는 캐패시터 형성방법.
- 제 1항에 있어서, 상기 유전체층은 TiON막인 것을 특징으로 하는 캐패시터 형성방법.
- 제 6항에 있어서, 상기 유전체층 형성은 170∼190℃의 온도, 0.1∼1.2토르(Torr)의 압력 및 10∼500와트(Watt)의 파워를 공급하는 것을 특징으로 하는 캐패시터 형성방법.
- 제 1항에 있어서, 상기 유전체층을 형성한 후에, 상기 유전체층을 포함한 스토리지노드 전극에 열처리를 진행하는 단계를 추가하는 것을 특징으로 하는 특징으로 하는 캐패시터 형성방법.
- 제 8항에 있어서, 상기 열처리는 300∼500℃의 온도에서 1분동안 진행하는것을 특징으로 하는 캐패시터 형성방법.
- 제 8항에 있어서, 상기 열처리는 플라즈마 상태의 N2및 O2혼합가스를 공급하는 것을 특징으로 하는 캐패시터 형성방법.
- 제 8항에 있어서, 상기 열처리는 O2, O3및 N2O 혼합가스를 공급하는 것을 특징으로 하는 캐패시터 형성방법.
- 제 8항에 있어서, 상기 열처리는 O3및 자외선을 공급하는 것을 특징으로 하는 캐패시터 형성방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0056504A KR100417859B1 (ko) | 2001-09-13 | 2001-09-13 | 캐패시터 형성방법 |
| US10/067,951 US6762090B2 (en) | 2001-09-13 | 2002-02-05 | Method for fabricating a capacitor |
| JP2002195973A JP4051546B2 (ja) | 2001-09-13 | 2002-07-04 | キャパシタの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0056504A KR100417859B1 (ko) | 2001-09-13 | 2001-09-13 | 캐패시터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030023342A KR20030023342A (ko) | 2003-03-19 |
| KR100417859B1 true KR100417859B1 (ko) | 2004-02-05 |
Family
ID=27723877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0056504A KR100417859B1 (ko) | 2001-09-13 | 2001-09-13 | 캐패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100417859B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990001022A (ko) * | 1997-06-11 | 1999-01-15 | 윤종용 | 반구형 그레인의 실리콘막을 갖는 반도체장치의 제조방법 |
| KR19990006042A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 소자의 캐패시터 제조방법 |
| KR20010066747A (ko) * | 1999-12-23 | 2001-07-11 | 윤종용 | 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막 |
| US6410381B2 (en) * | 2000-06-01 | 2002-06-25 | Hynix Semiconductor Inc. | Method for forming capacitor of semiconductor device |
| KR20020094462A (ko) * | 2001-06-12 | 2002-12-18 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
-
2001
- 2001-09-13 KR KR10-2001-0056504A patent/KR100417859B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990001022A (ko) * | 1997-06-11 | 1999-01-15 | 윤종용 | 반구형 그레인의 실리콘막을 갖는 반도체장치의 제조방법 |
| KR19990006042A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 소자의 캐패시터 제조방법 |
| KR20010066747A (ko) * | 1999-12-23 | 2001-07-11 | 윤종용 | 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막 |
| US6410381B2 (en) * | 2000-06-01 | 2002-06-25 | Hynix Semiconductor Inc. | Method for forming capacitor of semiconductor device |
| KR20020094462A (ko) * | 2001-06-12 | 2002-12-18 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030023342A (ko) | 2003-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100401503B1 (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| US5846859A (en) | Method for manufacturing a semiconductor memory device having capacitive storage | |
| JPH09139481A (ja) | 選択的タングステン窒化薄膜を利用した半導体装置のキャパシタの形成方法 | |
| KR100390849B1 (ko) | 하프늄산화막을 구비하는 캐패시터의 제조 방법 | |
| US6410381B2 (en) | Method for forming capacitor of semiconductor device | |
| JP4406784B2 (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| JP3943033B2 (ja) | キャパシタ及びその製造方法 | |
| KR20030003324A (ko) | 지르코늄산화막을 구비하는 캐패시터의 제조 방법 | |
| US6365487B2 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100417859B1 (ko) | 캐패시터 형성방법 | |
| US6762090B2 (en) | Method for fabricating a capacitor | |
| KR100417860B1 (ko) | 캐패시터 형성방법 | |
| KR100401525B1 (ko) | 캐패시터 및 그 제조방법 | |
| KR100379528B1 (ko) | 커패시터 및 그의 제조방법 | |
| KR100505392B1 (ko) | 반도체메모리의 커패시터 제조방법 | |
| KR100386612B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| US6465321B1 (en) | Method of forming a storage node in a semiconductor device | |
| KR100434708B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100253574B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020045750A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20030050052A (ko) | 캐패시터 및 그 제조방법 | |
| KR20070001589A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20010027081A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20040039592A (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR20030058273A (ko) | 반도체 메모리 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111221 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |