KR970030818A - 반도체 소자의 캐패시터 제조방법 - Google Patents
반도체 소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR970030818A KR970030818A KR1019950039990A KR19950039990A KR970030818A KR 970030818 A KR970030818 A KR 970030818A KR 1019950039990 A KR1019950039990 A KR 1019950039990A KR 19950039990 A KR19950039990 A KR 19950039990A KR 970030818 A KR970030818 A KR 970030818A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- ruthenium oxide
- titanium
- oxide layer
- reactor
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 하부전극의 표면적을 증가시키기 위하여, 하부전극의 금속핵을 성장시키고, 금속핸들을 마스크로 하부전극을 식각하여 하부전극 상부표면에 촘촘한 굴곡을 형성하여 단위면적당 캐패시터 용량을 증대시킨다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제9도는 본 발명의 실시예에 따라 반도체 소자의 캐패시터를 형성하는 단계를 도시한 단면도.
Claims (12)
- 반도체기판의 상부에 절연막을 증착하고, 하부전극용 콘택홀을 형성하는 단계와, 전체 구조의 상부에 폴리실리콘층을 증착한 후 식각하여 평탄화하는 단계와, 전체 구조의 상부에 티타늄막, 티타늄질화막 및 루테늄산화막을 차례로 증착하는 단계와, 상기 루테늄산화막의 상부에 금속핵을 일정간격으로 형성하는 단계와, 상기 금속핵을 마스크로 사용하여 루테늄산화막을 식각하는 단계와, 상기 금속핵을 제거하는 단계와, 상기 루테늄산화막의 상부에 산화막패턴을 형성하는 단계와, 상기 산화막패턴을 마스크로 상기 루테늄산화막, 티타늄질화막 및 티타늄막을 차례로 식각하여 루테늄산화막패턴, 티타늄질화막패턴 및 티타늄패턴을 형성하는 단계와, 전체 구조의 상부에 고유전막을 증착하는 단계와, 상기 고유전막의 상부에 상부전극을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 티타늄막은 스퓨터 반응기에서 약 200 내지 400Å 두께로 증착되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 티타늄막은 CVD 반응기에서 TiCl4, H2가스를 사용하여 증착되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 티타늄질화막은 스퓨터 반응기에서 200 내지 500Å 두께로 증착되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 티타늄질화막은 CVD 반응기에서 350 내지 550℃ 정도의 온도를 유지한 상태로 TDMAT나 TDEAT 소오스를 사용하여 증착되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 루테늄산화막은 DC 스퓨터 반응기에서 산소 및 아르곤 기체를 사용하여 2500 내지 5000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 루테늄산화막은 LPCVD 반응기에서 300 내지 650℃ 온도를 유지한 상태에서 2500 내지 5000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 루테늄산화막을 식각할 때, HCl, HNO3및 HF의 혼합용액으로 25 내지 150℃에서 약 10분 이내에 습식식각하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 루테늄산화막을 식각할 때, Cl2／O2기체를 사용해 RIE(Reactive Ion Etcher) 반응기에서 3분 이내로 건식식각하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 텅스텐으로 핵을 형성한 경우에 과산화수소 용액을 사용해 상온에서 2분 이내로 제거하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 산화막패턴을 SOG막으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 고유전막을 BZT 또는 PZT를 사용하여 500 내지 1000Å 두께로 증착하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950039990A KR970030818A (ko) | 1995-11-06 | 1995-11-06 | 반도체 소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950039990A KR970030818A (ko) | 1995-11-06 | 1995-11-06 | 반도체 소자의 캐패시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970030818A true KR970030818A (ko) | 1997-06-26 |
Family
ID=66587028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950039990A KR970030818A (ko) | 1995-11-06 | 1995-11-06 | 반도체 소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970030818A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587048B1 (ko) * | 2000-06-01 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 캐패시터 제조방법 |
| KR100694997B1 (ko) * | 2000-11-16 | 2007-03-14 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
-
1995
- 1995-11-06 KR KR1019950039990A patent/KR970030818A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587048B1 (ko) * | 2000-06-01 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 캐패시터 제조방법 |
| KR100694997B1 (ko) * | 2000-11-16 | 2007-03-14 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655336B2 (ja) | ポリシリコンを選択的にエッチングする方法 | |
| JPH09139481A (ja) | 選択的タングステン窒化薄膜を利用した半導体装置のキャパシタの形成方法 | |
| EP0858103B1 (en) | Method for etching Pt film of semiconductor device | |
| US4708767A (en) | Method for providing a semiconductor device with planarized contacts | |
| US5714402A (en) | Method for fabricating a capacitor of a semiconductor device and the structure of the same | |
| JP3741167B2 (ja) | 高誘電率キャパシタの下部電極の形成方法 | |
| US5550077A (en) | DRAM cell with a comb-type capacitor | |
| US20020025646A1 (en) | Method for forming capacitor of semiconductor device | |
| US7429535B2 (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| KR20030003324A (ko) | 지르코늄산화막을 구비하는 캐패시터의 제조 방법 | |
| KR20000017211A (ko) | 플러그 제조 방법 | |
| KR970030818A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100300046B1 (ko) | 반도체소자의제조방법 | |
| KR100269298B1 (ko) | 반도체장치의백금막식각방법 | |
| US6762090B2 (en) | Method for fabricating a capacitor | |
| KR20000003511A (ko) | 질화티타늄막을 이용한 반도체 소자의 캐패시터 형성 방법 | |
| KR980006341A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100332130B1 (ko) | 반도체소자의전하저장전극형성방법 | |
| KR20030049843A (ko) | 반도체 소자 제조 방법 | |
| KR100417859B1 (ko) | 캐패시터 형성방법 | |
| KR100600315B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100417860B1 (ko) | 캐패시터 형성방법 | |
| KR100309127B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20020052833A (ko) | 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법 | |
| KR20030083086A (ko) | 반도체 소자의 커패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |