JP2655336B2 - ポリシリコンを選択的にエッチングする方法 - Google Patents
ポリシリコンを選択的にエッチングする方法Info
- Publication number
- JP2655336B2 JP2655336B2 JP63279190A JP27919088A JP2655336B2 JP 2655336 B2 JP2655336 B2 JP 2655336B2 JP 63279190 A JP63279190 A JP 63279190A JP 27919088 A JP27919088 A JP 27919088A JP 2655336 B2 JP2655336 B2 JP 2655336B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon
- etching
- crystal silicon
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 119
- 229920005591 polysilicon Polymers 0.000 title claims description 119
- 238000005530 etching Methods 0.000 title claims description 117
- 238000000034 method Methods 0.000 title claims description 67
- 239000010410 layer Substances 0.000 claims description 183
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 49
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 23
- 239000001301 oxygen Substances 0.000 claims description 23
- 229910052760 oxygen Inorganic materials 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 16
- 239000000460 chlorine Substances 0.000 claims description 14
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 13
- 229910052801 chlorine Inorganic materials 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 13
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910003902 SiCl 4 Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 2
- XMBWDFGMSWQBCA-UHFFFAOYSA-N hydrogen iodide Chemical compound I XMBWDFGMSWQBCA-UHFFFAOYSA-N 0.000 description 2
- 229910000043 hydrogen iodide Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005389 semiconductor device fabrication Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- XUIMIQQOPSSXEZ-NJFSPNSNSA-N silicon-30 atom Chemical compound [30Si] XUIMIQQOPSSXEZ-NJFSPNSNSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は一般的に、ポリシリコンをエッチングするた
めの方法に関し、更に具体的には、単結晶シリコンに対
してポリシリコンを選択的にエッチングする方法に関す
るものであり、半導体デバイスの製造方法においてこの
方法を使用するものである。
めの方法に関し、更に具体的には、単結晶シリコンに対
してポリシリコンを選択的にエッチングする方法に関す
るものであり、半導体デバイスの製造方法においてこの
方法を使用するものである。
半導体デバイスの製造方法では、しばしば１つの層を
別の層に対比してエッチングすることが要求される。即
ち、別の層が全くエッチングされないか或いはわずかに
非常に遅くエッチングされる間に、ある層がエッチング
されるという処理がしばしば必要とされる。半導体デバ
イスの製造方法に関して膨大な量のデータが積み重ねら
れてきた結果として、１つの材料を別の材料に対比して
エッチングするための種々のエッチングに関する化学反
応が解明されてきた。例えば、ウエットエッチング及び
ドライエッチングの両方の化学反応が以下のようなエッ
チングに対して開発されてきている。即ち、フォトレジ
ストやシリコン酸化膜（SiO2膜）に対してシリコン窒化
膜を選択的にエッチングすることを可能にしたり、フォ
レジスト、シリコン窒化膜或いはシリコンに対してシリ
コン酸化膜を選択的にエッチングすることを可能にした
り、シリコン酸化膜、シリコン窒化膜や或いは同等の種
類のものに対してシリコンを選択的にエッチングするこ
とを可能にすることである。特定の一例として、次の事
項が知られている。即ち、シリコンのエッチング速度は
シリコン酸化膜（SiO2膜）のエッチング速度に対して、
塩素系プラズマ中におけるシリコンのエッチングにおい
て、小量の酸素が添加されることによって増速されるこ
とである。
別の層に対比してエッチングすることが要求される。即
ち、別の層が全くエッチングされないか或いはわずかに
非常に遅くエッチングされる間に、ある層がエッチング
されるという処理がしばしば必要とされる。半導体デバ
イスの製造方法に関して膨大な量のデータが積み重ねら
れてきた結果として、１つの材料を別の材料に対比して
エッチングするための種々のエッチングに関する化学反
応が解明されてきた。例えば、ウエットエッチング及び
ドライエッチングの両方の化学反応が以下のようなエッ
チングに対して開発されてきている。即ち、フォトレジ
ストやシリコン酸化膜（SiO2膜）に対してシリコン窒化
膜を選択的にエッチングすることを可能にしたり、フォ
レジスト、シリコン窒化膜或いはシリコンに対してシリ
コン酸化膜を選択的にエッチングすることを可能にした
り、シリコン酸化膜、シリコン窒化膜や或いは同等の種
類のものに対してシリコンを選択的にエッチングするこ
とを可能にすることである。特定の一例として、次の事
項が知られている。即ち、シリコンのエッチング速度は
シリコン酸化膜（SiO2膜）のエッチング速度に対して、
塩素系プラズマ中におけるシリコンのエッチングにおい
て、小量の酸素が添加されることによって増速されるこ
とである。
全体として、ほとんどどんな他の材料に対しても、選
択的にほとんどどんな材料をもエッチングすることを可
能にするかなりの数のエッチング方法が存在する。更に
加えて、等方性エッチングにおいても或いは異方性エッ
チングにおいても、選択性エッチングを増強することを
可能とするエッチング方法が開発されている。ここで、
異方性とは、エッチングが一方向において、例えば縦
（垂直）方向において、他の水平方向に比べて、より速
く行われることを意味している。ここで、水平方向、及
び縦（垂直）方向という言葉はその上で処理が行われて
いる半導体基板の主表面に対して水平方向及び垂直方向
という意味で用いられている。
択的にほとんどどんな材料をもエッチングすることを可
能にするかなりの数のエッチング方法が存在する。更に
加えて、等方性エッチングにおいても或いは異方性エッ
チングにおいても、選択性エッチングを増強することを
可能とするエッチング方法が開発されている。ここで、
異方性とは、エッチングが一方向において、例えば縦
（垂直）方向において、他の水平方向に比べて、より速
く行われることを意味している。ここで、水平方向、及
び縦（垂直）方向という言葉はその上で処理が行われて
いる半導体基板の主表面に対して水平方向及び垂直方向
という意味で用いられている。
しかしながら、上記エッチング方法のいずれも、化学
的に異なった材料に対するある特定の材料のエッチング
に関係している。ある特定の材料の一つの結晶形状を同
一材料の別の結晶形状よりも高速にエッチングするエッ
チング方法、特に異方性エッチング方法は今まで開発さ
れていなかった。特に、シリコンの１つの結晶形状をシ
リコンの別の結晶形状に比べてより高速に異方的にエッ
チングする方法は今まで開発されていなかった。
的に異なった材料に対するある特定の材料のエッチング
に関係している。ある特定の材料の一つの結晶形状を同
一材料の別の結晶形状よりも高速にエッチングするエッ
チング方法、特に異方性エッチング方法は今まで開発さ
れていなかった。特に、シリコンの１つの結晶形状をシ
リコンの別の結晶形状に比べてより高速に異方的にエッ
チングする方法は今まで開発されていなかった。
ある特定の半導体デバイスの製造においては、同時に
単結晶シリコンをエッチングすることなしに、ポリシリ
コンをエッチングする必要性が存在する。例えば、ある
特定の書き換え可能なプログラマブル読み出し専用メモ
リ（EPROM）や電気的に書き換え可能なプログラマブル
読み出し専用メモリ（EEPROM）の製造方法においては、
単結晶シリコン基板は、ポリシリコンの層をパターニン
グするために用いられた同じエッチャントに不可避的に
さらされることがある。結局、単結晶シリコン基板がエ
ッチングされるべく表出されるということは、製造プロ
セスにとってまたデバイスにとって有害なことである。
従って、露出された単結晶シリコンの存在下において、
ポリシリコンを選択的に異方性エッチングすることを可
能とする改善されたプロセスに対する必要性が存在す
る。
単結晶シリコンをエッチングすることなしに、ポリシリ
コンをエッチングする必要性が存在する。例えば、ある
特定の書き換え可能なプログラマブル読み出し専用メモ
リ（EPROM）や電気的に書き換え可能なプログラマブル
読み出し専用メモリ（EEPROM）の製造方法においては、
単結晶シリコン基板は、ポリシリコンの層をパターニン
グするために用いられた同じエッチャントに不可避的に
さらされることがある。結局、単結晶シリコン基板がエ
ッチングされるべく表出されるということは、製造プロ
セスにとってまたデバイスにとって有害なことである。
従って、露出された単結晶シリコンの存在下において、
ポリシリコンを選択的に異方性エッチングすることを可
能とする改善されたプロセスに対する必要性が存在す
る。
従って、本発明の目的の１つは、ポリシリコンのエッ
チングに対する改善されたプロセスを提供するために、
ポリシリコンを選択的にエッチングする方法を提供する
ことにある。
チングに対する改善されたプロセスを提供するために、
ポリシリコンを選択的にエッチングする方法を提供する
ことにある。
本発明の別の目的の一つは、単結晶シリコンに対して
選択的にポリシリコンを異方性エッチングするための改
善された処理としてポリシリコンを選択的にエッチング
する方法を提供することにある。
選択的にポリシリコンを異方性エッチングするための改
善された処理としてポリシリコンを選択的にエッチング
する方法を提供することにある。
更に別の本発明の目的の一つは、半導体デバイスの製
造に対して改善された処理を提供するためにポリシリコ
ンを選択的にエッチングする方法を提供することにあ
る。
造に対して改善された処理を提供するためにポリシリコ
ンを選択的にエッチングする方法を提供することにあ
る。
本発明の今まで説明した目的及び他の目的は、一つの
実施例において、露出した単結晶シリコンの存在下にお
いて、ポリシリコンを選択的にエッチングするプロセス
によって達成される。その実施例に従って、パターニン
グされたポリシリコンの層が単結晶シリコン基板上を被
覆する形で形成されている。単結晶シリコン基板の一部
分パターニングされたポリシリコンの層における開口部
を通して露出されている。ポリシリコンは、実質的に単
結晶シリコン基板をエッチングすることなしに、反応種
として塩素及び酸素を含む非炭素質のシリコンエッチャ
ントからなるプラズマ中において異方的にエッチングさ
れている。このプラズマ反応において酸素が存在すると
いうことは、ポリシリコンに対して、単結晶シリコンの
エッチングを抑止するということになる。
実施例において、露出した単結晶シリコンの存在下にお
いて、ポリシリコンを選択的にエッチングするプロセス
によって達成される。その実施例に従って、パターニン
グされたポリシリコンの層が単結晶シリコン基板上を被
覆する形で形成されている。単結晶シリコン基板の一部
分パターニングされたポリシリコンの層における開口部
を通して露出されている。ポリシリコンは、実質的に単
結晶シリコン基板をエッチングすることなしに、反応種
として塩素及び酸素を含む非炭素質のシリコンエッチャ
ントからなるプラズマ中において異方的にエッチングさ
れている。このプラズマ反応において酸素が存在すると
いうことは、ポリシリコンに対して、単結晶シリコンの
エッチングを抑止するということになる。
従って、本発明の構成は以下に示す通りである。即
ち、表面を露出された単結晶シリコンの存在下におい
て、ポリシリコンを選択的にエッチングする方法であっ
て、 単結晶シリコン基板を形成する第１の工程と、 前記単結晶シリコン基板を被覆しかつ前記単結晶シリ
コン基板の一部分を露出するパターニングされたポリシ
リコンの層を形成する第２の工程と、 前記パターニングされたポリシリコンの層を、反応種
として塩素及び酸素を含む複数の非炭素系のエッチング
ガスのみからなるプラズマ中で、実質的に前記単結晶シ
リコン基板をエッチングすることなしに、異方性エッチ
ングする第３の工程とを具えるシリコンを選択的にエッ
チングする方法としての構成を有する。
ち、表面を露出された単結晶シリコンの存在下におい
て、ポリシリコンを選択的にエッチングする方法であっ
て、 単結晶シリコン基板を形成する第１の工程と、 前記単結晶シリコン基板を被覆しかつ前記単結晶シリ
コン基板の一部分を露出するパターニングされたポリシ
リコンの層を形成する第２の工程と、 前記パターニングされたポリシリコンの層を、反応種
として塩素及び酸素を含む複数の非炭素系のエッチング
ガスのみからなるプラズマ中で、実質的に前記単結晶シ
リコン基板をエッチングすることなしに、異方性エッチ
ングする第３の工程とを具えるシリコンを選択的にエッ
チングする方法としての構成を有する。
或いはまた、主表面を有する単結晶シリコン基板を形
成する第１の工程と、 前記主表面を被覆する第１の層としての絶縁層を形成
する第２の工程と、 前記第１の層としての絶縁層を被覆する第２の層とし
てのポリシリコンの層を形成する第３の工程と、 前記単結晶シリコン基板の前記主表面の一部分を露出
するように前記第２の層としてのポリシリコンの層及び
前記第１の層としての絶縁層をパターニングする第４の
工程と、 前記単結晶シリコン基板の前記主表面を実質的にエッ
チングすることなしに、反応種として塩素及び酸素を含
む複数の非炭素系のエッチングガスのみからなるプラズ
マ中で、前記パターニングされたポリシリコンの層を異
方性エッチングする第５の工程とを具えるポリシリコン
を選択的にエッチングする方法としての構成を有する。
成する第１の工程と、 前記主表面を被覆する第１の層としての絶縁層を形成
する第２の工程と、 前記第１の層としての絶縁層を被覆する第２の層とし
てのポリシリコンの層を形成する第３の工程と、 前記単結晶シリコン基板の前記主表面の一部分を露出
するように前記第２の層としてのポリシリコンの層及び
前記第１の層としての絶縁層をパターニングする第４の
工程と、 前記単結晶シリコン基板の前記主表面を実質的にエッ
チングすることなしに、反応種として塩素及び酸素を含
む複数の非炭素系のエッチングガスのみからなるプラズ
マ中で、前記パターニングされたポリシリコンの層を異
方性エッチングする第５の工程とを具えるポリシリコン
を選択的にエッチングする方法としての構成を有する。
或いはまた、単結晶シリコンを形成し、前記単結晶シ
リコン基板を被覆するゲート絶縁層を形成する第１の工
程と、 前記ゲート絶縁層を被覆する第１の層としてのポリシ
リコンの層を形成する第２の工程と、 前記第１の層としてのポリシリコンの層を被覆する層
間誘電体層を形成する第３の工程と、 前記層間誘電体層及び前記第１の層としてのポリシリ
コンの層をパターニングする第４の工程と、 前記パターニングされた層間誘電体層及び第１の層と
してのポリシリコンの層を被覆する第２の層としてのポ
リシリコンの層を形成する第５の工程と、 前記第２の層としてのポリシリコンの層と、前記層間
誘電体層及び前記ゲート絶縁層の一部分をパターニング
して、前記単結晶シリコン基板の一部分を露出させる第
６工程と、 前記第１の層としてのポリシリコンの層を前記第２の
層としてのポリシリコンの層と自己整合的に異方性エッ
チングし、実質的に、前記単結晶シリコン基板の前記露
出された一部分をエッチングすることなしに、前記第２
の層としてポリシリコンの層を、反応種として塩素及び
酸素を含む複数の非炭素系のエッチングガスのみからな
るプラズマ中にさらすことで異方性エッチングする第７
の工程とを具えるポリシリコンを選択的にエッチングす
る方法としての構成を有する。
リコン基板を被覆するゲート絶縁層を形成する第１の工
程と、 前記ゲート絶縁層を被覆する第１の層としてのポリシ
リコンの層を形成する第２の工程と、 前記第１の層としてのポリシリコンの層を被覆する層
間誘電体層を形成する第３の工程と、 前記層間誘電体層及び前記第１の層としてのポリシリ
コンの層をパターニングする第４の工程と、 前記パターニングされた層間誘電体層及び第１の層と
してのポリシリコンの層を被覆する第２の層としてのポ
リシリコンの層を形成する第５の工程と、 前記第２の層としてのポリシリコンの層と、前記層間
誘電体層及び前記ゲート絶縁層の一部分をパターニング
して、前記単結晶シリコン基板の一部分を露出させる第
６工程と、 前記第１の層としてのポリシリコンの層を前記第２の
層としてのポリシリコンの層と自己整合的に異方性エッ
チングし、実質的に、前記単結晶シリコン基板の前記露
出された一部分をエッチングすることなしに、前記第２
の層としてポリシリコンの層を、反応種として塩素及び
酸素を含む複数の非炭素系のエッチングガスのみからな
るプラズマ中にさらすことで異方性エッチングする第７
の工程とを具えるポリシリコンを選択的にエッチングす
る方法としての構成を有する。
本発明は、単結晶シリコンに対してポリシリコンを選
択的にエッチングする方法に関する。ポリシリコンは、
約0.4−1.5％の体積の酸素と共に含まれる塩素のような
非炭素質のシリコンエッチャントを含むプラズマ中にお
いて、異方的にエッチングされる。このポリシリコンを
選択的にエッチングする方法は、露出された単結晶シリ
コンの存在下において、ポリシリコンをエッチングする
工程を必要とする半導体デバイスの製造方法に用いられ
ている。
択的にエッチングする方法に関する。ポリシリコンは、
約0.4−1.5％の体積の酸素と共に含まれる塩素のような
非炭素質のシリコンエッチャントを含むプラズマ中にお
いて、異方的にエッチングされる。このポリシリコンを
選択的にエッチングする方法は、露出された単結晶シリ
コンの存在下において、ポリシリコンをエッチングする
工程を必要とする半導体デバイスの製造方法に用いられ
ている。
第１図は、本発明の実施例としてのポリシリコンを選
択的にエッチングする方法が適用される代表的な半導体
構造の模式的断面構造図を示す。第１図はある特定の半
導体デバイスの製造工程中に遭遇する構造を概略的に示
している。このような構造は、例えば次のようなデバイ
スの製造工程において生ずる。即ち、EPROMやEEPROMデ
バイスの製造工程、EPROMやEEPROM構造を含むマイクロ
プロセッサのようなデバイス、ジョセフソン接合デバイ
ス、或いは、ポリシリコン層の最終パターニング工程に
おいて２つのマスク工程を必要とする他のデバイスの製
造工程等においてである。第１図は、必ずしも特定の実
際的な半導体デバイスの構造を示しているわけではない
が、本発明のポリシリコンを選択的にエッチングする方
法を半導体デバイスの製造工程に適用することを示すの
に役立つ。
択的にエッチングする方法が適用される代表的な半導体
構造の模式的断面構造図を示す。第１図はある特定の半
導体デバイスの製造工程中に遭遇する構造を概略的に示
している。このような構造は、例えば次のようなデバイ
スの製造工程において生ずる。即ち、EPROMやEEPROMデ
バイスの製造工程、EPROMやEEPROM構造を含むマイクロ
プロセッサのようなデバイス、ジョセフソン接合デバイ
ス、或いは、ポリシリコン層の最終パターニング工程に
おいて２つのマスク工程を必要とする他のデバイスの製
造工程等においてである。第１図は、必ずしも特定の実
際的な半導体デバイスの構造を示しているわけではない
が、本発明のポリシリコンを選択的にエッチングする方
法を半導体デバイスの製造工程に適用することを示すの
に役立つ。
第１図に図示された構造は、一般的に平面的な表面12
を有する単結晶シリコン基板10を含む。“単結晶シリコ
ン基板”という用語は、シリコンデバイスや集積回路の
製造において一般的に用いられるタイプのシリコン基板
をいう。単結晶シリコン基板10を被覆する層はポリシリ
コン層14であって、シリコン酸化膜（SiO2膜）16或いは
同等の種類のものによって単結晶シリコン基板10とは分
離されていてもよい。マスク層18は、ポリシリコン層14
を被覆し、後に続くエッチング工程中においてポリシリ
コン層14の部分を保護するためのエッチングマスクとし
て作用する。ポリシリコン層14は、予めパターニングさ
れて開口部を形成して、その開口部を通して単結晶シリ
コン基板10の表面12の一部分が露出されるようになされ
ている。マスク層18は、エッチング工程において再びポ
リシリコン層14をパターニングするために用いられる。
ポリシリコン層14をエッチングする工程中に、単結晶シ
リコン基板10の表面12の一部分もまたエッチング工程に
対して露出されている。本発明のポリシリコンを選択的
にエッチングする方法に従えば、ポリシリコン層14のエ
ッチング処理は、単結晶シリコン基板10の同時エッチン
グ処理を最小化するように実行されている。
を有する単結晶シリコン基板10を含む。“単結晶シリコ
ン基板”という用語は、シリコンデバイスや集積回路の
製造において一般的に用いられるタイプのシリコン基板
をいう。単結晶シリコン基板10を被覆する層はポリシリ
コン層14であって、シリコン酸化膜（SiO2膜）16或いは
同等の種類のものによって単結晶シリコン基板10とは分
離されていてもよい。マスク層18は、ポリシリコン層14
を被覆し、後に続くエッチング工程中においてポリシリ
コン層14の部分を保護するためのエッチングマスクとし
て作用する。ポリシリコン層14は、予めパターニングさ
れて開口部を形成して、その開口部を通して単結晶シリ
コン基板10の表面12の一部分が露出されるようになされ
ている。マスク層18は、エッチング工程において再びポ
リシリコン層14をパターニングするために用いられる。
ポリシリコン層14をエッチングする工程中に、単結晶シ
リコン基板10の表面12の一部分もまたエッチング工程に
対して露出されている。本発明のポリシリコンを選択的
にエッチングする方法に従えば、ポリシリコン層14のエ
ッチング処理は、単結晶シリコン基板10の同時エッチン
グ処理を最小化するように実行されている。
ポリシリコン層14は、酸素を添加された非炭素質のシ
リコンエッチャントを含むプラズマ中において異方性エ
ッチングされている。例えば、本発明のポリシリコンを
選択的にエッチングする方法の一つの実施例によると、
ポリシリコン層14は、塩素、臭化水素或いは沃化水素、
酸素及びヘリウムの混合ガス中においてプラズマエッチ
ングされる。このプラズマ混合ガス中において、塩素は
基本的なシリコンエッチャントであり、臭化水素或いは
沃化水素は、シリコンのエッチングを助長し、かつエッ
チングの一様性と異方性の改善を助長し、ヘリウムは希
釈ガスとして分圧を制御する手段として作用し、ピーク
・ピーク電圧の直流成分を上昇するために役に立つ。酸
素はエッチング反応を極めて選択的にするのに役立ち、
その結果としてポリシリコンは単結晶シリコンよりもず
っと高い割合でエッチングされる。
リコンエッチャントを含むプラズマ中において異方性エ
ッチングされている。例えば、本発明のポリシリコンを
選択的にエッチングする方法の一つの実施例によると、
ポリシリコン層14は、塩素、臭化水素或いは沃化水素、
酸素及びヘリウムの混合ガス中においてプラズマエッチ
ングされる。このプラズマ混合ガス中において、塩素は
基本的なシリコンエッチャントであり、臭化水素或いは
沃化水素は、シリコンのエッチングを助長し、かつエッ
チングの一様性と異方性の改善を助長し、ヘリウムは希
釈ガスとして分圧を制御する手段として作用し、ピーク
・ピーク電圧の直流成分を上昇するために役に立つ。酸
素はエッチング反応を極めて選択的にするのに役立ち、
その結果としてポリシリコンは単結晶シリコンよりもず
っと高い割合でエッチングされる。
塩素に加えて、例えばNF3,HCl,ClF3或いはSF6のよう
な他の非炭素質のシリコンエッチャントもまた使用可能
である。炭素質のシリコンエッチャントは、プラズマ中
において炭素が酸素と結合し、酸素の量を実効的なレベ
ル以下に減少させてしまうために望ましくはない。
な他の非炭素質のシリコンエッチャントもまた使用可能
である。炭素質のシリコンエッチャントは、プラズマ中
において炭素が酸素と結合し、酸素の量を実効的なレベ
ル以下に減少させてしまうために望ましくはない。
非炭素質の反応種が、ポリシリコンをエッチングする
ために選択される。酸素は単結晶シリコンを被覆するた
めのパッシベーション酸化膜を形成するために適用され
る。
ために選択される。酸素は単結晶シリコンを被覆するた
めのパッシベーション酸化膜を形成するために適用され
る。
種々のシリコンエッチャントは酸素と共に次のような
反応をすると考えられる。即ち、 SF6＋2Si＋O2→SiF4＋SF2＋SiO2 2Cl2＋2Si＋O2→SiCl4＋SiO2 4NF3＋4Si＋O2→3SiF4＋2N2＋SiO2 4ClF3＋5Si＋O2→3SiF4＋SiCl4＋SiO2 4HCl＋2Si＋O2→SiCl4＋2H2＋SiO2 各々のこれらの反応における反応生成物はSiO2を除い
て全て気体である。SiO2は固体であって、単結晶シリコ
ン基板10の表面単一層近傍に形成される。特定の、しか
し限定されない例として、第１図において図示された構
造は次のようにエッチングされていた。即ち、ポリシリ
コン層14は約250nmの厚さを有し、シリコン酸化膜から
なるマスク層18によってマスクされていた。ポリシリコ
ン層14は、Varian Associatesの関連会社であるZylin.
Inc.によって製造されたZylin ZLN20単一ウエハエッチ
ングリアクター内においてエッチングされた。このリア
クターは、反応性イオンエッチングモードで動作してい
た。このリアクターの電極板は、約５℃に水冷されてお
り、約0.95cmだけ離れたスペースを有していた。反応種
は、35sccmCl2,15sccmHBr,50sccmHe及び0.4−1.5sccmO2
であった。パワーは13.56MHzの周波数で250Wに維持され
ていた。
反応をすると考えられる。即ち、 SF6＋2Si＋O2→SiF4＋SF2＋SiO2 2Cl2＋2Si＋O2→SiCl4＋SiO2 4NF3＋4Si＋O2→3SiF4＋2N2＋SiO2 4ClF3＋5Si＋O2→3SiF4＋SiCl4＋SiO2 4HCl＋2Si＋O2→SiCl4＋2H2＋SiO2 各々のこれらの反応における反応生成物はSiO2を除い
て全て気体である。SiO2は固体であって、単結晶シリコ
ン基板10の表面単一層近傍に形成される。特定の、しか
し限定されない例として、第１図において図示された構
造は次のようにエッチングされていた。即ち、ポリシリ
コン層14は約250nmの厚さを有し、シリコン酸化膜から
なるマスク層18によってマスクされていた。ポリシリコ
ン層14は、Varian Associatesの関連会社であるZylin.
Inc.によって製造されたZylin ZLN20単一ウエハエッチ
ングリアクター内においてエッチングされた。このリア
クターは、反応性イオンエッチングモードで動作してい
た。このリアクターの電極板は、約５℃に水冷されてお
り、約0.95cmだけ離れたスペースを有していた。反応種
は、35sccmCl2,15sccmHBr,50sccmHe及び0.4−1.5sccmO2
であった。パワーは13.56MHzの周波数で250Wに維持され
ていた。
リアクター内の圧力は約40Paに維持されており、反応
の終了点は基本的にSiCl或いはSiClXラインを示す410nm
ラインを観察することによって光学的制御されていた。
反応は約60秒間、ポリシリコン層14を除くまで継続され
ていた。
の終了点は基本的にSiCl或いはSiClXラインを示す410nm
ラインを観察することによって光学的制御されていた。
反応は約60秒間、ポリシリコン層14を除くまで継続され
ていた。
その後、単結晶シリコン基板10の表面12から全ての層
が除去され、基板エッチングの状態はプロフィールメー
タによって測定された。表面のわずかなエッチング或い
は表面の粗さは、プロフィールメータによってはいかな
るエッチング量も測定できないとしても、エッチング中
に露出された単結晶シリコン基板10の表面12の部分上に
おいて光学的に観察可能である。
が除去され、基板エッチングの状態はプロフィールメー
タによって測定された。表面のわずかなエッチング或い
は表面の粗さは、プロフィールメータによってはいかな
るエッチング量も測定できないとしても、エッチング中
に露出された単結晶シリコン基板10の表面12の部分上に
おいて光学的に観察可能である。
上述の反応において、約0.4容積％の以下の酸素を使
用する条件では単結晶シリコン基板10のエッチング量を
適切に制御することはできない。約1.5容積％以上の酸
素を使用する条件ではポリシリコン層14のエッチング量
は遅くなり適当ではなく、かつエッチングが不均一とな
る。実例としての他のパラメータは、エッチング処理に
おける異方性及び均一性を制御するために選択される。
付加的に、リアクターの電極板は塩素系プラズマと非反
応性の材料の不浸透性の膜で被覆されていた方がよい。
リアクターの電極板は通常は陽極酸化されたアルミニウ
ムからなるが、陽極酸化膜を貫通するピンホールによっ
て下地のアルミニウムが露出することがある。従って、
リアクター電極板は更に付加的な層で被覆することが望
ましく、例えば、火災でスプレーされた（flame spray
ed）アルミニウム酸化膜（アルミナ膜）がよい。
用する条件では単結晶シリコン基板10のエッチング量を
適切に制御することはできない。約1.5容積％以上の酸
素を使用する条件ではポリシリコン層14のエッチング量
は遅くなり適当ではなく、かつエッチングが不均一とな
る。実例としての他のパラメータは、エッチング処理に
おける異方性及び均一性を制御するために選択される。
付加的に、リアクターの電極板は塩素系プラズマと非反
応性の材料の不浸透性の膜で被覆されていた方がよい。
リアクターの電極板は通常は陽極酸化されたアルミニウ
ムからなるが、陽極酸化膜を貫通するピンホールによっ
て下地のアルミニウムが露出することがある。従って、
リアクター電極板は更に付加的な層で被覆することが望
ましく、例えば、火災でスプレーされた（flame spray
ed）アルミニウム酸化膜（アルミナ膜）がよい。
更に別な例において、同様な構造は次のようにエッチ
ングされていた。プラズマ反応種は、2sccmSF6,15sccmH
Br,35sccmCl2及び0.5sccmO2を含んでいた。それ以外の
エッチング条件は上記と同じであった。60秒後のエッチ
ング後、ポリシリコン層14は全面的にエッチングされ、
露出された単結晶シリコン基板10は約23nmの厚さだけエ
ッチングされていた。従って、エッチング選択性は10対
１以上であった。
ングされていた。プラズマ反応種は、2sccmSF6,15sccmH
Br,35sccmCl2及び0.5sccmO2を含んでいた。それ以外の
エッチング条件は上記と同じであった。60秒後のエッチ
ング後、ポリシリコン層14は全面的にエッチングされ、
露出された単結晶シリコン基板10は約23nmの厚さだけエ
ッチングされていた。従って、エッチング選択性は10対
１以上であった。
第２図乃至第８図は、本発明のポリシリコンを選択的
にエッチングする方法を半導体デバイスの製造方法へ適
用した例を示しており、得にEPROMの製造方法に適用し
た例を示している。本発明のポリシリコンを選択的にエ
ッチングする方法を説明するのに必要なプロセス工程に
ついてのみ図示されかつ記載されている。そのプロセス
工程は、もちろん、完成されたデバイスの製造に対して
必要な他のプロセス工程を含むかもしれない。しかしそ
れは本発明には含まれない。混乱を避けるために、半導
体プロセスにおいて従来から使用されているこれらのプ
ロセス工程については記載されていない。
にエッチングする方法を半導体デバイスの製造方法へ適
用した例を示しており、得にEPROMの製造方法に適用し
た例を示している。本発明のポリシリコンを選択的にエ
ッチングする方法を説明するのに必要なプロセス工程に
ついてのみ図示されかつ記載されている。そのプロセス
工程は、もちろん、完成されたデバイスの製造に対して
必要な他のプロセス工程を含むかもしれない。しかしそ
れは本発明には含まれない。混乱を避けるために、半導
体プロセスにおいて従来から使用されているこれらのプ
ロセス工程については記載されていない。
第２図は、平面図を示しており、本発明のポリシリコ
ンを選択的にエッチングする方法に基づいてEPROMメモ
リアレイの一部分を製造する際に使用されるいくつかの
層の複合的なマスク構造を示している。第３図乃至第８
図は、断面図を示しており、本発明のポリシリコンを選
択的にエッチングする方法に基づいてEEPROMを製造する
場合に使用されるプロセス工程を示している。断面図
は、第２図中に図示されたAA線に沿う切断面を通してと
られている。図示された製造工程は、本発明のポリシリ
コンを選択的にエッチングする方法に関連した製造順序
における層形成とエッチング工程を示す。デバイス間の
分離に関係する早い時期のプロセス工程、ドープされた
領域形成のためのイオン注入或いは拡散工程、及び裏面
処理工程は本発明には関連していないため議論しない。
ンを選択的にエッチングする方法に基づいてEPROMメモ
リアレイの一部分を製造する際に使用されるいくつかの
層の複合的なマスク構造を示している。第３図乃至第８
図は、断面図を示しており、本発明のポリシリコンを選
択的にエッチングする方法に基づいてEEPROMを製造する
場合に使用されるプロセス工程を示している。断面図
は、第２図中に図示されたAA線に沿う切断面を通してと
られている。図示された製造工程は、本発明のポリシリ
コンを選択的にエッチングする方法に関連した製造順序
における層形成とエッチング工程を示す。デバイス間の
分離に関係する早い時期のプロセス工程、ドープされた
領域形成のためのイオン注入或いは拡散工程、及び裏面
処理工程は本発明には関連していないため議論しない。
第３図は、断面図を示しており、単結晶シリコン基板
30の一部分を示している。単結晶シリコン30は、表面に
おいて、複数の活性デバイス領域に厚いフィールド酸化
膜32によって分離されている。部分的にゲート酸化膜34
として用いられる薄い酸化膜層は活性デバイス領域内の
単結晶シリコン基板30の表面上において形成されてい
る。ゲート酸化膜34及びフィールド酸化膜32を被覆する
のは第１の層としてのポリシリコンの層36である。この
ポリシリコンの層36はEPROMのフローティングゲート電
極54を形成するために用いられる。ポリシリコンの層36
を被覆するものは層間誘電体層38である。その層間誘電
体層38は酸化膜、窒化膜、或いは酸化膜−窒化膜−酸化
膜のような複合膜であってもよい。本発明のポリシリコ
ンを選択的にエッチングする方法において本質的ではな
いが、例えばゲート酸化膜34は厚さ約25nmの熱酸化膜で
あることが望ましく、ポリシリコンの層36は厚さ約200n
mの低圧CVDによって形成されていて、かつ層間誘電体層
38はCVDによって厚さ約60μｍに形成されている。
30の一部分を示している。単結晶シリコン30は、表面に
おいて、複数の活性デバイス領域に厚いフィールド酸化
膜32によって分離されている。部分的にゲート酸化膜34
として用いられる薄い酸化膜層は活性デバイス領域内の
単結晶シリコン基板30の表面上において形成されてい
る。ゲート酸化膜34及びフィールド酸化膜32を被覆する
のは第１の層としてのポリシリコンの層36である。この
ポリシリコンの層36はEPROMのフローティングゲート電
極54を形成するために用いられる。ポリシリコンの層36
を被覆するものは層間誘電体層38である。その層間誘電
体層38は酸化膜、窒化膜、或いは酸化膜−窒化膜−酸化
膜のような複合膜であってもよい。本発明のポリシリコ
ンを選択的にエッチングする方法において本質的ではな
いが、例えばゲート酸化膜34は厚さ約25nmの熱酸化膜で
あることが望ましく、ポリシリコンの層36は厚さ約200n
mの低圧CVDによって形成されていて、かつ層間誘電体層
38はCVDによって厚さ約60μｍに形成されている。
第４図に示されているように、層間誘電体層38及びポ
リシリコンの層36は開口窓40を形成するための通常のフ
ォトリソグラフィー技術を用いてパターニングされる。
開口窓40は下地のフィールド酸化膜32とゲート酸化膜34
の一部分を露出している。
リシリコンの層36は開口窓40を形成するための通常のフ
ォトリソグラフィー技術を用いてパターニングされる。
開口窓40は下地のフィールド酸化膜32とゲート酸化膜34
の一部分を露出している。
開口40の形成中に露出されたポリシリコンの層36の端
部を熱酸化することによって、第５図に示されるよう
に、プロセスは継続される。ポリシリコンの層36の酸化
は熱酸化によって達成され、酸化物領域42が形成され
る。酸化工程の後、第２の層としてのポリシリコンの層
44が再び低圧CVDによって形成される酸化物領域42は第
１の層としてのポリシリコンの層36と第２の層としての
ポリシリコンの層44との間の分離領域を提供する。付加
的な層としての絶縁層46は第２の層としてのポリシリコ
ンの層44を被覆するように形成される。絶縁層46は、例
えば、低温成長された酸化膜であってもよい。フォトレ
ジスト層48は、第２の層としてのポリシリコンの層44及
びそれを被覆する絶縁層46をパターニングするエッチン
グマスクとして作用するように形成されかつパターニン
グ処理される。
部を熱酸化することによって、第５図に示されるよう
に、プロセスは継続される。ポリシリコンの層36の酸化
は熱酸化によって達成され、酸化物領域42が形成され
る。酸化工程の後、第２の層としてのポリシリコンの層
44が再び低圧CVDによって形成される酸化物領域42は第
１の層としてのポリシリコンの層36と第２の層としての
ポリシリコンの層44との間の分離領域を提供する。付加
的な層としての絶縁層46は第２の層としてのポリシリコ
ンの層44を被覆するように形成される。絶縁層46は、例
えば、低温成長された酸化膜であってもよい。フォトレ
ジスト層48は、第２の層としてのポリシリコンの層44及
びそれを被覆する絶縁層46をパターニングするエッチン
グマスクとして作用するように形成されかつパターニン
グ処理される。
パターニングされたフォトレジスト層48をエッチング
マスクとして用いることによって、絶縁層46及び第２の
層としてのポリシリコンの層44は第６図に図示されるよ
うにパターニング処理される。第１の層としてのポリシ
リコンの層36が以前に除去された場所において、エッチ
ング工程によって再び、ゲート酸化膜34及びフィールド
酸化膜32の部分が露出される。このエッチング工程の結
果として、第２図において明瞭に示されたストライプ50
を構成する絶縁層46及び第２の層としてのポリシリコン
の層44が形成される。
マスクとして用いることによって、絶縁層46及び第２の
層としてのポリシリコンの層44は第６図に図示されるよ
うにパターニング処理される。第１の層としてのポリシ
リコンの層36が以前に除去された場所において、エッチ
ング工程によって再び、ゲート酸化膜34及びフィールド
酸化膜32の部分が露出される。このエッチング工程の結
果として、第２図において明瞭に示されたストライプ50
を構成する絶縁層46及び第２の層としてのポリシリコン
の層44が形成される。
プロセスのこの段階においてなされる熱処理工程（図
示されてはいない）によって、フォトレジスト層48は、
いかなる次のパターニング処理がなされる以前に、除去
されなければならない。ストライプ50を構成する絶縁層
46及び第２の層としてのポリシリコンの層44をエッチン
グマスクとして用いることによって、層間誘電体層38
は、例えばCHF3とO2を使用するプラズマエッチングによ
ってエッチングされる。（ここで酸素O2の役割はCHF3の
炭素と反応してCO2を形成し、自由フッ素が層間誘導体
層38をエッチングすることである。このことは、本発明
のポリシリコンを選択的にエッチングする方法のプロセ
ス工程における酸素の役割と混乱されるべきではな
い。）このエッチング中に、露出されたポリシリコンの
層36の部分上の酸化物領域42及びゲート酸化膜34の露出
された部分がまた除去される。従って、参照番号52によ
って示された単結晶シリコン基板30の表面部分が露出さ
れる。
示されてはいない）によって、フォトレジスト層48は、
いかなる次のパターニング処理がなされる以前に、除去
されなければならない。ストライプ50を構成する絶縁層
46及び第２の層としてのポリシリコンの層44をエッチン
グマスクとして用いることによって、層間誘電体層38
は、例えばCHF3とO2を使用するプラズマエッチングによ
ってエッチングされる。（ここで酸素O2の役割はCHF3の
炭素と反応してCO2を形成し、自由フッ素が層間誘導体
層38をエッチングすることである。このことは、本発明
のポリシリコンを選択的にエッチングする方法のプロセ
ス工程における酸素の役割と混乱されるべきではな
い。）このエッチング中に、露出されたポリシリコンの
層36の部分上の酸化物領域42及びゲート酸化膜34の露出
された部分がまた除去される。従って、参照番号52によ
って示された単結晶シリコン基板30の表面部分が露出さ
れる。
ポリシリコンの層36の露出された部分は、今度はスト
ライプ50の選択された部分に自己整合化されたフローテ
ィングゲート電極54を形成するためにエッチングされ
る。選択的なエッチングが必要とされるのは、ポリシリ
コンの層36の第２のパターニングの期間中である。なぜ
ならば、単結晶シリコン基板30の表面部分52がまたエッ
チャントにさらされるからである。
ライプ50の選択された部分に自己整合化されたフローテ
ィングゲート電極54を形成するためにエッチングされ
る。選択的なエッチングが必要とされるのは、ポリシリ
コンの層36の第２のパターニングの期間中である。なぜ
ならば、単結晶シリコン基板30の表面部分52がまたエッ
チャントにさらされるからである。
本発明の望ましい実施例としてのポリシリコンを選択
的にエッチングする方法に基づいて、ポリシリコンの層
36は異方的にエッチングされて、単結晶シリコン基板30
の露出された表面部分52をエッチングすることなしに、
ストライプ50と自己整合化されて、フローティングゲー
ト電極54を形成することができる。これは上記に詳述し
たように約0.4−1.5体積％の酸素と共に非炭素質のシリ
コンエッチャントを用いるプラズマエッチング工程によ
って達成される。第１の層としてのポリシリコンの層36
のエッチング工程は、露出された表面部分52における単
結晶シリコン基板30を過剰にエッチングして深い穴を形
成したり或いはトレンチを形成することなく、このエッ
チャントを用いることによって達成される。
的にエッチングする方法に基づいて、ポリシリコンの層
36は異方的にエッチングされて、単結晶シリコン基板30
の露出された表面部分52をエッチングすることなしに、
ストライプ50と自己整合化されて、フローティングゲー
ト電極54を形成することができる。これは上記に詳述し
たように約0.4−1.5体積％の酸素と共に非炭素質のシリ
コンエッチャントを用いるプラズマエッチング工程によ
って達成される。第１の層としてのポリシリコンの層36
のエッチング工程は、露出された表面部分52における単
結晶シリコン基板30を過剰にエッチングして深い穴を形
成したり或いはトレンチを形成することなく、このエッ
チャントを用いることによって達成される。
その後の図示されたEPROMの製造工程は従来的な方法
によって達成される。
によって達成される。
従って、本発明のポリシリコンを選択的にエッチング
する方法によって、単結晶シリコンに対して、ポリシリ
コンを選択的にエッチングして半導体デバイスを製造す
る方法が提供されたということが明らかである。
する方法によって、単結晶シリコンに対して、ポリシリ
コンを選択的にエッチングして半導体デバイスを製造す
る方法が提供されたということが明らかである。
本発明のポリシリコンを選択的にエッチングする方法
は特定の望ましい実施例に関連して記載されているが、
これらの例示された実施例に本発明のポリシリコンを選
択的にエッチングする方法が限定されているわけではな
い。当業者であれば、本発明の精神を逸脱することな
く、本発明の様々な変更及び改良が可能であることは容
易に認めるであろう。例えば、プラズマエッチングにお
ける他の物理的パラメータはもちろんのことガス状反応
種の割合も特別のエッチング要求に見合うように変更さ
れることが可能である。従って、全てのこのような変更
及び改良は添付された特許請求の範囲の精神の範囲内に
含まれることが意図されている。
は特定の望ましい実施例に関連して記載されているが、
これらの例示された実施例に本発明のポリシリコンを選
択的にエッチングする方法が限定されているわけではな
い。当業者であれば、本発明の精神を逸脱することな
く、本発明の様々な変更及び改良が可能であることは容
易に認めるであろう。例えば、プラズマエッチングにお
ける他の物理的パラメータはもちろんのことガス状反応
種の割合も特別のエッチング要求に見合うように変更さ
れることが可能である。従って、全てのこのような変更
及び改良は添付された特許請求の範囲の精神の範囲内に
含まれることが意図されている。
第１図は、本発明の実施例としてのポリシリコンを選択
的にエッチングする方法が適用される代表的な半導体構
造の模式的断面構造図を示す。 第２図は、本発明の実施例としてのポリシリコンを選択
的にエッチングする方法に基づいて製造されるEPROMメ
モリアレイの一部分の複合的なマスク構造の平面図を示
す。 第３図乃至第８図は、EPROMの製造に使用される本発明
の実施例としてのポリシリコンを選択的にエッチングす
る方法に基づく製造工程を断面図の形式にて示した図で
あって、 第３図は、単結晶シリコン基板30に対してフィールド酸
化膜32及びゲート酸化膜34を形成後、第１の層としての
ポリシリコンの層36及び層間誘電体層38を形成したプロ
セス工程図、 第４図は、フォトリソグラフィー技術を用いて層間誘電
体層38及びポリシリコンの層36をパターニングして開口
窓40を形成したプロセス工程図、 第５図は、ポリシリコンの層36を熱酸化して酸化物領域
42を形成後、第２の層としてのポリシリコンの層44及び
絶縁層46を形成し、更にエッチングマスクとして作用す
るフォトレジスト層48をパターニング形成したプロセス
工程図、 第６図は、パターニングされたフォトレジスト層48をエ
ッチングマスクとして絶縁層46及び第２の層としてのポ
リシリコンの層44を除去し再びゲート酸化膜34及びフィ
ールド酸化膜32の部分を露出するプロセス工程図、 第７図は、フォトレジスト層48の除去後、ストライプ50
を構成する絶縁層46及び第２の層としてのポリシリコン
の層44をエッチングマスクとして、層間誘電体層38をプ
ラズマエッチングにより除去し、同時に酸化物領域42及
びゲート酸化膜34の露出部分を除去するプロセス工程
図、 第８図は、ポリシリコンの層36の露出部分をプラズマエ
ッチングにより選択エッチングしてストライプ50の選択
された部分に自己整合化されたフローティングゲート電
極54を形成するプロセス工程図を示す。 10,30……単結晶シリコン基板 12……表面 14……ポリシリコン層 16……シリコン酸化膜 18……マスク層 32……フィールド酸化膜 34……ゲート酸化膜 36……第１の層としてのポリシリコンの層 38……層間誘電体層 40……開口窓 42……酸化物領域 44……第２の層としてのポリシリコンの層 46……絶縁層 48……フォトレジスト層 50……ストライプ 52……表面部分 54……フローティングゲート電極
的にエッチングする方法が適用される代表的な半導体構
造の模式的断面構造図を示す。 第２図は、本発明の実施例としてのポリシリコンを選択
的にエッチングする方法に基づいて製造されるEPROMメ
モリアレイの一部分の複合的なマスク構造の平面図を示
す。 第３図乃至第８図は、EPROMの製造に使用される本発明
の実施例としてのポリシリコンを選択的にエッチングす
る方法に基づく製造工程を断面図の形式にて示した図で
あって、 第３図は、単結晶シリコン基板30に対してフィールド酸
化膜32及びゲート酸化膜34を形成後、第１の層としての
ポリシリコンの層36及び層間誘電体層38を形成したプロ
セス工程図、 第４図は、フォトリソグラフィー技術を用いて層間誘電
体層38及びポリシリコンの層36をパターニングして開口
窓40を形成したプロセス工程図、 第５図は、ポリシリコンの層36を熱酸化して酸化物領域
42を形成後、第２の層としてのポリシリコンの層44及び
絶縁層46を形成し、更にエッチングマスクとして作用す
るフォトレジスト層48をパターニング形成したプロセス
工程図、 第６図は、パターニングされたフォトレジスト層48をエ
ッチングマスクとして絶縁層46及び第２の層としてのポ
リシリコンの層44を除去し再びゲート酸化膜34及びフィ
ールド酸化膜32の部分を露出するプロセス工程図、 第７図は、フォトレジスト層48の除去後、ストライプ50
を構成する絶縁層46及び第２の層としてのポリシリコン
の層44をエッチングマスクとして、層間誘電体層38をプ
ラズマエッチングにより除去し、同時に酸化物領域42及
びゲート酸化膜34の露出部分を除去するプロセス工程
図、 第８図は、ポリシリコンの層36の露出部分をプラズマエ
ッチングにより選択エッチングしてストライプ50の選択
された部分に自己整合化されたフローティングゲート電
極54を形成するプロセス工程図を示す。 10,30……単結晶シリコン基板 12……表面 14……ポリシリコン層 16……シリコン酸化膜 18……マスク層 32……フィールド酸化膜 34……ゲート酸化膜 36……第１の層としてのポリシリコンの層 38……層間誘電体層 40……開口窓 42……酸化物領域 44……第２の層としてのポリシリコンの層 46……絶縁層 48……フォトレジスト層 50……ストライプ 52……表面部分 54……フローティングゲート電極
Claims (3)
- 【請求項１】表面を露出された単結晶シリコンの存在下
において、ポリシリコンを選択的にエッチングする方法
であって、 単結晶シリコン基板を形成する第１の工程と、 前記単結晶シリコン基板を被覆しかつ前記単結晶シリコ
ン基板の一部分を露出するパターニングされたポリシリ
コンの層を形成する第２の工程と、 前記パターニングされたポリシリコンの層を、反応種と
して塩素及び酸素を含む複数の非炭素系のエッチングガ
スのみからなるプラズマ中で、実質的に前記単結晶シリ
コン基板をエッチングすることなしに、異方性エッチン
グする第３の工程とを具えるポリシリコンを選択的にエ
ッチングする方法。 - 【請求項２】主表面を有する単結晶シリコン基板を形成
する第１の工程と、 前記主表面を被覆する第１の層としての絶縁層を形成す
る第２の工程と、 前記第１の層としての絶縁層を被覆する第２の層として
のポリシリコンの層を形成する第３の工程と、 前記単結晶シリコン基板の前記主表面の一部分を露出す
るように前記第２の層としてのポリシリコンの層及び前
記第１の層としての絶縁層をパターニングする第４の工
程と、 前記単結晶シリコン基板の前記主表面を実質的にエッチ
ングすることなしに、反応種として塩素及び酸素を含む
複数の非炭素系のエッチングガスのみからなるプラズマ
中で、前記パターニングされたポリシリコンの層を異方
性エッチングする第５の工程とを具えるポリシリコンを
選択的にエッチングする方法。 - 【請求項３】単結晶シリコン基板を形成し、前記単結晶
シリコン基板を被覆するゲート絶縁層を形成する第１の
工程と、 前記ゲート絶縁層を被覆する第１の層としてのポリシリ
コンの層を形成する第２の工程と、 前記第１の層としてのポリシリコンの層を被覆する層間
誘電体層を形成する第３の工程と、 前記層間誘電体層及び前記第１の層としてのポリシリコ
ンの層をパターニングする第４の工程と、 前記パターニングされた層間誘電体層及び第１の層とし
てのポリシリコンの層を被覆する第２の層としてのポリ
シリコンの層を形成する第５の工程と、 前記第２の層としてのポリシリコンの層と、前記層間誘
電体層及び前記ゲート絶縁層の一部分をパターニングし
て、前記単結晶シリコン基板の一部分を露出させる第６
の工程と、 前記第１の層としてのポリシリコンの層を前記第２の層
としてのポリシリコンの層と自己整合的に異方性エッチ
ングし、実質的に、前記単結晶シリコン基板の前記露出
された一部分をエッチングすることなしに、前記第２の
層としてのポリシリコンの層を、反応種として塩素及び
酸素を含む複数の非炭素系のエッチングガスのみからな
るプラズマ中にさらすことで異方性エッチングする第７
の工程とを具えるポリシリコンを選択的にエッチングす
る方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US115,307 | 1980-01-25 | ||
| US07/115,307 US4799991A (en) | 1987-11-02 | 1987-11-02 | Process for preferentially etching polycrystalline silicon |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01230237A JPH01230237A (ja) | 1989-09-13 |
| JP2655336B2 true JP2655336B2 (ja) | 1997-09-17 |
Family
ID=22360519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63279190A Expired - Lifetime JP2655336B2 (ja) | 1987-11-02 | 1988-11-02 | ポリシリコンを選択的にエッチングする方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4799991A (ja) |
| EP (1) | EP0314990B1 (ja) |
| JP (1) | JP2655336B2 (ja) |
| KR (1) | KR970011134B1 (ja) |
| DE (1) | DE3889849T2 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0286855A1 (de) * | 1987-04-15 | 1988-10-19 | BBC Brown Boveri AG | Verfahren zum Aetzen von Vertiefungen in ein Siliziumsubstrat |
| US5316616A (en) * | 1988-02-09 | 1994-05-31 | Fujitsu Limited | Dry etching with hydrogen bromide or bromine |
| JPH02177432A (ja) * | 1988-12-28 | 1990-07-10 | Fujitsu Ltd | ドライ・エッチング方法 |
| JP2673380B2 (ja) * | 1990-02-20 | 1997-11-05 | 三菱電機株式会社 | プラズマエッチングの方法 |
| JP3127454B2 (ja) * | 1990-08-08 | 2001-01-22 | ソニー株式会社 | シリコン系被エッチング材のエッチング方法 |
| JPH0779102B2 (ja) * | 1990-08-23 | 1995-08-23 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2964605B2 (ja) * | 1990-10-04 | 1999-10-18 | ソニー株式会社 | ドライエッチング方法 |
| US5228950A (en) * | 1990-12-04 | 1993-07-20 | Applied Materials, Inc. | Dry process for removal of undesirable oxide and/or silicon residues from semiconductor wafer after processing |
| US5242536A (en) * | 1990-12-20 | 1993-09-07 | Lsi Logic Corporation | Anisotropic polysilicon etching process |
| US5167762A (en) * | 1991-01-02 | 1992-12-01 | Micron Technology, Inc. | Anisotropic etch method |
| US5338398A (en) * | 1991-03-28 | 1994-08-16 | Applied Materials, Inc. | Tungsten silicide etch process selective to photoresist and oxide |
| US5314573A (en) * | 1991-05-20 | 1994-05-24 | Tokyo Electron Limited | Dry etching polysilicon using a bromine-containing gas |
| JP3179872B2 (ja) * | 1991-12-19 | 2001-06-25 | 東京エレクトロン株式会社 | エッチング方法 |
| JP2574094B2 (ja) * | 1992-02-27 | 1997-01-22 | 株式会社日本製鋼所 | エッチング方法 |
| US5378648A (en) * | 1992-07-15 | 1995-01-03 | Micron Technology, Inc. | Situ stringer removal during polysilicon capacitor cell plate delineation |
| JP3009975B2 (ja) * | 1992-11-30 | 2000-02-14 | シャープ株式会社 | シリコン薄膜のドライエッチング方法 |
| US5342801A (en) * | 1993-03-08 | 1994-08-30 | National Semiconductor Corporation | Controllable isotropic plasma etching technique for the suppression of stringers in memory cells |
| US5474947A (en) * | 1993-12-27 | 1995-12-12 | Motorola Inc. | Nonvolatile memory process |
| JP2871460B2 (ja) * | 1994-05-20 | 1999-03-17 | 株式会社日立製作所 | シリコンのエッチング方法 |
| US5593538A (en) * | 1995-09-29 | 1997-01-14 | Motorola, Inc. | Method for etching a dielectric layer on a semiconductor |
| US5767018A (en) * | 1995-11-08 | 1998-06-16 | Advanced Micro Devices, Inc. | Method of etching a polysilicon pattern |
| US5895273A (en) * | 1997-06-27 | 1999-04-20 | International Business Machines Corporation | Silicon sidewall etching |
| US6322714B1 (en) * | 1997-11-12 | 2001-11-27 | Applied Materials Inc. | Process for etching silicon-containing material on substrates |
| US6797188B1 (en) | 1997-11-12 | 2004-09-28 | Meihua Shen | Self-cleaning process for etching silicon-containing material |
| US6136211A (en) * | 1997-11-12 | 2000-10-24 | Applied Materials, Inc. | Self-cleaning etch process |
| US6872322B1 (en) | 1997-11-12 | 2005-03-29 | Applied Materials, Inc. | Multiple stage process for cleaning process chambers |
| KR100282709B1 (ko) * | 1998-08-28 | 2001-03-02 | 윤종용 | 반구형 실리콘을 이용한 캐패시터의 제조 방법 |
| US7361287B2 (en) * | 1999-04-30 | 2008-04-22 | Robert Bosch Gmbh | Method for etching structures in an etching body by means of a plasma |
| US6475915B1 (en) * | 1999-10-19 | 2002-11-05 | Advanced Micro Devices, Inc. | Ono etch using CL2/HE chemistry |
| US6527968B1 (en) | 2000-03-27 | 2003-03-04 | Applied Materials Inc. | Two-stage self-cleaning silicon etch process |
| US6905800B1 (en) | 2000-11-21 | 2005-06-14 | Stephen Yuen | Etching a substrate in a process zone |
| US6852242B2 (en) | 2001-02-23 | 2005-02-08 | Zhi-Wen Sun | Cleaning of multicompositional etchant residues |
| JP5037766B2 (ja) * | 2001-09-10 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| DE10309711A1 (de) * | 2001-09-14 | 2004-09-16 | Robert Bosch Gmbh | Verfahren zum Einätzen von Strukturen in einem Ätzkörper mit einem Plasma |
| KR100423064B1 (ko) * | 2002-03-21 | 2004-03-12 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7078247B2 (en) * | 2003-06-06 | 2006-07-18 | International Business Machines Corporation | Early detection of contact liner integrity by chemical reaction |
| KR100793607B1 (ko) * | 2006-06-27 | 2008-01-10 | 매그나칩 반도체 유한회사 | 에피텍셜 실리콘 웨이퍼 및 그 제조방법 |
| US8118946B2 (en) * | 2007-11-30 | 2012-02-21 | Wesley George Lau | Cleaning process residues from substrate processing chamber components |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144542A (en) * | 1980-03-17 | 1981-11-10 | Ibm | Method of selectively reactively ion etching polycrystalline silicon for monocrsytalline silicon |
| US4471522A (en) * | 1980-07-08 | 1984-09-18 | International Business Machines Corporation | Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes |
| DE3103177A1 (de) * | 1981-01-30 | 1982-08-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von polysiliziumstrukturen bis in den 1 (my)m-bereich auf integrierte halbleiterschaltungen enthaltenden substraten durch plasmaaetzen |
| US4422897A (en) * | 1982-05-25 | 1983-12-27 | Massachusetts Institute Of Technology | Process for selectively etching silicon |
| JPS58218121A (ja) * | 1982-06-11 | 1983-12-19 | Anelva Corp | シリコンのドライエツチングモニタリング方法 |
| US4417947A (en) * | 1982-07-16 | 1983-11-29 | Signetics Corporation | Edge profile control during patterning of silicon by dry etching with CCl4 -O2 mixtures |
| US4426246A (en) * | 1982-07-26 | 1984-01-17 | Bell Telephone Laboratories, Incorporated | Plasma pretreatment with BCl3 to remove passivation formed by fluorine-etch |
| JPS59189625A (ja) * | 1983-04-13 | 1984-10-27 | Nec Corp | 半導体装置の製造方法 |
| US4468285A (en) * | 1983-12-22 | 1984-08-28 | Advanced Micro Devices, Inc. | Plasma etch process for single-crystal silicon with improved selectivity to silicon dioxide |
| US4490209B2 (en) * | 1983-12-27 | 2000-12-19 | Texas Instruments Inc | Plasma etching using hydrogen bromide addition |
| JPS60145624A (ja) * | 1984-01-10 | 1985-08-01 | Nec Corp | パタ−ンの形成方法 |
| US4528066A (en) * | 1984-07-06 | 1985-07-09 | Ibm Corporation | Selective anisotropic reactive ion etching process for polysilicide composite structures |
-
1987
- 1987-11-02 US US07/115,307 patent/US4799991A/en not_active Expired - Lifetime
-
1988
- 1988-10-20 EP EP88117495A patent/EP0314990B1/en not_active Expired - Lifetime
- 1988-10-20 DE DE3889849T patent/DE3889849T2/de not_active Expired - Fee Related
- 1988-11-01 KR KR1019880014315A patent/KR970011134B1/ko not_active IP Right Cessation
- 1988-11-02 JP JP63279190A patent/JP2655336B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01230237A (ja) | 1989-09-13 |
| US4799991A (en) | 1989-01-24 |
| DE3889849T2 (de) | 1995-01-05 |
| DE3889849D1 (de) | 1994-07-07 |
| EP0314990A2 (en) | 1989-05-10 |
| KR970011134B1 (ko) | 1997-07-07 |
| KR890008959A (ko) | 1989-07-13 |
| EP0314990B1 (en) | 1994-06-01 |
| EP0314990A3 (en) | 1989-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655336B2 (ja) | ポリシリコンを選択的にエッチングする方法 | |
| JPH07273063A (ja) | 半導体装置およびその製造方法 | |
| JP2008547238A (ja) | 半導体構造を形成する方法 | |
| JPH0461326A (ja) | 半導体装置の製造方法 | |
| JPH11340317A (ja) | 分離構造形成方法 | |
| JP2720785B2 (ja) | 半導体装置の製造方法 | |
| JPH02284443A (ja) | 半導体領域を横方向に分離した素子およびその製法 | |
| US7118975B2 (en) | Method for manufacturing a semiconductor device | |
| TWI282121B (en) | Method for fabricating contact pad of semiconductor device | |
| JPH10275799A (ja) | シリコン層のエッチング方法 | |
| JPH05849B2 (ja) | ||
| JPH05102297A (ja) | 半導体装置の製造方法 | |
| JPS61224360A (ja) | 電界効果トランジスタの製造方法 | |
| JP2003100860A (ja) | 半導体装置 | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| JP3420103B2 (ja) | 素子分離用シリコンシャロートレンチエッチング方法 | |
| JPH0629554A (ja) | 半導体装置の製造方法 | |
| JPH05175328A (ja) | 半導体素子の製造方法 | |
| JP2969722B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2652985B2 (ja) | 半導体記憶装置の製造方法 | |
| TW388103B (en) | Method of forming field oxide layer with double sidewall layer | |
| TW490798B (en) | Protection structure and method of shallow trench isolation | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPH02276244A (ja) | ゲート電極の形成方法 | |
| JPH09260664A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080530 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 12 |