JP3009975B2 - シリコン薄膜のドライエッチング方法 - Google Patents
シリコン薄膜のドライエッチング方法Info
- Publication number
- JP3009975B2 JP3009975B2 JP32102392A JP32102392A JP3009975B2 JP 3009975 B2 JP3009975 B2 JP 3009975B2 JP 32102392 A JP32102392 A JP 32102392A JP 32102392 A JP32102392 A JP 32102392A JP 3009975 B2 JP3009975 B2 JP 3009975B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gas
- etching
- thin film
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 21
- 229910052710 silicon Inorganic materials 0.000 title claims description 21
- 239000010703 silicon Substances 0.000 title claims description 21
- 238000001312 dry etching Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 title claims description 14
- 239000007789 gas Substances 0.000 claims description 82
- 238000005530 etching Methods 0.000 claims description 55
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 25
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 17
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 17
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 17
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 15
- 229910001882 dioxygen Inorganic materials 0.000 claims description 15
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 3
- 230000004913 activation Effects 0.000 description 17
- 239000000758 substrate Substances 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 6
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001443 photoexcitation Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910017875 a-SiN Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Ceramic Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
表示装置を構成する半導体基板または絶縁性基板上に形
成された薄膜トランジスタのシリコン薄膜などに対して
用いられるシリコン薄膜のドライエッチング方法に関す
る。
御素子として、薄膜トランジスタ(以下TFTと称す
る)が広く用いられている。また、上記TFTを構成す
る半導体層として真性シリコン薄膜(以下i層と称す
る)が用いられている。他方、TFTを構成するソース
電極およびドレイン電極としては金属薄膜が用いられる
ことが多い。しかし、金属薄膜においてはi層との界面
抵抗が高いため、通常、TFTには、i層とソース電極
およびドレイン電極との間に、それぞれコンタクト層と
して低抵抗のn+シリコン薄膜(以下n+層と称する)が
形成される。このようなTFTの作製においては、i層
とn+層とを順次成膜し、その後で各層のパターニング
を行っている。よって、n+層をパターニングしてチャ
ネル部を形成する工程において、i層とn+層とを選択
的にエッチングする必要がある。従来、i層とn+層と
を選択的にエッチングする方法としては、フッ酸と硝酸
との混合エッチング液を水または酢酸で希釈した溶液を
用いたウエットエッチング方法、あるいは、四塩化炭素
ガスとフロン−14ガスとの混合ガスに酸素ガスを添加
したガスを用いたドライエッチング方法などが知られて
いる。
エッチング方法では、混合エッチング液の希釈濃度が低
くなるとエッチングレートが速くなり、また、エッチン
グされるシリコン薄膜に部分的にステイン(酸化被膜)
ができるため、エッチングの制御性および均一性が悪い
という問題があった。また、上記のようなドライエッチ
ング方法では、エッチングの制御性および均一性に優れ
ているものの、必須成分である四塩化炭素ガスがフロン
規制により1996年には使用不可能となるので、代替
ガスが必要とされる。
たものであり、フロン規制により規制されないガスを用
いて、i層とn+層との選択的エッチングを制御性・均
一性よく行うことができるシリコン薄膜のドライエッチ
ング方法を提供することを目的とする。
ドライエッチング方法は、塩化水素ガスあるいは塩素ガ
スと、濃度が67%以上のフロン−14ガスとを含んで
おり、かつ400mTorr以上の圧力を有するエッチ
ングガスを用いて、n型シリコン薄膜を真性シリコン薄
膜より高速にエッチングする。そのことにより上記目的
が達成される。
酸素ガスを含有させて用いてもよい。
濃度を12%以下にして用いてもよい。
4ガスとを含有するエッチングガスを用いてシリコン薄
膜のドライエッチングを行っている。塩化水素ガスとフ
ロン−14ガスとはいずれもフロン規制の対象外であ
り、これらの混合ガスを用いてドライエッチングを行う
ことによりn+層とi層との選択的エッチングを行うこ
とができる。この時、エッチングガスを、ガス圧力を4
00mTorrとし、かつ、フロン−14ガスの濃度を
67%以上として用いることにより、制御性・均一性を
確保してエッチングを行うことができる。
の濃度の酸素ガスを含有させることにより、塩化水素ガ
スおよびフロン−14ガスの濃度を減らしても、制御性
・均一性を向上させることができ、n+層とi層との選
択比を保ったままエッチングレートを速くすることがで
きる。
て説明する。
例を示す。図1は平面図であり、図2は図1のA−A’
線断面図である。
12の上に、ゲート絶縁膜8を間に挟んでゲートバスラ
イン10から分岐されたゲート電極9と、チャネル部と
なるi層7とが形成されている。i層7の上には電気的
に分断されたソース領域n+層5とドレイン領域n+層6
とが形成され、n+層5および6の上には、それぞれソ
ース電極2およびドレイン電極3が形成されている。ソ
ース電極2の上にはソース補助電極1aが形成され、ソ
ースバスライン4に接続されている。また、ドレイン電
極3には絵素電極1が接続されている。
作製することができる。
して所望の形状、サイズにエッチングしてゲートバスラ
イン10およびゲート電極9を形成する。この状態の基
板の上に、CVD法などによりゲート絶縁膜8を形成す
る。そして、PCVD法などによりi層7となるi層を
積層し、さらに、PCVD法などによりn+層5、6と
なるn+層を積層する。
領域n+層5とドレイン領域n+層6とをi層7の上で分
断する工程を説明する。上記TFTにおいては、製造工
程を簡略化するためにi層7の上にエッチング防止膜を
設けていないので、n+層とi層との選択的エッチング
を確実に制御する必要がある。
モードの平行平板型のドライエッチング装置に、上記の
ようにしてi層とn+層とが積層形成された基板を導入
する。そして、例えば、塩化水素ガス、フロン−14ガ
スおよび酸素ガスの流量比が5:15:2であるエッチ
ングガスをガス圧400mTorrとなるように流入し
て、RF電力密度を0.25W/cm2にして印加す
る。このことにより生成した反応種とi層およびn+層
のシリコンとが反応して揮発性物質となり、各層がパタ
ーニングが行われる。i層の部分は活性化エネルギーが
高いので、n+層に比べて反応種との反応が生じにく
い。よって、i層とn+層との選択的エッチングを行う
ことができる。
選択的エッチングの前または後の工程で行うことができ
る。
積層する時の温度またはその他の工程における熱履歴に
よって、n+層に含有されるリンの拡散が生じ、これに
より活性層が形成されていることがある。この活性層を
エッチングにより同時に取り除くため、オーバーエッチ
ングすることが望ましい。
れソース電極2およびドレイン電極3を形成する。さら
に、ソース電極2の上にソース補助電極1aを形成し
て、ソースバス4に接続し、ドレイン電極3に絵素電極
1を接続する。さらに、基板全面に液晶配向膜を形成
し、対向基板との間に液晶を封入することにより、液晶
表示装置を作製することができる。
チングにおいてエッチング条件を変化させてエッチング
特性を測定した結果を示す。
および酸素ガスの流量比が5:15:2であるエッチン
グガスを用い、RF電力密度を0.25W/cm2と一
定にして、活性化エネルギーが0.2eVであるn+層
とi層とをエッチングした場合について、各種特性のガ
ス圧力に対する依存性を測定した結果を示す。この図か
ら理解されるように、ガス圧力が高いほどn+層の均一
性が優れている。また、ガス圧力が400mTorr以
上になるとn+層のエッチングレートが急激に増加し、
i層のエッチングレートはそれほど増加しない。そし
て、ガス圧力が400mTorrの時、n+層とi層と
の選択比が極小となる。
および酸素ガスを含有するエッチングガスを用いた場合
には、ガス圧力が400mTorr以上である時に、n
+層とi層との選択比およびn+層の均一性の両方の特性
を向上させることができる。図4に、エッチングガスの
ガス圧力を300mTorr、RF電力密度を0.25
W/cm2と一定にして、活性化エネルギーが0.2e
Vであるn+層とi層とをエッチングした場合につい
て、各種特性のフロン−14ガスの濃度に対する依存性
を測定した結果を示す。ここでは、塩化水素ガスおよび
フロン−14ガスを含有するエッチングガスと、塩化水
素ガス、フロン−14ガスおよび酸素ガスを含有するエ
ッチングガスとを用い、流量比を塩化水素ガス:フロン
−14ガス:酸素ガス=5:x:(2または0)とし
て、xを変化させて測定した。この図から理解されるよ
うに、フロン−14ガスの濃度が高いほど、また、酸素
濃度が低いほど、n+層の均一性が優れている。また、
フロン−14ガスの流量xが5の時にはn+層とi層と
の選択比は低いがxが増えると向上し、10以上ではほ
とんど変化しない。
ガスを含有するエッチングガスを用いた場合には、フロ
ン−14ガス濃度が67%以上である時に、n+層とi
層との選択比およびn+層の均一性の両方の特性を優れ
たものとすることができる。
よび酸素ガスを含有するエッチングガスを用いた場合に
は、フロン−14ガスの濃度が58%以上である時に、
n+層とi層との選択比およびn+層の均一性の両方の特
性を優れたものとすることができる。
時に、n+層とi層との選択比およびn+層の均一性の両
方の特性を優れたものとすることができる。
あるn+層を用いた以外は、図3に示した測定と同じ条
件で、各種特性のガス圧力に対する依存性を測定した結
果を示す。この図から理解されるように、活性化エネル
ギーが0.2eVであるn+層を用いた場合と同様な傾
向を示している。しかし、n+層のエッチングレートは
活性化エネルギーが0.2eVであるn+層を用いた場
合の2倍程度となり、n+層とi層との選択比も2倍程
度に向上されている。この理由としては、以下のことが
考えられる。つまり、活性化エネルギーが0.1eVで
あるn+層では、反応分子(ラジカルなど)とシリコン
との電子交換によりエッチングが促進される。このた
め、エッチングがスムーズに行われてエッチングレート
が速くなり、優れた選択性が得られるのである。
あるn+層を用いた以外は、図4に示した測定と同じ条
件で、各種特性のフロン−14ガスの濃度に対する依存
性を測定した結果を示す。この図から理解されるよう
に、活性化エネルギーが0.2eVであるn+層を用い
た場合と同様な傾向を示している。しかし、n+層のエ
ッチングレートおよびn+層とi層との選択比は、活性
化エネルギーが0.2eVであるn+層を用いた場合に
比べてさらに向上している。
下であるシリコン薄膜では、いずれも、優れたエッチン
グ特性を得ることができる。
トロームに積層し、活性化エネルギーが0.2eVであ
るn+層を厚み500オングストロームに積層した。エ
ッチングガスは、塩化水素ガス、フロン−14ガスおよ
び酸素ガスの流量比を5:15:2とし、ガス圧400
mTorrとなるように流入し、RF電力密度は0.2
5W/cm2にして印加した。図3および図4に示すよ
うに、上記条件ではエッチングレートは250オングス
トローム/minとなるので、上記n+層をエッチング
してドレイン領域5とソース領域6とに分断するには2
分程度のエッチングを必要とする。そして、リンの拡散
による活性層を除くために、ジャストエッチングの15
0%(3分程度)のエッチングを行った。上記条件では
選択比は2となり、n+層とi層とを選択的にエッチン
グすることができた。また、n+層に分断されない部分
が残ったり、i層7が過度にエッチングされることはな
く、i層7を300オングストロームに形成することが
できた。また、均一性に優れたn+層5および6が得ら
れた。このTFTを用いて液晶表示装置を作製したとこ
ろ、良好な表示が得られた。
る微結晶シリコンn+層を用いて上記と同様な構成のT
FTを作製した。図5および図6に示すように、上記条
件ではエッチングレートは500オングストローム/m
inとなるので、上記n+層をエッチングしてドレイン
領域5とソース領域6とに分断するには1分程度のエッ
チングでよい。しかし、リンの拡散による活性層を除く
ために、ジャストエッチングの150%のエッチングを
行った。上記条件では選択比は4となり、さらに良好で
あるので、n+層に分断されない部分が残ったり、i層
7が過度にエッチングされることはなく、i層7を20
0オングストロームに形成することができた。また、n
+層5および6の均一性もさらに優れていた。このTF
Tを用いて液晶表示装置を作製したところ、良好な表示
が得られた。
−14ガスとの混合ガスに酸素ガスを添加したガスを使
用したが、本発明はこれに限られず、塩化水素ガスの代
わりに塩素ガスを用いても同様の効果がある。また、用
いられるドライエッチング装置としては円筒型の装置お
よび平行平板型の装置のいずれも用いることができる。
また、エッチングモードとしてはRIE(反応性イオン
エッチング)モード、PE(プラズマエッチング)モー
ド、ECRモードなど種々のものを用いることができ
る。本発明は、n型シリコン層として、a−SiC:H
層またはa−SiN:H層を用いたTFTにも適用する
ことができる。
よれば、塩化水素ガスとフロン−14ガスとを含有する
エッチングガスを用いてシリコン薄膜のドライエッチン
グを行うことにより、n+層とi層との選択的エッチン
グを制御性・均一性よく行うことができる。そして、こ
れにより、TFTのi層の膜厚を薄く形成することがで
き、TFTのOFF時の光励起電流を減少することがで
きる。また、この光励起電流がゲート絶縁膜に注入され
て生ずる閾値電圧ずれを抑制できるので、表示性能に優
れた液晶表示装置を得ることができる。
る。
A−A’線断面図である。
i層とをエッチングした場合について、各種特性のガス
圧力に対する依存性を測定した結果を示す図である。
i層とをエッチングした場合について、各種特性のフロ
ン−14ガスの濃度に対する依存性を測定した結果を示
す図である。
i層とをエッチングした場合について、各種特性のガス
圧力に対する依存性を測定した結果を示す図である。
i層とをエッチングした場合について、各種特性のフロ
ン−14ガスの濃度に対する依存性を測定した結果を示
す図である。
Claims (3)
- 【請求項1】 塩化水素ガスあるいは塩素ガスと、濃度
が67%以上のフロン−14ガスとを含んでおり、かつ
400mTorr以上の圧力を有するエッチングガスを
用いて、n型シリコン薄膜を真性シリコン薄膜より高速
にエッチングするシリコン薄膜のドライエッチング方
法。 - 【請求項2】 前記エッチングガスに、さらに酸素ガス
を含有させて用いる請求項1に記載のシリコン薄膜のド
ライエッチング方法。 - 【請求項3】 前記エッチングガスを、酸素ガスの濃度
を12%以下にして用いる請求項2に記載のシリコン薄
膜のドライエッチング方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32102392A JP3009975B2 (ja) | 1992-11-30 | 1992-11-30 | シリコン薄膜のドライエッチング方法 |
DE69330241T DE69330241T2 (de) | 1992-11-30 | 1993-11-25 | Trocken-Ätz-Verfahren für eine Silizium-Dünnschicht |
EP93309400A EP0600664B1 (en) | 1992-11-30 | 1993-11-25 | A dry etching method of a silicon thin film |
KR1019930025913A KR0138629B1 (ko) | 1992-11-30 | 1993-11-30 | 배선의 정전용량을 줄이는 것에 의하여 고감도와 저소음의 특징을 갖는 고체촬상장치 |
KR1019930025914A KR970003886B1 (ko) | 1992-11-30 | 1993-11-30 | 실리콘박막의 건식에칭방법 |
US08/524,886 US5783494A (en) | 1992-11-30 | 1995-09-07 | Selective dry etching method of undoped and doped silicon thin films |
US09/119,993 US6133157A (en) | 1992-11-30 | 1998-07-21 | Dry etching method of a silicon thin film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32102392A JP3009975B2 (ja) | 1992-11-30 | 1992-11-30 | シリコン薄膜のドライエッチング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06168915A JPH06168915A (ja) | 1994-06-14 |
JP3009975B2 true JP3009975B2 (ja) | 2000-02-14 |
Family
ID=18127935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32102392A Expired - Lifetime JP3009975B2 (ja) | 1992-11-30 | 1992-11-30 | シリコン薄膜のドライエッチング方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5783494A (ja) |
EP (1) | EP0600664B1 (ja) |
JP (1) | JP3009975B2 (ja) |
DE (1) | DE69330241T2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263415A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 半導体装置の製造方法 |
US6284576B1 (en) * | 1996-07-04 | 2001-09-04 | Sharp Kabushiki Kaisha | Manufacturing method of a thin-film transistor of a reverse staggered type |
TW463300B (en) * | 1998-08-07 | 2001-11-11 | United Microelectronics Corp | Manufacturing method of self-aligned via for preventing the poisoning of the via |
US7084070B1 (en) | 2001-03-30 | 2006-08-01 | Lam Research Corporation | Treatment for corrosion in substrate processing |
US20020177321A1 (en) * | 2001-03-30 | 2002-11-28 | Li Si Yi | Plasma etching of silicon carbide |
FR2890236B1 (fr) * | 2005-08-30 | 2007-11-30 | Commissariat Energie Atomique | Procede de fabrication de circuits en couches minces en silicium amorphe et polycristallin |
US9515089B1 (en) | 2015-05-14 | 2016-12-06 | International Business Machines Corporation | Bulk fin formation with vertical fin sidewall profile |
US9627263B1 (en) | 2015-11-30 | 2017-04-18 | International Business Machines Corporation | Stop layer through ion implantation for etch stop |
US9887135B1 (en) | 2017-04-28 | 2018-02-06 | Globalfoundries Inc. | Methods for providing variable feature widths in a self-aligned spacer-mask patterning process |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US101302A (en) * | 1870-03-29 | Improvement in tie-bar for holding bent wood | ||
US4383885A (en) * | 1980-02-06 | 1983-05-17 | Bell Telephone Laboratories, Incorporated | Reactive sputter etching of polysilicon utilizing a chlorine etch gas |
JPS56144542A (en) * | 1980-03-17 | 1981-11-10 | Ibm | Method of selectively reactively ion etching polycrystalline silicon for monocrsytalline silicon |
UST101302I4 (en) * | 1980-03-17 | 1981-12-01 | Selective reactive ion etching of polycrystalline silicon against monocrystalline silicon | |
JPS57174466A (en) * | 1981-04-22 | 1982-10-27 | Hitachi Ltd | Dry etching method |
US4490209B2 (en) * | 1983-12-27 | 2000-12-19 | Texas Instruments Inc | Plasma etching using hydrogen bromide addition |
US4789426A (en) * | 1987-01-06 | 1988-12-06 | Harris Corp. | Process for performing variable selectivity polysilicon etch |
US4799991A (en) * | 1987-11-02 | 1989-01-24 | Motorola, Inc. | Process for preferentially etching polycrystalline silicon |
US5543646A (en) * | 1988-09-08 | 1996-08-06 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with a shaped gate electrode |
US4992134A (en) * | 1989-11-14 | 1991-02-12 | Advanced Micro Devices, Inc. | Dopant-independent polysilicon plasma etch |
JPH03270223A (ja) * | 1990-03-20 | 1991-12-02 | Sharp Corp | 非晶質シリコン薄膜のドライエッチング方法 |
JPH047822A (ja) * | 1990-04-25 | 1992-01-13 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
WO1992006505A1 (en) * | 1990-10-05 | 1992-04-16 | General Electric Company | Thin film transistor stucture with improved source/drain contacts |
US5384009A (en) * | 1993-06-16 | 1995-01-24 | Applied Materials, Inc. | Plasma etching using xenon |
-
1992
- 1992-11-30 JP JP32102392A patent/JP3009975B2/ja not_active Expired - Lifetime
-
1993
- 1993-11-25 EP EP93309400A patent/EP0600664B1/en not_active Expired - Lifetime
- 1993-11-25 DE DE69330241T patent/DE69330241T2/de not_active Expired - Lifetime
-
1995
- 1995-09-07 US US08/524,886 patent/US5783494A/en not_active Expired - Lifetime
-
1998
- 1998-07-21 US US09/119,993 patent/US6133157A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5783494A (en) | 1998-07-21 |
DE69330241D1 (de) | 2001-06-28 |
DE69330241T2 (de) | 2001-10-18 |
JPH06168915A (ja) | 1994-06-14 |
US6133157A (en) | 2000-10-17 |
EP0600664B1 (en) | 2001-05-23 |
EP0600664A2 (en) | 1994-06-08 |
EP0600664A3 (en) | 1994-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08153700A (ja) | 導電性被膜の異方性エッチング方法 | |
JP3086579B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3009975B2 (ja) | シリコン薄膜のドライエッチング方法 | |
US4479850A (en) | Method for etching integrated semiconductor circuits containing double layers consisting of polysilicon and metal silicide | |
US5849604A (en) | Method of manufacturing a semiconductor device | |
JPH08153699A (ja) | 薄膜半導体装置の作製方法 | |
JP2000252259A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
KR100300165B1 (ko) | 반도체장치의 제조방법 | |
JP3003998B2 (ja) | ドライエッチング方法およびその方法を用いたtftの製造方法 | |
JP2558995B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH09512667A (ja) | 薄膜半導体部品の側面をパッシベーション処理する方法 | |
JP2939783B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2692914B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2000036603A (ja) | 薄膜トランジスタの製造方法 | |
KR970003886B1 (ko) | 실리콘박막의 건식에칭방법 | |
US6191016B1 (en) | Method of patterning a layer for a gate electrode of a MOS transistor | |
JPH0719890B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3570903B2 (ja) | 半導体装置の製造方法 | |
JP3392557B2 (ja) | アルミニウム配線の加工方法 | |
JPH09139508A (ja) | 薄膜トランジスタの製造方法 | |
JP2000133634A (ja) | 多結晶シリコン薄膜を平坦化する方法 | |
JP2512702B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH0783018B2 (ja) | エッチング方法 | |
JP3388076B2 (ja) | スタガ型薄膜トランジスタの製造方法 | |
JPH11274514A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |