JPH0719890B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0719890B2 JPH0719890B2 JP60091353A JP9135385A JPH0719890B2 JP H0719890 B2 JPH0719890 B2 JP H0719890B2 JP 60091353 A JP60091353 A JP 60091353A JP 9135385 A JP9135385 A JP 9135385A JP H0719890 B2 JPH0719890 B2 JP H0719890B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- source
- film
- etching
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 71
- 239000010408 film Substances 0.000 claims description 62
- 239000004065 semiconductor Substances 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 38
- 229910021332 silicide Inorganic materials 0.000 claims description 24
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 239000011651 chromium Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical class O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 229910008486 TiSix Inorganic materials 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- BFNBIHQBYMNNAN-UHFFFAOYSA-N ammonium sulfate Chemical compound N.N.OS(O)(=O)=O BFNBIHQBYMNNAN-UHFFFAOYSA-N 0.000 description 2
- 229910052921 ammonium sulfate Inorganic materials 0.000 description 2
- 235000011130 ammonium sulphate Nutrition 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910021357 chromium silicide Inorganic materials 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- OKJMLYFJRFYBPS-UHFFFAOYSA-J tetraazanium;cerium(4+);tetrasulfate Chemical compound [NH4+].[NH4+].[NH4+].[NH4+].[Ce+4].[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O OKJMLYFJRFYBPS-UHFFFAOYSA-J 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Electrodes Of Semiconductors (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はアモルファスシリコンを用いた薄膜トランジス
タの製造方法に関する。
タの製造方法に関する。
（従来技術とその問題点） アモルファスシリコン（ａ−Si）を用いた薄膜トランジ
スタ（TFT）は、低温形成ができることや大面積基板に
形成できることなどから、大面積光センサーのスイッチ
ング素子や大面積液晶表示のスイッチング素子をガラス
等の低価格基板に多数素子集積した形で実用化されつつ
ある。
スタ（TFT）は、低温形成ができることや大面積基板に
形成できることなどから、大面積光センサーのスイッチ
ング素子や大面積液晶表示のスイッチング素子をガラス
等の低価格基板に多数素子集積した形で実用化されつつ
ある。
典型的なアモルファスシリコン薄膜トランジスタは、ガ
ラス等の絶縁基板にゲート電極がパターニングされた上
に、窒化シリコン膜がゲート絶縁膜として、水素化アモ
ルファスシリコン膜（ａ−Si:H）が半導体膜としてそれ
ぞれプラズマCVD（化学気相成長）により形成され、し
かる後アモルファスシリコン膜上にソース・ドレイン電
極がパターニングされる工程を経て作成されている。こ
れは、一般に逆スタガード構造と呼ばれている薄膜トラ
ンジスタである。
ラス等の絶縁基板にゲート電極がパターニングされた上
に、窒化シリコン膜がゲート絶縁膜として、水素化アモ
ルファスシリコン膜（ａ−Si:H）が半導体膜としてそれ
ぞれプラズマCVD（化学気相成長）により形成され、し
かる後アモルファスシリコン膜上にソース・ドレイン電
極がパターニングされる工程を経て作成されている。こ
れは、一般に逆スタガード構造と呼ばれている薄膜トラ
ンジスタである。
しかしながら、上記のような工程で作成された構造のａ
−SiTFTの出力特性は第３図破線で示したように悪い。
この構造のTFTの半導体層としてａ−Si:H膜を用いる場
合、電子の電界効果易動度がノンドープ膜で最大の値が
得られるので、弱いｎ形であるが一般にｉ（真性）形と
呼ばれる膜が用いられている。このためｉ形ａ−Siに電
極金属を接触させただけの構造のTFTは、ソース・ドレ
イン電極のオーミック接触が得られ難く高抵抗な接触と
なり、ソース・ドレイン電流がこの接触抵抗で制限を受
けるため第３図破線のような特性しか得られない欠点を
有していた。
−SiTFTの出力特性は第３図破線で示したように悪い。
この構造のTFTの半導体層としてａ−Si:H膜を用いる場
合、電子の電界効果易動度がノンドープ膜で最大の値が
得られるので、弱いｎ形であるが一般にｉ（真性）形と
呼ばれる膜が用いられている。このためｉ形ａ−Siに電
極金属を接触させただけの構造のTFTは、ソース・ドレ
イン電極のオーミック接触が得られ難く高抵抗な接触と
なり、ソース・ドレイン電流がこの接触抵抗で制限を受
けるため第３図破線のような特性しか得られない欠点を
有していた。
一般にａ−Siと金属との接触によるオーミック性は、ａ
−Siの不純物濃度と接触させる金属の種類によって、そ
の界面に形成される障壁の大小により異なる。しかしな
がら、ａ−Siは上述の理由で不純物をドーピングしない
膜を用いている一方、他方の電極として接触させる金属
はａ−Siのみでなくガラス等の他の材料との密着性の良
い材料を用いなければならない。そこで、オーミック性
を良くするために、ｉ形ａ−Siと金属の間に高濃度にド
ープしたn+ａ−Si:H半導体層を介在させる構造が考えら
れている。
−Siの不純物濃度と接触させる金属の種類によって、そ
の界面に形成される障壁の大小により異なる。しかしな
がら、ａ−Siは上述の理由で不純物をドーピングしない
膜を用いている一方、他方の電極として接触させる金属
はａ−Siのみでなくガラス等の他の材料との密着性の良
い材料を用いなければならない。そこで、オーミック性
を良くするために、ｉ形ａ−Siと金属の間に高濃度にド
ープしたn+ａ−Si:H半導体層を介在させる構造が考えら
れている。
逆スタガード型構造では、ａ−Siを形成した後高濃度に
ドープしたn+ａ−Si:H半導体層を形成し、この上に電極
としての金属を形成し、これをパターニングすることで
ソース・ドレイン電極を形成する。このパターニングは
ソースドレイン電極金属のエッチングとは別にソース・
ドレイン間（TFTのチャネル部）のn+層をエッチングす
る必要性があった（これをチャネルエッチングと呼
ぶ）。ソース・ドレイン電極金属に例えばCrを用いた場
合は、硫酸第２セリウムアンモニウム水溶液などのCrエ
ッチャントでエッチングし、又、a-Sin+層は弗硝酸の希
釈液などSiエッチャントでエッチングするという方法に
よってパターニングされていた。しかしながら、前述の
ようにチャネルエッチングが別途の工程として必要であ
ること、およびエッチングのむらや残しが発生しやすい
など加工性と再現性に問題があった。又、逆にエッチン
グが過剰であった場合、下地のｉ型ａ−Si層までもエッ
チングされてしまうため、TFTのチャネル部の半導体層
が薄すぎる結果となり、第４図１点は線で示したような
特性となってしまう。
ドープしたn+ａ−Si:H半導体層を形成し、この上に電極
としての金属を形成し、これをパターニングすることで
ソース・ドレイン電極を形成する。このパターニングは
ソースドレイン電極金属のエッチングとは別にソース・
ドレイン間（TFTのチャネル部）のn+層をエッチングす
る必要性があった（これをチャネルエッチングと呼
ぶ）。ソース・ドレイン電極金属に例えばCrを用いた場
合は、硫酸第２セリウムアンモニウム水溶液などのCrエ
ッチャントでエッチングし、又、a-Sin+層は弗硝酸の希
釈液などSiエッチャントでエッチングするという方法に
よってパターニングされていた。しかしながら、前述の
ようにチャネルエッチングが別途の工程として必要であ
ること、およびエッチングのむらや残しが発生しやすい
など加工性と再現性に問題があった。又、逆にエッチン
グが過剰であった場合、下地のｉ型ａ−Si層までもエッ
チングされてしまうため、TFTのチャネル部の半導体層
が薄すぎる結果となり、第４図１点は線で示したような
特性となってしまう。
さらに、逆スタガード型のTFTにおいては、ａ−Si膜と
絶縁膜とはプラズマCVDで連続形成されて、そのａ−Si
膜のｉ層とn+層も連続で形成されている。これらは連続
形成の場合がTFT特性の良好なものが得られることに基
づいていた。これは、チャネル部が後工程で露出して汚
染されてしまう構造となるためである。
絶縁膜とはプラズマCVDで連続形成されて、そのａ−Si
膜のｉ層とn+層も連続で形成されている。これらは連続
形成の場合がTFT特性の良好なものが得られることに基
づいていた。これは、チャネル部が後工程で露出して汚
染されてしまう構造となるためである。
一方、基本的にチャネルエッチングが不要な順スタガー
ド構造の薄膜トランジスタの場合は、ソース・ドレイン
電極パターニングの後、ａ−Si膜と絶縁膜のパターニン
グを行い、その後ゲート電極をパターニングするとい
う、前述した逆スタガードの場合の逆手順を経ることに
なる。ここで高濃度にドープしたn+ａ−Si:H半導体層を
設けてオーミック特性を改善することは別工程でエッチ
ングが必須となり、困難とされていた。しかしながら一
方では、オーミック特性を改善するためには高濃度にド
ープしたn+ａ−Si:H半導体層を設けることが必要である
ことも、前述の第３図の例で著しい差異があることより
明らかであった。
ド構造の薄膜トランジスタの場合は、ソース・ドレイン
電極パターニングの後、ａ−Si膜と絶縁膜のパターニン
グを行い、その後ゲート電極をパターニングするとい
う、前述した逆スタガードの場合の逆手順を経ることに
なる。ここで高濃度にドープしたn+ａ−Si:H半導体層を
設けてオーミック特性を改善することは別工程でエッチ
ングが必須となり、困難とされていた。しかしながら一
方では、オーミック特性を改善するためには高濃度にド
ープしたn+ａ−Si:H半導体層を設けることが必要である
ことも、前述の第３図の例で著しい差異があることより
明らかであった。
従って、順スタガード型では、ソース・ドレイン電極用
金属膜を金属膜を形成した後高濃度にドープしたn+ａ−
Si:H半導体層を形成し、ソース・ドレイン電極領域以外
のソース・ドレイン間等不要な領域をエッチング除去す
るため、該高濃度にドープしたn+ａ−Si:H半導体層のエ
ッチングに引き続いてソース・ドレイン電極用金属もエ
ッチングする。しかし、この工程には下記のような問題
点が存在していた。
金属膜を金属膜を形成した後高濃度にドープしたn+ａ−
Si:H半導体層を形成し、ソース・ドレイン電極領域以外
のソース・ドレイン間等不要な領域をエッチング除去す
るため、該高濃度にドープしたn+ａ−Si:H半導体層のエ
ッチングに引き続いてソース・ドレイン電極用金属もエ
ッチングする。しかし、この工程には下記のような問題
点が存在していた。
すなわち、順スタガード構造のソース・ドレイン電極用
金属上に高濃度にドープしたn+ａ−Si:H半導体層を形成
し、ソース・ドレイン電極をパターニングする際、ソー
ス・ドレイン電極領域以外のソース・ドレイン間等の不
要な領域をエッチング除去するため、該高濃度にドープ
したn+ａ−Si:H半導体層のエッチングに引き続いてソー
ス・ドレイン電極用金属もエッチングする必要がある。
ソース・ドレイン間はTFTのチャネル部と呼ばれ、ソー
ス・ドレイン電流をコントロールする重要な領域である
が、特に高濃度にドープしたn+ａ−Si:H半導体層のエッ
チングにおける再現性・制御性・均一性が悪く問題であ
った。
金属上に高濃度にドープしたn+ａ−Si:H半導体層を形成
し、ソース・ドレイン電極をパターニングする際、ソー
ス・ドレイン電極領域以外のソース・ドレイン間等の不
要な領域をエッチング除去するため、該高濃度にドープ
したn+ａ−Si:H半導体層のエッチングに引き続いてソー
ス・ドレイン電極用金属もエッチングする必要がある。
ソース・ドレイン間はTFTのチャネル部と呼ばれ、ソー
ス・ドレイン電流をコントロールする重要な領域である
が、特に高濃度にドープしたn+ａ−Si:H半導体層のエッ
チングにおける再現性・制御性・均一性が悪く問題であ
った。
これは順スタガード構造の場合、チャネル部をクローズ
する形となるものの、下地のソース・ドレイン間のエッ
チング仕上がりがTFT特性を左右することを意味してい
る。例えば、弗硝酸希釈液で高濃度にドープしたn+ａ−
Si:H半導体膜とソース・ドレイン電極金属のCr膜とをエ
ッチングした場合、高濃度にドープしたn+ａ−Si:H半導
体膜との界面でエッチングが進まなくなったり、不均一
性や仕上がり面が粗荒面となったり、残しが多いなどの
エッチング不良を極めて頻繁に発生させていた。
する形となるものの、下地のソース・ドレイン間のエッ
チング仕上がりがTFT特性を左右することを意味してい
る。例えば、弗硝酸希釈液で高濃度にドープしたn+ａ−
Si:H半導体膜とソース・ドレイン電極金属のCr膜とをエ
ッチングした場合、高濃度にドープしたn+ａ−Si:H半導
体膜との界面でエッチングが進まなくなったり、不均一
性や仕上がり面が粗荒面となったり、残しが多いなどの
エッチング不良を極めて頻繁に発生させていた。
高濃度にドープしたn+ａ−Si:H半導体層は導電膜である
ので、エッチング残として存在すると逆にスタガード型
・順スタガード型の両構造ともにその部分のTFTにおい
て、ソース・ドレイン間リークを生じさせる結果とな
り、第４図破線で示したような特性となってしまう。こ
れに対し、第４図実線で示したような特性はリーク電流
の原因となる高濃度ドープａ−Si層の残しやソース・ド
レイン金属の残しが発生せず、正常な構造に仕上がった
場合の特性である。つまり、このリーク原因の残しの発
生を抑えつつ、オーミック性を改善するための再現と、
制御が困難であった。
ので、エッチング残として存在すると逆にスタガード型
・順スタガード型の両構造ともにその部分のTFTにおい
て、ソース・ドレイン間リークを生じさせる結果とな
り、第４図破線で示したような特性となってしまう。こ
れに対し、第４図実線で示したような特性はリーク電流
の原因となる高濃度ドープａ−Si層の残しやソース・ド
レイン金属の残しが発生せず、正常な構造に仕上がった
場合の特性である。つまり、このリーク原因の残しの発
生を抑えつつ、オーミック性を改善するための再現と、
制御が困難であった。
（発明の目的） 本発明の目的は、上記ソース・ドレイン電極の形成方法
の欠点を解決することにより、ａ−SiTFTの特性及び再
現性を向上し、さらには素子の均一性及び歩留りの向上
も達成することにある。
の欠点を解決することにより、ａ−SiTFTの特性及び再
現性を向上し、さらには素子の均一性及び歩留りの向上
も達成することにある。
（発明の構成） 本発明は、絶縁基板上に逆スタガード構造のアモルファ
スシリコン薄膜トランジスタを設ける製造方法の該薄膜
トランジスタのソース・ドレインのパターニング工程に
おいて、高濃度にドープしたn+ａ−Si:H半導体膜を形成
する工程に続き金属膜を形成して、前記金属膜と高濃度
にドープしたn+ａ−Si:H半導体膜とを反応させ、該反応
で形成されるアモルファスシリコン・シリサイド変成層
を弗酸対水の比が１対50から１対500の希弗酸でエッチ
ングすることを少なくとも含むことを特徴とする薄膜ト
ランジスタの製造方法である。
スシリコン薄膜トランジスタを設ける製造方法の該薄膜
トランジスタのソース・ドレインのパターニング工程に
おいて、高濃度にドープしたn+ａ−Si:H半導体膜を形成
する工程に続き金属膜を形成して、前記金属膜と高濃度
にドープしたn+ａ−Si:H半導体膜とを反応させ、該反応
で形成されるアモルファスシリコン・シリサイド変成層
を弗酸対水の比が１対50から１対500の希弗酸でエッチ
ングすることを少なくとも含むことを特徴とする薄膜ト
ランジスタの製造方法である。
また本発明は、絶縁基板上に順スタガード構造のアモル
ファスシリコン薄膜トランジスタを設ける製造方法の該
薄膜トランジスタのソース・ドレインのパターニング工
程において、金属膜を形成する工程に続き高濃度にドー
プしたn+ａ−Si:H半導体層を形成し、前記金属膜と前記
高濃度にドープしたn+ａ−Si:H半導体層とを反応させシ
リサイド変成層を形成する工程と、ソース・ドレイン電
極の該高濃度にドープしたn+ａ−Si:H半導体層とシリサ
イド変成層と金属膜の３層膜をCF4系もしくはCCl4系の
ドライエッチングによってパターニングする工程を少な
くとも含むことを特徴とする薄膜トランジスタの製造方
法である。
ファスシリコン薄膜トランジスタを設ける製造方法の該
薄膜トランジスタのソース・ドレインのパターニング工
程において、金属膜を形成する工程に続き高濃度にドー
プしたn+ａ−Si:H半導体層を形成し、前記金属膜と前記
高濃度にドープしたn+ａ−Si:H半導体層とを反応させシ
リサイド変成層を形成する工程と、ソース・ドレイン電
極の該高濃度にドープしたn+ａ−Si:H半導体層とシリサ
イド変成層と金属膜の３層膜をCF4系もしくはCCl4系の
ドライエッチングによってパターニングする工程を少な
くとも含むことを特徴とする薄膜トランジスタの製造方
法である。
（構成の詳細な説明） 本発明の第１の製造方法は、逆スタガード構造のアモル
ファスシリコンTFTに好適に用いられる製造方法であ
る。つまり、硫酸第２セリウムアンモニウム等の金属電
極用のエッチャントを用いてCr,Ti等の金属電極をエッ
チングすると、高濃度にドープしたn+ａ−Si:H半導体層
と電極金属との反応によって生成したシリサイド層はエ
ッチングされないためエッチングはストップする。この
後、シリサイドを希弗酸でエッチングすることによって
高濃度ドープしたn+ａ−Si:H半導体層に達したところで
エッチングがストップする。これに続いて高濃度ドープ
したn+ａ−Si:H半導体層をエッチングすることで、制御
性良く過不足のないエッチングが可能となる。
ファスシリコンTFTに好適に用いられる製造方法であ
る。つまり、硫酸第２セリウムアンモニウム等の金属電
極用のエッチャントを用いてCr,Ti等の金属電極をエッ
チングすると、高濃度にドープしたn+ａ−Si:H半導体層
と電極金属との反応によって生成したシリサイド層はエ
ッチングされないためエッチングはストップする。この
後、シリサイドを希弗酸でエッチングすることによって
高濃度ドープしたn+ａ−Si:H半導体層に達したところで
エッチングがストップする。これに続いて高濃度ドープ
したn+ａ−Si:H半導体層をエッチングすることで、制御
性良く過不足のないエッチングが可能となる。
本願第２の発明は、順スタガード構造のTFTに好適に用
いられる製造方法である。つまり、金属膜をパターニン
グする前に高濃度にドープしたn+ａ−Si:H半導体層を形
成してシリサイドを形成し、これをCF4系もしくはCCl4
系のドライエッチングを行ってからａ−Si層を形成する
ことによって、金属膜と、金属膜の上部に形成されたシ
リサイド変成層と、ａ−Si膜とで確実なオーミックコン
タクトをとることが可能となる。又、アモルファスシリ
コンn+層は高温（〜300℃以上）で形成されるため、シ
リサイドはその時点で形成することができる。
いられる製造方法である。つまり、金属膜をパターニン
グする前に高濃度にドープしたn+ａ−Si:H半導体層を形
成してシリサイドを形成し、これをCF4系もしくはCCl4
系のドライエッチングを行ってからａ−Si層を形成する
ことによって、金属膜と、金属膜の上部に形成されたシ
リサイド変成層と、ａ−Si膜とで確実なオーミックコン
タクトをとることが可能となる。又、アモルファスシリ
コンn+層は高温（〜300℃以上）で形成されるため、シ
リサイドはその時点で形成することができる。
又、従来の順スタガード型のTFTにおいても高濃度にド
ープしたn+ａ−Si:H半導体層と金属膜との間に多少のシ
リサイドの形成があったものと考えられるが、従来はこ
れをパターニングする時に弗硝酸を用いていたためにシ
リサイドを加工性良く完全にエッチングすることができ
ず、かつ高濃度にドープしたn+ａ−Si:H半導体層の残し
やソース・ドレイン金属の残しが頻発していたものと考
えられる。本発明ではCF4系もしくはCCl4系のドライエ
ッチングを行うことによってシリサイドの完全な除去が
可能となり、前述のような問題が発生しなくなったと考
えられる。
ープしたn+ａ−Si:H半導体層と金属膜との間に多少のシ
リサイドの形成があったものと考えられるが、従来はこ
れをパターニングする時に弗硝酸を用いていたためにシ
リサイドを加工性良く完全にエッチングすることができ
ず、かつ高濃度にドープしたn+ａ−Si:H半導体層の残し
やソース・ドレイン金属の残しが頻発していたものと考
えられる。本発明ではCF4系もしくはCCl4系のドライエ
ッチングを行うことによってシリサイドの完全な除去が
可能となり、前述のような問題が発生しなくなったと考
えられる。
（実施例１） 第１図（ａ）〜（ｄ）は本願発明の製造方法を示す説明
図である。
図である。
第１図（ａ）において、絶縁基板11上にCrによるゲート
電極12がパターニングされている。その上にゲート絶縁
膜14のSiNおよび、半導体層15のａ−Si:H膜のｉ層と高
濃度にドープしたn+ａ−Si:H半導体層10がプラズマCVD
形成される。その後、TFTとなる領域をアイランド形成
する。（ｂ）図において、この上に基板11を100℃に加
熱してCrの金属膜67を形成する。このCr金属膜67をソー
ス・ドレイン電極にパターニングした後、基板11の温度
を150℃〜300℃に設定してITO透明導電膜13を形成す
る。この時高濃度にドープしたn+ａ−Si:H半導体層10を
Cr金属膜67とが反応し、CrSix変成層（クロムシリサイ
ド層）18が形成される。CrSixも広義にシリサイドと呼
ぶことにする。（ｃ）図において、ドレイン電極16とソ
ース電極17とをパターニングし、（ｄ）図において同一
マスクで連続してITO,Cr,CrSix,及びａ−Sin+層をエッ
チングする。
電極12がパターニングされている。その上にゲート絶縁
膜14のSiNおよび、半導体層15のａ−Si:H膜のｉ層と高
濃度にドープしたn+ａ−Si:H半導体層10がプラズマCVD
形成される。その後、TFTとなる領域をアイランド形成
する。（ｂ）図において、この上に基板11を100℃に加
熱してCrの金属膜67を形成する。このCr金属膜67をソー
ス・ドレイン電極にパターニングした後、基板11の温度
を150℃〜300℃に設定してITO透明導電膜13を形成す
る。この時高濃度にドープしたn+ａ−Si:H半導体層10を
Cr金属膜67とが反応し、CrSix変成層（クロムシリサイ
ド層）18が形成される。CrSixも広義にシリサイドと呼
ぶことにする。（ｃ）図において、ドレイン電極16とソ
ース電極17とをパターニングし、（ｄ）図において同一
マスクで連続してITO,Cr,CrSix,及びａ−Sin+層をエッ
チングする。
まず、（ｃ）図において第２塩化鉄と塩酸との水溶液で
ITOをエッチングする。次に硫酸第２セリウムアンモニ
ウム水溶液でCrをエッチングする。ここで、クロムシリ
サイド層（CrSix）18はエッチングされずにエッチング
はストップする。しかる後、（ｄ）図においてHF:H2O＝
1:50〜1:500程度の希弗酸でCrSix18をエッチングする。
この希弗酸が濃い濃度の場合ホトレジストの耐性が悪い
が、上記のように極めて薄い濃度のものでエッチングが
可能であることが実験より解った。又、この希弗酸で
は、高濃度にドープしたn+ａ−Si:H半導体層10はエッチ
ングされないので、ここでもエッチングはストップす
る。この後（ｄ）図において上記同一ソース・ドレイン
電極パターンをそのまま用いて、高濃度にドープしたn+
ａ−Si:H半導体層10をHF＋HNO3＋CH3COOH（Ｉ）＝1:40:
60でエッチングする。
ITOをエッチングする。次に硫酸第２セリウムアンモニ
ウム水溶液でCrをエッチングする。ここで、クロムシリ
サイド層（CrSix）18はエッチングされずにエッチング
はストップする。しかる後、（ｄ）図においてHF:H2O＝
1:50〜1:500程度の希弗酸でCrSix18をエッチングする。
この希弗酸が濃い濃度の場合ホトレジストの耐性が悪い
が、上記のように極めて薄い濃度のものでエッチングが
可能であることが実験より解った。又、この希弗酸で
は、高濃度にドープしたn+ａ−Si:H半導体層10はエッチ
ングされないので、ここでもエッチングはストップす
る。この後（ｄ）図において上記同一ソース・ドレイン
電極パターンをそのまま用いて、高濃度にドープしたn+
ａ−Si:H半導体層10をHF＋HNO3＋CH3COOH（Ｉ）＝1:40:
60でエッチングする。
高濃度にドープしたn+ａ−Si:H半導体層はCCl4系やCF4
系などを用いたドライエッチングで行うこともできる。
これら一連のエッチングによってソース17とドレイン16
が完全に分離し、TFTのチャネル部19が形成され、TFT構
造が完成する。
系などを用いたドライエッチングで行うこともできる。
これら一連のエッチングによってソース17とドレイン16
が完全に分離し、TFTのチャネル部19が形成され、TFT構
造が完成する。
本実施例においては、上述したごとく、TFTチャネル部1
9のエッチングにおいて、シリサイド層18が電極金属の
エッチャントにはエッチングされないため、エッチング
ストッパーとして作用している。シリサイド層18がエッ
チングストッパーとして作用することにより、従来ソー
ス・ドレイン電極金属n+層のエッチングに過不足が生じ
ることを著しく減少できた。この結果、大面積にTFT素
子を多数設けるようなTFTアレイも各素子とも均一な特
性が得られるように改善できた。又、ロット間のばらつ
きも少なく、TFT製造プロセスの再現性も向上できた。
9のエッチングにおいて、シリサイド層18が電極金属の
エッチャントにはエッチングされないため、エッチング
ストッパーとして作用している。シリサイド層18がエッ
チングストッパーとして作用することにより、従来ソー
ス・ドレイン電極金属n+層のエッチングに過不足が生じ
ることを著しく減少できた。この結果、大面積にTFT素
子を多数設けるようなTFTアレイも各素子とも均一な特
性が得られるように改善できた。又、ロット間のばらつ
きも少なく、TFT製造プロセスの再現性も向上できた。
（実施例２） 図２（ｄ）は本願発明の実施例の構成を示す図であり、
第２図（ａ）〜（ｄ）はかかる構成を達成するための工
程を説明する図である。
第２図（ａ）〜（ｄ）はかかる構成を達成するための工
程を説明する図である。
図２（ａ）において、絶縁基板21上に透明導電膜23がパ
ターニングされている。同一基板のこの上にTiの金属膜
267を形成する。次に、（ｂ）図において、高濃度にド
ープしたn+ａ−Si:H半導体層20をTi金属膜267上に200度
で形成する。すると、下地Ti267膜と高濃度にドープし
たn+ａ−Si:H半導体層20とは、ａ−Si形成中に反応し、
その中間層としてTiSix変成層（チタンシリサイド層）2
8が形成される。TiSix変成層を高濃度にドープしたn+ａ
−Si:H半導体層形成途中で作るには、プラズマ中では基
板温度はTiとａ−Siが反応する室温から、ガラスの耐熱
温度550℃までの広範囲な領域で行うことができる。こ
の後、（ｃ）図において、TFTのソース電極27とドレイ
ン電極26となるパターニングを行う。この際、CF4系ま
たはCCl4系のドライエッチングを行なうと高濃度にドー
プしたn+ａ−Si:H半導体層20とTiSixシリサイド変成層2
8とTi金属膜267とを連続してエッチングすることができ
る。従来では、Al,Si等のエッチングにおいてCCl4やCF4
を用いる半導体プロセスはあったが、シリサイドがエッ
チング可能であるとした報告はない。このエッチングの
結果、TFTのチャネル部29となる領域が形成される。続
く（ｄ）図において、ソース・ドレイン領域を少なくと
も含むようにａ−Si:H膜のｉ層25及びゲート絶縁膜のSi
N24をプラズマCVDにより形成する。次にTFT領域をアイ
ランド形成し、ゲート電極にNiCrを形成し、ゲート電極
22のパターニングを行うとTFT構造が完成する。
ターニングされている。同一基板のこの上にTiの金属膜
267を形成する。次に、（ｂ）図において、高濃度にド
ープしたn+ａ−Si:H半導体層20をTi金属膜267上に200度
で形成する。すると、下地Ti267膜と高濃度にドープし
たn+ａ−Si:H半導体層20とは、ａ−Si形成中に反応し、
その中間層としてTiSix変成層（チタンシリサイド層）2
8が形成される。TiSix変成層を高濃度にドープしたn+ａ
−Si:H半導体層形成途中で作るには、プラズマ中では基
板温度はTiとａ−Siが反応する室温から、ガラスの耐熱
温度550℃までの広範囲な領域で行うことができる。こ
の後、（ｃ）図において、TFTのソース電極27とドレイ
ン電極26となるパターニングを行う。この際、CF4系ま
たはCCl4系のドライエッチングを行なうと高濃度にドー
プしたn+ａ−Si:H半導体層20とTiSixシリサイド変成層2
8とTi金属膜267とを連続してエッチングすることができ
る。従来では、Al,Si等のエッチングにおいてCCl4やCF4
を用いる半導体プロセスはあったが、シリサイドがエッ
チング可能であるとした報告はない。このエッチングの
結果、TFTのチャネル部29となる領域が形成される。続
く（ｄ）図において、ソース・ドレイン領域を少なくと
も含むようにａ−Si:H膜のｉ層25及びゲート絶縁膜のSi
N24をプラズマCVDにより形成する。次にTFT領域をアイ
ランド形成し、ゲート電極にNiCrを形成し、ゲート電極
22のパターニングを行うとTFT構造が完成する。
本実施例においてはソース・ドレイン電極上にａ−Si膜
のn+層があるばかりでなく、シリサイド層が形成されて
いるため、オーミック性は極めて優れている。従来のよ
うにアルミニウムをソース・ドレイン電極として用いた
場合より特性が安定なTFTが得られるようになった。同
様に、ITOなどの透明導電膜をソース・ドレイン電極と
して用いたシリサイド層が形成されない場合と比較する
と著しいTFT特性の向上が見られた。また、ａ−Si膜の
ｎ＋層やシリサイド層のエッチング仕上がりが良好なた
め、TFT特性にリーク電流等の劣化をもたらすことがな
くなった。
のn+層があるばかりでなく、シリサイド層が形成されて
いるため、オーミック性は極めて優れている。従来のよ
うにアルミニウムをソース・ドレイン電極として用いた
場合より特性が安定なTFTが得られるようになった。同
様に、ITOなどの透明導電膜をソース・ドレイン電極と
して用いたシリサイド層が形成されない場合と比較する
と著しいTFT特性の向上が見られた。また、ａ−Si膜の
ｎ＋層やシリサイド層のエッチング仕上がりが良好なた
め、TFT特性にリーク電流等の劣化をもたらすことがな
くなった。
（発明の効果） 以上、詳細に説明したとおり、本願第１の発明において
はソース・ドレイン電極金属のエッチングと半導体層の
エッチングとの２回以上の工程にわけてエッチングする
ので、最下層の高濃度にドープしたn+ａ−Si:H半導体層
のエッチング再現性、制御性が向上し、歩留まりが向上
できた。第２の発明においては、金属シリサイド膜の加
工性に優れたエッチング工程の採用による再現性と制御
性の大きな効果が得られた。また、両発明ともロット間
ばかりでなく、同一基板上に多数素子を作りつけたTFT
アレイ等の素子間ばらつきを少なくし、均一な特性のも
のを作成できる利点も得られる。
はソース・ドレイン電極金属のエッチングと半導体層の
エッチングとの２回以上の工程にわけてエッチングする
ので、最下層の高濃度にドープしたn+ａ−Si:H半導体層
のエッチング再現性、制御性が向上し、歩留まりが向上
できた。第２の発明においては、金属シリサイド膜の加
工性に優れたエッチング工程の採用による再現性と制御
性の大きな効果が得られた。また、両発明ともロット間
ばかりでなく、同一基板上に多数素子を作りつけたTFT
アレイ等の素子間ばらつきを少なくし、均一な特性のも
のを作成できる利点も得られる。
第１図及び第２図（ａ）〜（ｄ）図はそれぞれ本発明の
実施例を説明する薄膜トランジスタの製造工程を説明す
る断面図、第３図及び第４図はそれぞれ従来例の薄膜ト
ランジスタの特性を説明する図である。 11,21……絶縁基板、12,22……ゲート電極、13,23……
透明導電膜、14,24……ゲート絶縁膜、15,25……半導体
層、16,26……ドレイン電極、17,27……ソース電極、1
8,28……シリサイド変成層、19,29……チャネル部、67,
267……金属膜、10,20……高濃度にドープしたn+ａ−Si
半導体層。
実施例を説明する薄膜トランジスタの製造工程を説明す
る断面図、第３図及び第４図はそれぞれ従来例の薄膜ト
ランジスタの特性を説明する図である。 11,21……絶縁基板、12,22……ゲート電極、13,23……
透明導電膜、14,24……ゲート絶縁膜、15,25……半導体
層、16,26……ドレイン電極、17,27……ソース電極、1
8,28……シリサイド変成層、19,29……チャネル部、67,
267……金属膜、10,20……高濃度にドープしたn+ａ−Si
半導体層。
Claims (2)
- 【請求項１】絶縁基板上に逆スタガード構造のアモルフ
ァスシリコン薄膜トランジスタを設ける製造方法の該薄
膜トランジスタのソース・ドレインのパターニング工程
において、高濃度にドープしたn+ａ−Si:H半導体膜を形
成する工程に続き金属膜を形成して、前記金属膜と高濃
度にドープしたn+ａ−Si:H半導体膜とを反応させ、該反
応で形成されるアモルファスシリコン・シリサイド変成
層を弗酸対水の比が１対50から１対500の希弗酸でエッ
チングすることを少なくとも含むことを特徴とする薄膜
トランジスタの製造方法。 - 【請求項２】絶縁基板上に順スタガード構造のアモルフ
ァスシリコン薄膜トランジスタを設ける製造方法の該薄
膜トランジスタのソース・ドレインのパターニング工程
において、金属膜を形成する工程に続き高濃度にドープ
したn+ａ−Si:H半導体層を形成し、前記金属膜と前記高
濃度にドープしたn+ａ−Si:H半導体層とを反応させシリ
サイド変成層を形成する工程と、ソース・ドレイン電極
の該高濃度にドープしたn+ａ−Si:H半導体層とシリサイ
ド変成層と金属膜の３層膜をCF4系もしくはCCl4系のド
ライエッチングによってパターニングする工程を少なく
とも含むことを特徴とする薄膜トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60091353A JPH0719890B2 (ja) | 1985-04-26 | 1985-04-26 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60091353A JPH0719890B2 (ja) | 1985-04-26 | 1985-04-26 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61248564A JPS61248564A (ja) | 1986-11-05 |
| JPH0719890B2 true JPH0719890B2 (ja) | 1995-03-06 |
Family
ID=14024030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60091353A Expired - Lifetime JPH0719890B2 (ja) | 1985-04-26 | 1985-04-26 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719890B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669095B2 (ja) * | 1985-10-21 | 1994-08-31 | 株式会社日立製作所 | 薄膜トランジスタ |
| JPH0622246B2 (ja) * | 1987-07-22 | 1994-03-23 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| US5943559A (en) * | 1997-06-23 | 1999-08-24 | Nec Corporation | Method for manufacturing liquid crystal display apparatus with drain/source silicide electrodes made by sputtering process |
| JP3431128B2 (ja) * | 1998-08-05 | 2003-07-28 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2011029610A (ja) * | 2009-06-26 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| KR20130030295A (ko) | 2010-07-02 | 2013-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211982A (ja) * | 1984-04-06 | 1985-10-24 | Hitachi Ltd | 薄膜トランジスタ |
-
1985
- 1985-04-26 JP JP60091353A patent/JPH0719890B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61248564A (ja) | 1986-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6018166A (en) | Polysilicon carbon source/drain heterojunction thin-film transistor | |
| US6537843B2 (en) | Thin film transistor and method of manufacturing the same | |
| JP3599827B2 (ja) | アクティブマトリクス液晶ディスプレイの製法 | |
| JPH0719890B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09186345A (ja) | アレイ | |
| JP2572379B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2692914B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6731352B2 (en) | Method for fabricating liquid crystal display | |
| JP2939783B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US5751017A (en) | Thin film transistor having double gate insulating layer | |
| CN107093633B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| JPH1187716A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置用アレイ基板 | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6329924A (ja) | 半導体装置の製造方法 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| JP3419073B2 (ja) | 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子 | |
| JPH05175230A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61239670A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07162006A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPS63172469A (ja) | 薄膜トランジスタ | |
| KR100217140B1 (ko) | 박막트랜지스터의 제조방법 | |
| JP2503001B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05152326A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0250483A (ja) | シリコン薄膜トランジスタの製造方法 |