JPS61239670A - 薄膜トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ガラス等の絶縁基板に設けられたシリコン簿
膜を用いた薄膜トランジスタ及びその製造方法に関する
。

（従来の技術）　　− アモルファスシリコン（ａ−８ｉ）やポリシリコン（ｐ
−８ｉ）を用いた薄膜トランジスタ（Ｔ　Ｐ　Ｔ）は、
低温形成が出来ることや透明な基板、大面積の基板、絶
縁性の基板が利用出来ることなどから、光センサーや液
晶表示などのスイッチング素子として実用化されつつあ
る。

第５図は従来のシリコン薄膜トランジスタの一例を示す
模式的断面図である。

例えばａ−８１ＴＰＴは、ゲート電極５２がパターニン
グされたガラス等の絶縁基板５１−Ｆに、窒化シリコン
膜をゲート絶縁膜５３として、水素化アモルファスシリ
コン［（ａ−Ｅ’ｉ：Ｈ）のノンドープ層及びＮ　層５
５を半導体膜５４として順にそれぞれプラズマＣＶＤ（
化学気相成長）により形成し、その後ａ　−Ｓ　ｉ膜の
ＴＰＴとならない不要部分をエツチング除去し、そのａ
−８ｉ膜上にソース・ドレイン電極用金属５６を形成し
てパターニングし、さらにそのソース・ドレイン電極用
金１４５６上にＩＴＯ（インジウム酸化錫）などを用い
て配線電極５７を形成し、最終的にＴＰＴのチャネル！
　　　　　　部５９を開「１したマスクを用いてそのチ
ャネル部５９に存在する導電層の配線電極５７層、ソー
ス・ドレイン電極５６層、Ｎａ−８ｉ層５５をエツチン
グ除去して製造していた。又、ａ−８ｉ：Ｈｆｌｉけノ
ンドープの場合弱いＮ形であるが、一般に工（真性）形
と呼ばれ、電子の電界効果易動度がドーピングした場合
より大きいので、ＴＰＴの活性層に用いられ、ソース・
ドレイン電極のオーミック性を良くするためにＮ　層が
用いられている。

又、ソース・ドレイン電極にはアルミニウム、ニッケル
クロム、モリブデン、ＩＴＯなどが用いられている。

（発明が解決しようとする問題点） しかしながら、上記のような製造方法や構造で作成した
ＴＰＴ特性は非常に再現性や歩留りの悪＋ いものであった。その原因は上記Ｎａ−８ｉ層のエツチ
ングの再現性が悪いだめであった。又、ｐ−８１を用い
たＴＰＴの場合でもａ−８ｉを用いた上記の製造方法や
構造と基本的に同じであるため、全く同じ問題を有して
いた。

例えば、モリブデン膜を用いたソース・ドレイン電極を
Ｎ　層上に形成した場合、ソース・ドレインを極のモリ
ブデン膜のパターニングに引き続＝　３− いて、ＴＰＴのチャネル部の開口部に存在するＮ＋層を
エツチング除去する必要がある。ところが、ａ−８ｉ、
ｐ−８ｉのエツチングには　硝酸系のエッチャントが一
般に用いられるが、Ｎ　層と１層のエツチング選択性は
小さいから−Ｆ記の工程のＮ＋層エツチング再現性、制
御性は極めて悪い。又、これらのエツチングを例えばＣ
ＨＦ２やＣＣｊ、系のドライエツチングを用いて行った
場合、モリブデン、！：　ａ−８ｉのエツチングの選択
性が十分でないから、モリブデン膜に膜厚分布があると
そのまま下地ａ−８ｉ　　のエツチングに不均一性をも
たらし、大面積基板に多数累子設けたとき素子間で特性
が異なる場合もあった。

Ｎ　層がエツチング残として存在すると、この＋ Ｎ　層は導電膜なのでソース・ドレイン間を短絡させて
しまい、ソース・ドレイン間リーク電流が生じる。第６
図はゲート電圧とソース・ドレイン電５＆の関係を示す
図である。Ｎ　層でソース・ドレイン間が短絡すると、
同図に破線で示したようなゲート電圧／ソース・ドレイ
ン電渚脇性となってしまり。したがって、一般的に）−
１：Ｎ＋層の厚さ以上の深さをエツチングし、第５図に
示したＴＰＴチャネル部５９のようにノンドープ層まで
わずかにエツチングする方法が採用される。しかしなが
ら、前述したようにａ−８１及びｐ−Ｅｌｌ　のノンド
ープ層とドープ層のエツチング選択性は小さいから、上
記の方法ではノンドープ層をオーバーエツチングしてし
まう場合が生じ、不均一が生じている場合には著しくノ
ンドープ層が薄くなって１−まり場合も生じる。その場
合には第６図の一点鎖線で示したゲート電圧／ソース・
ドレイン電流特性となってしまう。以上述べたように、
従来はシリコン薄膜のノンドープ層とドープ層とを選択
性良くエツチングする方法やドープ層を過不足なくエツ
チングするための構造がなく、その開発が望まれていた
。

そこで、本発明の目的は、特性の再現性と製造歩留りに
優れた薄膜トランジスタ及びその製造方法の提供にある
。

（問題点を解決するだめの手段） 前述の問題点を解決するために本願の第１の発明が提供
する手段は、絶縁基板上に順に、ゲート電極、ゲート絶
縁膜及び半導体膜が形成され、前記半導体膜上にソース
・ドレイン電極が設けられた構造を有する薄膜トランジ
スタであって、前記ソース・ドレイン電極に接する領域
の前記半導体膜は表面から浅い範囲にＮ形又はＰ形の高
濃度不純物を含み１、前記Ｎ形又はＰ＋形不純物は前記
半導体膜中に前記表面から拡散した前記ソース・ドレイ
ン電極の金属よりも浅い範囲に分布していることを特徴
とする。

捷た、前述の問題点を解決するために本願の第２の発明
が提供する手段は、ゲート電極が設けられた絶縁基板上
にゲート絶縁膜及び半導体膜を順次に形成する工程と、
前記半導体膜上にソース・ドレイン電極を設ける工程と
を含む薄膜トランジスタの製造方法であって、前記ソー
ス・ドレイン１　　　　　電極に接する側の前記半導体
膜に形成されたＮ＋形又はＰ　形の高濃度不純物層の不
純物分布の深さ以上の深さに前記ソース・ドレイン電極
金属を拡散させる工程と、前記ソース・ドレイン電極を
除く領域にも形成された前記ソース・ドレイン電極金属
をエツチングする工程と、前記高濃度不純物を含みかつ
前記拡散した前記金属をも含む前記半導体膜の領域とを
エツチングする工程とを含む。

（作用） 本発明の薄膜トランジスタでは、上記手段により、シリ
コン半導体膜のノンドープ層とドープ層のエツチング選
択性が著しく向上するから、薄膜トランジスタの特性の
再現性が向上する。

又、本発明の薄膜トランジスタの製造方法では、上記の
手段により、トランジスタのチャネル部の半導体膜のド
ープ層を過不足なくエツチングできるから、従来に比較
し簡単なプロセス追加だけで、その製造歩留りが著しく
向上する。

（実施例） 以下、本発明の実施例について、図面を参照して説明す
る。

（実施例１） 第１図は本願の第１の発明の実施例の構成を示す模式的
な断面図である。

第１図において、５ｉｏｔ　コートされたソーダガラス
を用いた絶縁基板１上１ｃｃｒによるゲート電極２がパ
ターニングされて設けられている。この上にプラズマＣ
ＶＤを用いて形成されたＥＩｉＨのゲート絶縁膜３およ
びａ−８ｉ：Ｈ膜の半導体膜４が設けられ、そのａ−８
ｉ：Ｈ膜はノンドープ層とリンがハイトープされたＮ　
半導体層５とから成り、かつＴＰＴとならない不要部分
のａ−８ｉ、：、Ｈ膜は除去されている。このａ−８ｉ
：Ｈ膜を上面から囲むようにＣｒによるソース・ドレイ
ン電極６がパターニングされて設けられている。このソ
ース・ドレイン電極６に接続するようにその上にＩＴＯ
の配線電極７がパターニングされて設けられている。

本実施例の特徴的な構造として、ソース・ドレイン電極
６下の半導体層４には、Ｎ　半導体層５の厚さ以上の深
さで、ソース・ドレイン電極６に用いたＣｒが拡散した
金属拡散層８が形成されている。

又ソース・ドレイン電極間のＴＰＴチャネル部９は上記
Ｎ　半導体層５を含む金属拡散層８の深さまでエツチン
グ除去されてノンドープ層が露出している。以上が基本
的な構造であるが、必要によってパッシベーション膜等
を付加する場合がある。

上記ソース・ドレイン電極６下のＮ　半導体層５を含む
金属拡散層８を原子分析した結果、Ｎ不純物のリンとソ
ース・ドレイン電極に用いたＯｒとの深さ方向の分布の
様子の１例は第２図に示すようなものであった。一点鎖
線で示したＳｌの分布はａ−８ｉ：Ｈ膜の８１である。

又、破線で示したＰの分布はＮａ−１１１１層のドーパ
ン）Ｐであり、第２図で示した試料の例では約１３０λ
厚のＮ　　ａ　−８１層がａ−８１膜の成膜時に形成さ
れていた場合である。しかし第２図の実際のＰの分布を
見ると約１５０λ程度の深さになっておシ、後で述べる
Ｃｒ　を拡散させるためのプロセス等でやや拡散したか
、もしくは成膜時の見積誤差かで数１ＯＡ異なったもの
と思われる。一方、同図に実線で示したＣｒの分布は約
１８０λ程度の深さに達している。

第２図で示した例の試料は２５０℃で１時間ソース・ド
レイン電極のＣｒをＮ　　ａ−８１側に拡散させた場合
の結果で、その条件ではＣｒの金属拡散層が約１８０λ
程度となり、Ｈａ−Ｅｌｉ層の厚さ以上の深さまで形成
されていることが確められた。

ソース・ドレイン電極金属を拡散させた場合、同時にＮ
　層の不純物も拡散するがＮ　もしくはＰ＋形にするた
めの一般的なり／・ボロン等の拡散係数よりソース・ド
レイン電極に用いる金属のチタン、モリフテン、クロム
、ニッケルクロム。

アルミニウム、タングステンなどの拡散係数は１００℃
〜８００℃の温度範囲で約２桁から１０桁以上も異なる
。したがって、Ｈ層の不純物分布の変化以上に金属を拡
散させた層を形成できる。

又、拡散層厚を厚くするためには拡散温度と時間のファ
クターで制御できることは周知のことである。しかし、
本発明の対象とするシリコン薄膜ＴＦ′Ｔでは、ａ−８
ｉ：Ｈ膜を用いた場合約３００℃以下、ソーダガラス基
板を用いてｐ−８１膜を用ｊ　　　　　　いた場合約６
００℃以下、石英ガラス基板を用いてｐ−８ｉ膜を用い
た場合約８００℃以下などの使用材料からの温度制限が
存在する。したがって、ａ−８ｉＴＰＴでは約３００λ
程度までのハイトープ層を金属拡散層化することが可能
で、ｐ−８１ＴＰＴでは約２０００λ程度までの金属拡
散層を形成することが可能である。一方、電極コンタク
ト用ハイトープ層は５０λ〜２００λ程の厚さで十分で
あるから、ハイトープ層領域以上の深さに金属拡散層を
作ることができる。

上記のようにシリコン半導体膜のハイトープ層の厚さ以
上の深さに金属拡散層を設ける構造とす　　　　　　ｊ
ることで、次のような製造プロセス上の利点及び、結果
的にＴＰＴ特性への効果があることを本発明において新
だに見い出された。

シリコンのノンドープ層とハイトープ層とのエツチング
選択比は従来２倍以下と小さいものであったが、上記の
ようにハイトープ層を金属拡散層化することで１０倍以
上の選択比が弗硝酸系のウェットエツチングでも得られ
た。又、不純物はＰ形でもＮ形でも高い選択比が得られ
た。この弗硝酸系エツチング液は弗酸濃度より硝酸や水
の割合いが１０倍以上であり、極端な場合硝酸を全く含
まず、弗酸を水で１０倍から５００倍まで単に希釈した
液でも金属拡散層はエツチングが可能であった。これに
対し、金属が拡散していないシリコン層は弗酸のみでは
全くエツチングされなかった。

金属拡散層をエツチングするエツチング液の弗酸濃度が
低いことは、基板にガラスを用いる等、弗酸に対する耐
薬品性のない材料が一部に用いられているデバイスの作
製には有利なことである。なお、エツチング液は弗酸の
みでなく、硝酸も混入していた場合に、金属拡散層の金
属が低濃度となる深い分布の領域までエツチングできる
のでソース・ドレイン電極の分離が完全なものとなる。

又、エツチングにはＣＦ４系のドライエツチングプロセ
スを用いることができる。従来の７１イド一プ層は半導
体膜を形成する際に不純物を膜中に導入（ドープ）する
方法で形成されているので、ノンドープ層といえども膜
中に含まれる不純物濃度は、一般的に、Ｓｉに対してＩ
Ｓ以下であったものが、本発明のように、この・・イド
ープ層にさらに金属を拡散した層ではさらに金属濃度が
加わシ表面では数１０チにも達するから、本実施例の構
造ではノンドープ層とハイトープ層のエツチング選択比
が向上したものと思われる。

したがって、ソース・ドレイン電極間のハイド　　　　
　。

−プシリコン層をエツチング除去してＴＰＴのチャネル
部を形成する場合のハイトープ層のエッチ　　　　　　
、′ングの再現性が著しく向上した。又その結果、ＴＦ
’ｒ特性についても第６図で従来例を説明した　　　　
　゛ようなばらつきや不良が無くなり、極めて歩留りを
向上させることができた。

（実施例２） 第３図（ａ）〜（ｄ）は本願の第２の発明の第１の実施
例により形成される構造を工程順に示す断面図である。

この実施例では、第３図（ａ）に示す如く、ソーダガラ
スを用いた絶縁基板３１上にモリブデンを用いてゲート
電極３２をパターニングした。この上にプラズマＣＶＤ
を用いて８１Ｎのゲート絶縁膜３４及び／７ドープａ−
８ｉ：Ｈ工半導体膜３５を１５００人、リンドープａ−
Ｅｌｆ：ＨＮ　　半導体層３０を８０人それぞれ連続し
て形成した。その後、ＴＰＴとなる領域を残してａ−８
１：Ｈ膜をエツチング除去してアイランド状に形成した
。次に第３図（ｂ）の構造を形成する。この工程では、
基板を温度２００℃に保ってＣｒをソース・ドレイン電
極用金稿膜６７として形成し、パターニングした。さら
にこの上に工ＴＯによる透明導電膜３３を基板温度２５
０℃に保って形成した。このＩＴＯをソース・ドレイン
電極上に高温で形成することは、Ｃｒをａ−日１：Ｈ膜
中に積極的に拡散させて金属拡散層３８を形成する目的
である。Ｃｒ膜の形成も、ＩＴＯの形成も真空装置を用
いて加熱して形成するので、基板が冷却するまでにも３
０分から２時間程度必要であり、このことも１配のよう
にソース・ドレイン金属をａ−８ｉ：Ｈ膜中に拡散させ
る目的には好都合であり、拡散させるための別工程を特
に必要としない。さて、次の第３図（Ｃ）の構造を形成
する。

ｊ　　　　　　この工程では、ＩＴＯ上にソース・ドレ
イン電極のマスクパターンを設け、例えば塩化第２鉄と
塩酸との混合液などの１ＴＯエツチヤントを用いて、Ｉ
ＴＯをエツチングした。同一マスクを用いて、続いてＣ
ｒを、例えば硝酸第２セリウムアンモニウム溶液のエッ
チャントを用いてエツチングした。

ここでＣｒのソース電極３７．ドレイン電極３６が形成
される。さらに続いて同図（ｄ）の構造を形成する。こ
の工程でも同一マスクを用いて、Ｎ　半導体層３０を含
む金属拡散層３８を２００倍希釈の弗酸溶液で除去した
。すると、ソース電極３７とドレイン電極３６との間に
存在した導電膜は全てエツチング除去され、ａ−８ｉ：
Ｈ膜の１層が露出したＴＰＴチャネル部３９が形成され
る。又、１層膜厚は形成時の膜厚にほぼ同じ１４００人
が残っていた。したがって、希弗酸にはａ−８１：Ｈ膜
の１層は全くエツチングされず、金属拡散層３８に含ま
れたａ−８ｉ：Ｈ，Ｎ層のみがエツチングされるため、
Ｎ　層のエツチング過不足が生じなく極めて再現性よく
デバイス作成できた。

（実施例３） 第４図（ａ）〜（ｄ）は本願の第２の発明の第２の実施
例により形成される構造を工程順に示す断面図で一１５
＝ ある。

本実施例では、第４図（ａ）に示す如く、硅酸ガラスを
用いた絶縁基板４１上にＣｒによるゲート電極４２とＳ
ｎＯ，による透明導電膜４３をそれぞれ別工程で形成し
、同一平面上に分離してパターニングｌ−た。次に、同
図（ｂ）の構造を形成する。この工程では、低圧化学気
相成長法（ＬＰＧＶＤ）を用いて、５ｉｌＪをゲート絶
縁膜４４として、ノンドープｐ−８１膜の半導体膜４５
を１００ＯＡ、ボ日ンドープｐ−８１Ｊ［のＰ　半導体
層４５１を２０ＯＡそれぞれ基板温度６００℃で形成し
た。この後ＴＰＴ領域のアイランド形成と、ゲート絶縁
膜４４へのコンタクト穴の形成を行った。次に、第４図
（Ｑ）の構造を形成する。この工程では、ソース・ドレ
イン電極となるＣｒを形成した。次にソース−ドレイン
電極のパターニング前に、５００℃に保たれた水素界囲
気の電気炉に基板を挿入し、Ｃｒをｐ−８１中に３０分
拡散して金属拡散層４８を形成した。

この後Ｃｒをソース電極４７．ドレイン電極４６にＣｒ
用のエッチャントを用いてエツチングし、パ〜１６− ターニングした。さらに、このソース拳ドレイン電極４
６．４７と同一マスクパターンを用いて、弗酸：硝酸：
水が１：］５０：１００の溶液でエツチングしたところ
、ノンドープｐ　−８１とＰ　ｐ−８１とが選択性良く
エツチングでき、第４図（ｄ）に示すようにＴＩＦＴの
チャネル部４９はエツチングの過不足なく歩留り良く形
成できた。又、同一基板内に作られた多数の同−ＴＰＴ
は全く同じ特性　　　　　　□゛を示し、素子の均一性
も向上した。　　　　　　　　　　　　　ｌｌ（発明の
効果） 以上詳細に説明したとおり、本発明の薄膜トランジスタ
では、バイドーグ層の深さ以上の深さが金属拡散層とな
る構造としたことで、ソース・ドレイン電極間のハイト
ープ層を選択性良くエツチング除去でき、ＴＰＴ特性の
再現性１歩留りが向上する。

又、本発明の薄膜トランジスタ（ＴＰＴ）の製造方法に
よれば、ソース・ドレイン電極に用いた金属を、それら
の電極パターニングする前に、ハイトープ層の深さ以上
の深さまで拡散させ、ＴＰＴチャネル部に存在するその
ハイトープ層を金属拡散層と同時に弗酸系エツチング液
でエツチングするので、ハイトープ層を過不足なく、エ
ツチング除去することができるから、極めて高い製造歩
留りを達成することができ、大面積デバイスでも素子の
均一性が著しく良い。

【図面の簡単な説明】

第１図は本願の第１の発明の一実施例の模式的な断面図
、第２図は第１図実施例の半導体膜における組成の深度
方向分布を示す図、第３図（ａ）〜（ｄ）は本願の第２
の発明の第１の実施例において形成される構造を工程順
に示す断面図、第４図（ａ）〜（ｄ）は本願の第２の発
明の第２の実施例において形成される構造を工程順に示
す断面図、第５図は従来のシリコン薄膜トランジスタの
模式的な断面図、第６図はシリコン薄膜トランジスタに
おけるゲー１　　　　　　　ト電圧対ソース・ドレイン
電流特性を示す図である。 １．３１．４１１　５１・ｉ・絶縁基板、２．　３２゜
４２．５２・・・ゲート電極、３＋　　３４ｔ　　４４
ｅ　　５３・・・ゲート絶縁膜、４．　３５．　４５ｅ
　　５４・・・半導体膜、５．３０＄　　５５・・・Ｎ
＋半導体層、４５１・・・Ｐ＋半導体層、６．５６・・
・ソース・ドレイン電極、３６．４６・・・ドレイン電
極、３７．４７・・・ドレイン電極、７，５７・・・配
線電極、８．３８．４８・・・金属拡散層、９＝　　３
９＊　　４９ｔ　　５９・・・ＴＰＴチャネル部、３３
．４３・・・透明導電膜。 代理人　　弁理士　　本　庄　伸　介 り　　　寸　　　（ｖ）　　　Ｎ　　　”　　　　　０
（”！ＩｇＪ丑）　Ｉ／　”ｌ＆　＆針寸 区

Claims (2)

【特許請求の範囲】
1. （１）絶縁基板上に順に、ゲート電極、ゲート絶絶膜及
   び半導体膜が形成され、前記半導体膜上にソース・ドレ
   イン電極が設けられた構造を有する薄膜トランジスタに
   おいて、前記ソース・ドレイン電極に接する領域の前記
   半導体膜は表面から浅い範囲にＮ＾＋形又はＰ＾＋形の
   高濃度不純物を含み、前記Ｎ＾＋形又はＰ＾＋形不純物
   は前記半導体膜中に前記表面から拡散した前記ソース・
   ドレイン電極の金属よりも浅い範囲に分布していること
   を特徴とする薄膜トランジスタ。
2. （２）ゲート電極が設けられた絶縁基板上にゲート絶縁
   膜及び半導体膜を順次に形成する工程と、前記半導体膜
   上にソース・ドレイン電極を設ける工程とを含む薄膜ト
   ランジスタの製造方法において、前記ソース・ドレイン
   電極に接する側の前記半導体膜に形成されたＮ＾＋形又
   はＰ＾＋形の高濃度不純物層の不純物分布の深さ以上の
   深さに前記ソース・ドレイン電極金属を拡散させる工程
   と、前記ソース・ドレイン電極を除く領域にも形成され
   た前記ソース・ドレイン電極金属をエッチングする工程
   と、前記高濃度不純物を含みかつ前記拡散した前記金属
   をも含む前記半導体膜の領域をエッチングする工程とを
   含む薄膜トランジスタの製造方法。