JPH02284443A - 半導体領域を横方向に分離した素子およびその製法 - Google Patents
半導体領域を横方向に分離した素子およびその製法Info
- Publication number
- JPH02284443A JPH02284443A JP2072294A JP7229490A JPH02284443A JP H02284443 A JPH02284443 A JP H02284443A JP 2072294 A JP2072294 A JP 2072294A JP 7229490 A JP7229490 A JP 7229490A JP H02284443 A JPH02284443 A JP H02284443A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- forming
- silicon
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 142
- 238000004519 manufacturing process Methods 0.000 title description 8
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 36
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 125000006850 spacer group Chemical group 0.000 claims abstract description 34
- 229920005591 polysilicon Polymers 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 230000003647 oxidation Effects 0.000 claims abstract description 22
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 230000001590 oxidative effect Effects 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 238000000926 separation method Methods 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims 7
- 238000007789 sealing Methods 0.000 claims 5
- 238000000059 patterning Methods 0.000 claims 3
- 238000001020 plasma etching Methods 0.000 abstract description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、−膜内に、半導体素子に関し、更に詳しくは
、横方向に分離された半導体領域を有づる半導体素子お
よびその製造方法に関する。
、横方向に分離された半導体領域を有づる半導体素子お
よびその製造方法に関する。
（従来技術おＪ、び解決すべき課題）
現在、技術上半導体の領域を横方向分離した構成か多数
知られている。しかし、現存の構成には一般的な問題か
おる。例えば、このような１つの構成は、ウィンドを有
する窒素マスクを使用し、この場合この窓を通って一般
的にポリシリコンの半導体領域か酸化されている。この
Ｊ、うな方法を使用する場合の主要な問題点として、結
果的に素子の構造が平面でなくなること、ポリシリコン
の側壁か垂直でなくなること、および酸化物による浸蝕
の変動性のためにポ（ノシリコンの寸法かかなり変化す
ることかある。
知られている。しかし、現存の構成には一般的な問題か
おる。例えば、このような１つの構成は、ウィンドを有
する窒素マスクを使用し、この場合この窓を通って一般
的にポリシリコンの半導体領域か酸化されている。この
Ｊ、うな方法を使用する場合の主要な問題点として、結
果的に素子の構造が平面でなくなること、ポリシリコン
の側壁か垂直でなくなること、および酸化物による浸蝕
の変動性のためにポ（ノシリコンの寸法かかなり変化す
ることかある。
ドロブニー他（Ｄｒｏｂｎｙ ｅｔ ａｌ、）は、ＩＥ
ＥＦの１９８８年に開催されたバイポーラ回路と技術に
関するミーティングの付録■ＩＩ、論文６．１の「平面
化自己整合ダブル・ポリシリコンバイポーラ技術」とい
う名称の論文で、窒素窓によるポリシリコン酸化のＳＷ
ＡＭＩによる修正を教示している。窒化物の側壁スペー
サは酸化物による浸蝕を減少させる。しかし、酸化後に
結果として１ｑられる構造の最終的な平面性は、窒化物
の側壁の堆積とポリシリコンの酸化の前に行われるポリ
シリコンの半分に対するエツチングによって決まる。
ＥＦの１９８８年に開催されたバイポーラ回路と技術に
関するミーティングの付録■ＩＩ、論文６．１の「平面
化自己整合ダブル・ポリシリコンバイポーラ技術」とい
う名称の論文で、窒素窓によるポリシリコン酸化のＳＷ
ＡＭＩによる修正を教示している。窒化物の側壁スペー
サは酸化物による浸蝕を減少させる。しかし、酸化後に
結果として１ｑられる構造の最終的な平面性は、窒化物
の側壁の堆積とポリシリコンの酸化の前に行われるポリ
シリコンの半分に対するエツチングによって決まる。
このことはきわめて困難であるか、その理由は、エツチ
ングを堆積されたシリコンの厚さの半分のところで停止
するように制御する問題が再現性と生産性の妨げになっ
ているからである。更に、この方法によって教示されて
いる側壁はシールされていない。
ングを堆積されたシリコンの厚さの半分のところで停止
するように制御する問題が再現性と生産性の妨げになっ
ているからである。更に、この方法によって教示されて
いる側壁はシールされていない。
１９８７年４月２１日付てマース（ｌ！２（ト１ａａｓ
ｅｔａｌ、）に付与された１半導体素子の製造方法と
この方法によって製造された半導体素子」という名称の
米国特許第４，６５９，４２８号は別のアプローチを開
示している。この特許の場合、シリコンの特性の分離は
、低い温度で行われる不純物を添加していないポリシリ
コンまたはシリコンの層と、不純物を多量に添加したポ
リシリコンまたはシリコンの層との酸化速度の差、ずな
わら蒸気による酸化条件によって決まる寸法を有づる溝
によって達成される。対象とするポリシリコンまた【Ａ
、モノシリコン層に対して多量の不純物を添加すること
に対する絶対的な要求が存在する。対象とする多量に不
純物を添加された層と不純物を添加されていない犠牲ポ
リシリコン層との間の酸化の差（約１０倍の差）が、こ
の工程のコンセプトの中心である。
ｅｔａｌ、）に付与された１半導体素子の製造方法と
この方法によって製造された半導体素子」という名称の
米国特許第４，６５９，４２８号は別のアプローチを開
示している。この特許の場合、シリコンの特性の分離は
、低い温度で行われる不純物を添加していないポリシリ
コンまたはシリコンの層と、不純物を多量に添加したポ
リシリコンまたはシリコンの層との酸化速度の差、ずな
わら蒸気による酸化条件によって決まる寸法を有づる溝
によって達成される。対象とするポリシリコンまた【Ａ
、モノシリコン層に対して多量の不純物を添加すること
に対する絶対的な要求が存在する。対象とする多量に不
純物を添加された層と不純物を添加されていない犠牲ポ
リシリコン層との間の酸化の差（約１０倍の差）が、こ
の工程のコンセプトの中心である。
本発明は、シールされ横方向に分離された半導体領域を
有し上述の問題点を緩和または解消する素子およびその
製造方法を開示する。
有し上述の問題点を緩和または解消する素子およびその
製造方法を開示する。
従って、本発明の目的は、横方向に分離された半導体領
域を有する素子の製造方法を提供することであり、この
場合、この半導体領域に対する浸蝕は行われない。
域を有する素子の製造方法を提供することであり、この
場合、この半導体領域に対する浸蝕は行われない。
本発明の他の目的は、フォトリソグラフィーによって決
められたパラメータ以上に縮小することのできる横方向
に分離された半導体領域を有する素子の製造方法を提供
することである。
められたパラメータ以上に縮小することのできる横方向
に分離された半導体領域を有する素子の製造方法を提供
することである。
本発明の更に他の目的は、素子か平坦な仕上げ構造を有
する横方向に分離された半導体領域を有する素子の製造
方法を提供することである。
する横方向に分離された半導体領域を有する素子の製造
方法を提供することである。
本発明の更に他の目的は、横方向に分離された半導体領
域を有する素子の製造方法を提供することであり、この
場合、垂直方向に絶縁する側壁によって、側面に並ふ誘
電特性に対する熱処理の期間中に添７ＪＤ不純物か横方
向に損失することが防止される。
域を有する素子の製造方法を提供することであり、この
場合、垂直方向に絶縁する側壁によって、側面に並ふ誘
電特性に対する熱処理の期間中に添７ＪＤ不純物か横方
向に損失することが防止される。
」ニ述およびその他の目的と利点は、本発明によって達
成され、この場合、この実施例の１部として、半導体基
板が設【プられ、この半導体基板上に半導体領域を形成
し、この半導体領域を横方向に絶縁するために、不純物
と酸化に対して不浸透性を有する絶縁側壁が形成される
。
成され、この場合、この実施例の１部として、半導体基
板が設【プられ、この半導体基板上に半導体領域を形成
し、この半導体領域を横方向に絶縁するために、不純物
と酸化に対して不浸透性を有する絶縁側壁が形成される
。
（実施例）
第１図ないし第３図は、処理中の半導体構造の一部の拡
大断面図である。先ず、半導体基板１０を設ける（第１
図）。この実施例では、半導体基板１０は単結晶シリコ
ンによって構成されているが、当業者は、この半導体基
板１０を技術上周知の他の多くの半導体材料の１つによ
って構成することが可能でおることを理解ずべきで必る
。勿論、半導体構造の種々の他の構成ｔｒｊＪ利は、半
導体基板１０を構成する何科と電気的および物理的に対
応しなければならないことを理解しなＣプればならない
。
大断面図である。先ず、半導体基板１０を設ける（第１
図）。この実施例では、半導体基板１０は単結晶シリコ
ンによって構成されているが、当業者は、この半導体基
板１０を技術上周知の他の多くの半導体材料の１つによ
って構成することが可能でおることを理解ずべきで必る
。勿論、半導体構造の種々の他の構成ｔｒｊＪ利は、半
導体基板１０を構成する何科と電気的および物理的に対
応しなければならないことを理解しなＣプればならない
。
分離酸化層１２か、次に半導体基板１０」二に形成され
る。分離酸化層１２は、この実施例では二酸化シリコン
によって構成される。分離酸化層１２の形成に続いて、
絶縁層１／ｌかその十に成長される。この実施例では、
絶縁層１４は、窒化シリコンによって構成され、低圧ま
たはプラズマ強化化学気相成長法によって分前酸化層１
２上に堆積される。絶縁層１４は、不純物と酸化の両方
に対して不浸透性であることが重要である。この好適な
実施例では、分離酸化物上に抵抗を形成する工程を明ら
かにしているか、本発明は活性領域上に電極を形成する
工程に対しても同様に適応可能でおることを当業者は理
解ずべきである。このことは、分Ｎｔ酸化Ｍ１２と場合
によっては絶縁層１４とを除去することによって達成さ
れる。
る。分離酸化層１２は、この実施例では二酸化シリコン
によって構成される。分離酸化層１２の形成に続いて、
絶縁層１／ｌかその十に成長される。この実施例では、
絶縁層１４は、窒化シリコンによって構成され、低圧ま
たはプラズマ強化化学気相成長法によって分前酸化層１
２上に堆積される。絶縁層１４は、不純物と酸化の両方
に対して不浸透性であることが重要である。この好適な
実施例では、分離酸化物上に抵抗を形成する工程を明ら
かにしているか、本発明は活性領域上に電極を形成する
工程に対しても同様に適応可能でおることを当業者は理
解ずべきである。このことは、分Ｎｔ酸化Ｍ１２と場合
によっては絶縁層１４とを除去することによって達成さ
れる。
半導体層１Ｇは、絶縁層１４の形成に続いて形成される
。半導体層１６は、本実施例ではポリシリコンによって
構成され、低圧またはプラズマ強化化学気相成長法によ
って形成される。当業者は、非晶質シリコンかまた半導
体層１６を形成するために使用可能で必ることを理解す
べきである。半導体層１６の形成に続いて、絶縁層１Ｂ
がその上に形成される。絶縁層１８は、窒化シリコンに
よって形成され、低圧またはプラズマ強化化学気相成長
法によって形成される。再び、この絶縁層１８は、不純
物と酸化の両方に対して不浸透性であることか重要であ
る。誘電体層２０か、次に絶縁層１８の上に形成される
。この誘電体層２０（５ｊ１、この実施例では、二酸化
シリコンによって構成され、低圧化学気相成長法または
プラズマ強化化学気相成長法のような適当な工程によっ
て形成することか可能でおる。
。半導体層１６は、本実施例ではポリシリコンによって
構成され、低圧またはプラズマ強化化学気相成長法によ
って形成される。当業者は、非晶質シリコンかまた半導
体層１６を形成するために使用可能で必ることを理解す
べきである。半導体層１６の形成に続いて、絶縁層１Ｂ
がその上に形成される。絶縁層１８は、窒化シリコンに
よって形成され、低圧またはプラズマ強化化学気相成長
法によって形成される。再び、この絶縁層１８は、不純
物と酸化の両方に対して不浸透性であることか重要であ
る。誘電体層２０か、次に絶縁層１８の上に形成される
。この誘電体層２０（５ｊ１、この実施例では、二酸化
シリコンによって構成され、低圧化学気相成長法または
プラズマ強化化学気相成長法のような適当な工程によっ
て形成することか可能でおる。
開口部２２は、誘電体層２０と絶縁層１８を通って形成
される。開口部２２は、半導体層１６に対して伸び、技
術上周知の多くの方法によって形成することか可能であ
るか、本実施例の場合、マスクの形成に続いて、反応イ
オン・エツチング法か使用される。開口部２２がエツチ
ングされた後、側壁スペーク層２４か索子構３への表面
に形成される（第２図）。これは開口部２２内と誘電体
層２０上に配設されている側壁スペーサ層２／ｌを含む
。本実施例の場合、側壁スペーサ層２４は、低圧または
プラズマ強化化学気相成長法によって形成される窒化シ
リコンによって構成される。側壁スペーサ＠２４は、形
成された後、エツチングされて開口部２２に残っている
側壁スペーサ２６を除いて開口部内２２内の誘電体層２
０と半導体層１６を露出する（第３図）。この実施例の
場合、側壁スペーサ層２４のエツチングは、反応イオン
・エツチングによって行われる。側壁スペーサ２Ｇの横
方向の面積の減少を最少限にするため、高度に異方性の
エツチングか必要であることを当業者は理解しなければ
ならない。
される。開口部２２は、半導体層１６に対して伸び、技
術上周知の多くの方法によって形成することか可能であ
るか、本実施例の場合、マスクの形成に続いて、反応イ
オン・エツチング法か使用される。開口部２２がエツチ
ングされた後、側壁スペーク層２４か索子構３への表面
に形成される（第２図）。これは開口部２２内と誘電体
層２０上に配設されている側壁スペーサ層２／ｌを含む
。本実施例の場合、側壁スペーサ層２４は、低圧または
プラズマ強化化学気相成長法によって形成される窒化シ
リコンによって構成される。側壁スペーサ＠２４は、形
成された後、エツチングされて開口部２２に残っている
側壁スペーサ２６を除いて開口部内２２内の誘電体層２
０と半導体層１６を露出する（第３図）。この実施例の
場合、側壁スペーサ層２４のエツチングは、反応イオン
・エツチングによって行われる。側壁スペーサ２Ｇの横
方向の面積の減少を最少限にするため、高度に異方性の
エツチングか必要であることを当業者は理解しなければ
ならない。
第４図ないし第１１図は、処理中の半導体構造の一部の
拡大断面図であり、これらの図は１つの実施例を示す。
拡大断面図であり、これらの図は１つの実施例を示す。
開口部２２中に側壁スペーサ２６を形成するのに続いて
、側壁スペーサ２６の間に配設される半導体層１６の部
分が部分的に酸化されて酸化領域２８を形成するが、こ
れらの領域は本実施例では比較的厚さが大きい。酸化領
域２８の最小厚さは以下で説明する側壁開口部３０を形
成するために使用するエツチング・マスクとして機能す
るための要求によって決められる。この酸化は、−設面
に側壁スペーサ２６間の半導体層の露出した領域を熱酸
化させることによって行われる。−度酸化領域２８か形
成されでしまうと、側壁スペーサ２６か除去され、開口
部２２内の半導体層１６の非酸化部分か露出される（第
５図）。
、側壁スペーサ２６の間に配設される半導体層１６の部
分が部分的に酸化されて酸化領域２８を形成するが、こ
れらの領域は本実施例では比較的厚さが大きい。酸化領
域２８の最小厚さは以下で説明する側壁開口部３０を形
成するために使用するエツチング・マスクとして機能す
るための要求によって決められる。この酸化は、−設面
に側壁スペーサ２６間の半導体層の露出した領域を熱酸
化させることによって行われる。−度酸化領域２８か形
成されでしまうと、側壁スペーサ２６か除去され、開口
部２２内の半導体層１６の非酸化部分か露出される（第
５図）。
本実施例の場合、側壁スペーサ２６は湿式窒素エツチン
グによって除去される。
グによって除去される。
開口部２２内の半導体層１６の露出された領域かエツチ
ングによって除去されて絶縁層１／ｌを露出し、これに
よって側壁開口部３０を形成する（第６図）。側壁開口
部３０鑓１、半導体層１６の異方性反応イオン・エツチ
ングによって形成される。開示した方法による側壁開口
部３０の形成によって、この側壁開口部３０はフ′７１
１〜リソグラフィーの手法によって形成される場合より
も幅が狭くなる。
ングによって除去されて絶縁層１／ｌを露出し、これに
よって側壁開口部３０を形成する（第６図）。側壁開口
部３０鑓１、半導体層１６の異方性反応イオン・エツチ
ングによって形成される。開示した方法による側壁開口
部３０の形成によって、この側壁開口部３０はフ′７１
１〜リソグラフィーの手法によって形成される場合より
も幅が狭くなる。
一度側壁開口部３０か形成されてしまうと、］ンフオー
マル（ｃｏｎｆｏｒｍａ ｌ ）層３２が側壁間Ｉ」部
３０内および誘電体層２０と酸化領域２Ｂの露出部の上
に形成される（第７図〉。この実施例の揚合、コンフォ
ーマル層３２は窒化シリコンによって構成され、低圧ま
たはプラズマ強化化学気相成長法によって形成される。
マル（ｃｏｎｆｏｒｍａ ｌ ）層３２が側壁間Ｉ」部
３０内および誘電体層２０と酸化領域２Ｂの露出部の上
に形成される（第７図〉。この実施例の揚合、コンフォ
ーマル層３２は窒化シリコンによって構成され、低圧ま
たはプラズマ強化化学気相成長法によって形成される。
コンフ刀−マル層３２を形成するのに使用される材料は
、不純物と酸化の両方に対して不浸透性であることが重
要である。
、不純物と酸化の両方に対して不浸透性であることが重
要である。
コンフォーマル層３２は次にエツチングによって取り去
られ、酸化領ｂｉ２Ｂ上に伸びる側壁３４のみを残す（
第８図）。］コンフォーマル層３のエツチング（は、反
応イオン・エツチング法によって行われる。これに続い
て、酸化領域２８の下に残っている半導体層１６の部分
が完全に酸化される（第９図）。これらの部分を酸化す
る以外に、この段階によってまた比較的平坦な構造か作
られる。
られ、酸化領ｂｉ２Ｂ上に伸びる側壁３４のみを残す（
第８図）。］コンフォーマル層３のエツチング（は、反
応イオン・エツチング法によって行われる。これに続い
て、酸化領域２８の下に残っている半導体層１６の部分
が完全に酸化される（第９図）。これらの部分を酸化す
る以外に、この段階によってまた比較的平坦な構造か作
られる。
半導体層１６は、比較的小さな分離領域によって分離さ
れた一連の横方向にシールした半導体領域３６によって
構成されることが分かる。
れた一連の横方向にシールした半導体領域３６によって
構成されることが分かる。
開示した工程の種々の段階において、半導体層１６の種
々の領域に不純物を添加することが可能であることを当
業者は理解すべきである。今の段階で半導体層１６の種
々の半導体領域３６に不純物を添加することもまた可能
である。これを行うため、素子の構造仝休か絶縁層１８
に対してエツチング・バックされる（第１０図）。この
実施例の場合、マスクを使用しない反応イオン・エツチ
ング法が使用される。−度絶縁層１８か露出されてしま
うと、絶縁層１８を介して不純物を注入することもてき
るし、またはこの絶縁層１８をエツチングによって取り
除くこともてぎる。後者は湿式エツチングによって行わ
れる。
々の領域に不純物を添加することが可能であることを当
業者は理解すべきである。今の段階で半導体層１６の種
々の半導体領域３６に不純物を添加することもまた可能
である。これを行うため、素子の構造仝休か絶縁層１８
に対してエツチング・バックされる（第１０図）。この
実施例の場合、マスクを使用しない反応イオン・エツチ
ング法が使用される。−度絶縁層１８か露出されてしま
うと、絶縁層１８を介して不純物を注入することもてき
るし、またはこの絶縁層１８をエツチングによって取り
除くこともてぎる。後者は湿式エツチングによって行わ
れる。
半導体層１６の半導体領域３６か露出されてしまうと、
これらの露出された層は熱的に酸化され、薄いスクリー
ン酸化層３８が形成される（第１１図）。スクリーン酸
化層３８は、フォトリソゲラフィーと不純物の注入の間
、半導体層１６の表面を保護する。もし半導体領域３６
を酸化と不純物に対して不浸透性にするため、これらを
完全にシルすることが望ましければ、窒化シリコンの薄
い層を構造全体に堆積ざゼることもできる。この薄層は
、スクリーン酸化＠３Ｂ上に形成されてもよいし、また
このスクリーン酸化層３８の代わりに半導体層１６に直
接形成されてもよい。この窒化シリコン層は、不純物添
加後の熱サイクルの期間中の不純物の損失をなくする。
これらの露出された層は熱的に酸化され、薄いスクリー
ン酸化層３８が形成される（第１１図）。スクリーン酸
化層３８は、フォトリソゲラフィーと不純物の注入の間
、半導体層１６の表面を保護する。もし半導体領域３６
を酸化と不純物に対して不浸透性にするため、これらを
完全にシルすることが望ましければ、窒化シリコンの薄
い層を構造全体に堆積ざゼることもできる。この薄層は
、スクリーン酸化＠３Ｂ上に形成されてもよいし、また
このスクリーン酸化層３８の代わりに半導体層１６に直
接形成されてもよい。この窒化シリコン層は、不純物添
加後の熱サイクルの期間中の不純物の損失をなくする。
もし２つ以上の不純物レベルか必要とされるならば、任
意のマスクを使用してもよいことを当業者は理解する。
意のマスクを使用してもよいことを当業者は理解する。
次に、不純物の添加と焼ぎなましが技術上周知の方法で
行われる。
行われる。
第１２図と１３図は、半導体構造の一部の拡大断面図を
示す。図示のように、第１２図は、素子構造全体に形成
された酸化＠４０を有する。酸化層４０は、金属化から
半導体層１ｒｉ３６を絶縁するのに役立つ。第１３図に
示すように、本実施例の場合窒化シリコンによって構成
される封じ込め層４２が各半導体領域３Ｇ上に設りられ
、これによって各半導体領域３６を周囲の酸化層がら完
全に絶縁する。封じ込め層４２は、絶縁層１８を所定の
場所に残すことによって（第１０図参照）、または第１
１図の構造上に全く新しい層を形成することによって形
成することかできることを当業者は理解ずべきでおる。
示す。図示のように、第１２図は、素子構造全体に形成
された酸化＠４０を有する。酸化層４０は、金属化から
半導体層１ｒｉ３６を絶縁するのに役立つ。第１３図に
示すように、本実施例の場合窒化シリコンによって構成
される封じ込め層４２が各半導体領域３Ｇ上に設りられ
、これによって各半導体領域３６を周囲の酸化層がら完
全に絶縁する。封じ込め層４２は、絶縁層１８を所定の
場所に残すことによって（第１０図参照）、または第１
１図の構造上に全く新しい層を形成することによって形
成することかできることを当業者は理解ずべきでおる。
第１４図ないし第１８図は、処理中の半導体構造の一部
の拡大断面図で市り、これらの図は伯の実施例を示す。
の拡大断面図で市り、これらの図は伯の実施例を示す。
処理の前段階は前に開示したものと同じであり、これら
は第１図ないし第３図によって示される。側壁スペーサ
２Ｇか開口部２２内に露出された後、開口部２２内に露
出された半導体＠１６の部分が部分的に酸化されて、酸
化領域２８′を形成する。酸化領域２８′は、図示のＪ
、うに非常に薄い。次に、以前の実施例で説明したよう
に、側壁スペーサ２Ｇかエツチングによって取り去られ
（第１５図）、側壁開口部３０が前に説明したように形
成される（第１６図）。
は第１図ないし第３図によって示される。側壁スペーサ
２Ｇか開口部２２内に露出された後、開口部２２内に露
出された半導体＠１６の部分が部分的に酸化されて、酸
化領域２８′を形成する。酸化領域２８′は、図示のＪ
、うに非常に薄い。次に、以前の実施例で説明したよう
に、側壁スペーサ２Ｇかエツチングによって取り去られ
（第１５図）、側壁開口部３０が前に説明したように形
成される（第１６図）。
−度側壁開口部３０か形成されてしまうと、誘電体層２
０と酸化領域２８′か技術上周知の方法によるエツチン
グにより取り去られる。これに続いて絶縁層１８の湿式
エツチングが行われる。絶縁層１８の湿式エツチングに
続いて、薄い二ＩンフＡ−マル層３２′が側壁開口部３
０内と半導体層１６の露出部上に形成される（第１７図
）。その結果得られた構造には、側壁３４のみによって
相互に分離された複数の半導体層３６が含まれる。
０と酸化領域２８′か技術上周知の方法によるエツチン
グにより取り去られる。これに続いて絶縁層１８の湿式
エツチングが行われる。絶縁層１８の湿式エツチングに
続いて、薄い二ＩンフＡ−マル層３２′が側壁開口部３
０内と半導体層１６の露出部上に形成される（第１７図
）。その結果得られた構造には、側壁３４のみによって
相互に分離された複数の半導体層３６が含まれる。
再び、不純物がコンフオーマル＠３２′を介して種々の
半導体領域３６に注入されてもよく、またはこれらの領
域は、開示した種々の工程の段階で不純物を注入されて
もよい。半導体層領域３６は、これを露出するためにコ
ンフォーマル層３２′を取り除き、薄いスクリーン酸化
層３８を形成するために露出層を熱的に酸化することに
よって不純物を注入されてもよい（第１８図）。スクリ
ーン酸化層３８は、フォトリソグラフィーと不純物の注
入の期間中、半導体層１６を保護する。
半導体領域３６に注入されてもよく、またはこれらの領
域は、開示した種々の工程の段階で不純物を注入されて
もよい。半導体層領域３６は、これを露出するためにコ
ンフォーマル層３２′を取り除き、薄いスクリーン酸化
層３８を形成するために露出層を熱的に酸化することに
よって不純物を注入されてもよい（第１８図）。スクリ
ーン酸化層３８は、フォトリソグラフィーと不純物の注
入の期間中、半導体層１６を保護する。
もし半導体領域３６か酸化と不純物に対して不浸透性を
有するように、これらを完全にシールすることが望まし
ければ、窒化シリコンの薄層を前に開示したように構造
全体上に堆積してもよい。
有するように、これらを完全にシールすることが望まし
ければ、窒化シリコンの薄層を前に開示したように構造
全体上に堆積してもよい。
第１９図および第２０図は、半導体構造の一部の拡大断
面図でおる。いずれの図も半導体領域３Ｇを金属化から
絶縁するために素子の構造全体に形成された酸化層４０
を有している。第２０図は、各半導体領域３６を周囲の
酸化層がら完全に分離し、かつシールするＩＪじ込め＠
３２を右している。封じ込め層４２は、コンフォーマル
層３２′ を所定の場所に残すことによって、おるいは
全く新しい層を形成することによって形成することもで
きる。
面図でおる。いずれの図も半導体領域３Ｇを金属化から
絶縁するために素子の構造全体に形成された酸化層４０
を有している。第２０図は、各半導体領域３６を周囲の
酸化層がら完全に分離し、かつシールするＩＪじ込め＠
３２を右している。封じ込め層４２は、コンフォーマル
層３２′ を所定の場所に残すことによって、おるいは
全く新しい層を形成することによって形成することもで
きる。
第１図ないし第１１図は、本発明の実施例に従った処理
中の半導体構造の一部の拡大断面図を示す。 第１２図および第１３図は、本発明の実施例に従った半
導体構造の一部の拡大断面図を示す。 第１４図ないしび第１８図は、本発明の実施例に従った
処理中の半導体構造の一部の拡大断面図を示す。 第１９図および第２０図は、本発明の実施例に従った半
導体構造の一部の拡大断面図を示す。 Ｂ
中の半導体構造の一部の拡大断面図を示す。 第１２図および第１３図は、本発明の実施例に従った半
導体構造の一部の拡大断面図を示す。 第１４図ないしび第１８図は、本発明の実施例に従った
処理中の半導体構造の一部の拡大断面図を示す。 第１９図および第２０図は、本発明の実施例に従った半
導体構造の一部の拡大断面図を示す。 Ｂ
Claims (1)
- 【特許請求の範囲】 １、半導体基板を設ける段階； 前記半導体基板上に半導体層を形成する段階；前記半導
体層上に誘電層を形成する段階； 前記誘電層に、前記半導体層まで伸びる開口部を形成す
る段階； 前記開口部に側壁スペーサを形成する段階；前記側壁ス
ペーサ間の前記半導体層を部分的に酸化する段階； 前記側壁スペーサを取り除いて前記開口部の前記半導体
層の未酸化部分を露出させる段階；前記半導体層の前記
露出した未酸化部分を通って完全にエッチングを行い、
側壁開口部を形成する段階；および 前記側壁開口部に不純物と酸化に対して非浸透性の側壁
を形成する段階； によって構成されることを特徴とする素子構造内の半導
体領域を横方向にシールしかつ分離する方法。 ２、側壁を形成する段階に続いて、開口部に残っている
半導体層を完全に酸化する段階によって更に構成される
ことを特徴とする請求項１記載の方法。 ３、側壁開口部の形成に続いて、誘電層と共に開口部の
半導体層の部分的に酸化された部分を除去することを特
徴とする請求項１記載の方法。 ４、前記半導体領域上に、不純物と酸化に対して非浸透
性である絶縁層を形成する段階によって更に構成される
ことを特徴とする請求項１記載の方法。 ５、半導体基板と半導体領域との間に、不純物と酸化に
対して非浸透性である絶縁層を形成する段階によって更
に構成されることを特徴とする請求項４記載の方法。 ６、半導体基板と、前記半導体基板と半導体領域との間
に形成された絶縁層との間に分離層を形成する段階によ
って更に形成されることを特徴とする請求項５記載の方
法。 ７、半導体基板がシリコンによって構成され、半導体領
域が非結晶または多結晶シリコンによって構成され、絶
縁側壁と絶縁層が窒化シリコンによって構成され、分離
層が酸化シリコンによって構成されることを特徴とする
請求項６記載の方法。 ８、半導体基板を設ける段階； 前記半導体基板上に半導体層を形成する段階；前記半導
体層上に、不純物と酸化に対して非浸透性である第１誘
電体材料から成る絶縁層を形成する段階； 前記絶縁層上に、第２誘電体材料から成る誘電層を形成
する段階； 前記誘電層と絶縁層を通って前記半導体層まで伸びる開
口部を形成する段階； 前記開口部に、前記第１誘電体材料から成る側壁スペー
サを形成する段階； 前記側壁スペーサ間の前記半導体層を部分的に酸化する
段階； 前記側壁スペーサを前記開口部から取り除いて前記半導
体層の未酸化部分を露出させる段階；前記半導体層の前
記露出した未酸化部分を通って完全にエッチングを行い
、側壁開口部を形成する段階； 前記側壁開口部に、前記第１誘電体材料から成る側壁を
形成する段階； 前記開口部に残っている半導体層を完全に酸化する段階
；ならびに 前記素子構造全体を前記絶縁層までエッチングする段階
； によって構成されることを特徴とする素子構造内の半導
体領域を横方向にシールしかつ分離する方法。 ９、絶縁層を完全に除去する段階； 半導体層の露出面を酸化する段階；および 前記半導体層の種々の領域に不純物を添加する段階； によって更に構成されることを特徴とする請求項８記載
の方法。 １０、第２誘電体材料から成る分離層が素子構造全体の
上に形成されることを特徴とする請求項８記載の方法。 １１、第１誘電体材料から成る絶縁層が半導体基板と半
導体層との間に形成されることを特徴とする請求項８記
載の方法。 １２、第２誘電体材料から成る分離層が半導体基板と半
導体層の下部に設けた絶縁層との間に形成されることを
特徴とする請求項１１記載の方法。 １３、半導体基板がシリコンによって構成され、半導体
領域が非結晶または多結晶シリコンによって構成され、
第１誘電体材料が窒化シリコンによって構成され、第２
誘電体材料が酸化シリコンによって構成されることを特
徴とする請求項１１項記載の方法。 １４、シリコン基板を設ける段階； 前記シリコン基板上にポリシリコンを形成する段階； 前記ポリシリコン層上に窒化シリコン絶縁層を形成する
段階； 前記窒化シリコン絶縁層上に二酸化シリコンを形成する
段階； 前記酸化シリコン層と前記窒化シリコン絶縁層を通って
前記ポリシリコン層まで伸びる開口部をエッチングする
段階； 前記酸化シリコン層上と前記開口部内に窒化シリコンの
側壁スペーサを形成する段階； 前記窒化シリコン側壁スペーサ層をパターン化およびエ
ッチングして前記開口部に側壁スペーサを形成する段階
； 前記側壁スペーサの間の前記開口部内の前記ポリシリコ
ン層を部分的に酸化する段階； 前記側壁スペーサを取り除いて前記開口部内の前記ポリ
シリコン層の未酸化部分を露出させる段階； 前記開口部内の前記ポリシリコン層の前記の露出した未
酸化部分を完全にエッチングする段階；前記側壁開口部
と前記開口部内および前記酸化シリコン層上に窒化シリ
コン・コンフォーマル層を形成する段階； 前記窒化シリコン・コンフォーマル層を前記酸シリコン
層と前記開口部内の前記酸化ポリシリコン層とから除去
する段階； 前記開口部内の前記ポリシリコン層を完全に酸化する段
階；および 前記素子構造全体を前記窒化シリコン絶縁層までエッチ
ングする段階； によって構成されることを特徴とする素子構造内の半導
体領域を横方向にシールしかつ分離する方法。 １５、窒化シリコン絶縁層を完全に除去する段階； ポリシリコン層の露出層を熱的に酸化する段階；および 前記ポリシリコン層の種々の領域に不純物を添加する段
階； によって更に構成されることを特徴とする請求項１４記
載の方法。 １６、酸化シリコン分離層が素子構造全体上に形成され
ることを特徴とする請求項１４記載の方法。 １７、窒化シリコン層がシリコン基板とポリシリコン層
との間に形成されることを特徴とする請求項１４記載の
方法。 １８、二酸化シリコン分離層がシリコン基板と窒化シリ
コン層との間に形成されることを特徴とする請求項１７
記載の方法。 １９、半導体基板を設ける段階； 前記半導体基板上に半導体層を形成する段階；前記半導
体層上に不純物と酸化に対して非浸透性である第１誘電
体材料から成る絶縁層を形成する段階； 前記絶縁層上に第２誘電体材料から成る誘電層を形成す
る段階； 前記誘電層と絶縁層を通って前記半導体層まで伸びる開
口部を形成する段階； 前記開口部に前記第１誘電体材料から成る側壁スペーサ
を形成する段階； 前記側壁スペーサ間の前記半導体層を部分的に酸化する
段階； 前記側壁スペーサを前記開口部から取り除いて前記半導
体層の未酸化部分を露出させる段階；前記半導体層の前
記露出した未酸化部分を通って完全にエッチングを行い
、側壁開口部を形成する段階； 前記半導体基板と前記誘電体層の前記部分的に酸化され
た部分を除去する段階；および 前記側壁開口部内に前記第１誘電体材料から成る側壁を
形成する段階； によって構成されることを特徴とする素子構造内の半導
体領域を横方向にシールしかつ分離する方法。 ２０、絶縁層を完全に除去する段階； 半導体層の露出面を酸化する段階；および 前記半導体層の種々の領域に不純物を添加する段階； によって構成されることを特徴とする請求項１９記載の
方法。 ２１、第２誘電体材料から成る分離層を素子構造全体の
上に形成することを特徴とする請求項１９記載の方法。 ２２、第１誘電体材料から成る絶縁層を半導体基板と半
導体層との間に形成することを特徴とする請求項１９記
載の方法。 ２３、第２誘電体材料から成る分離層を半導体基板と半
導体層の下部に設けた絶縁層との間に形成することを特
徴とする請求項２２記載の方法。 ２４、半導体基板がシリコンによって構成され、半導体
層が非結晶または多結晶シリコンによって構成され、第
１誘電体材料が窒化シリコンによって構成され、第２誘
電体材料が酸化シリコンによつて構成されることを特徴
とする請求項２２記載の方法。 ２５、シリコン基板を設ける段階； 前記シリコン基板上にポリシリコンを形成する段階； 前記ポリシリコン層上に窒化シリコン絶縁層を形成する
段階； 前記窒化シリコン絶縁層上に二酸化シリコン層を形成す
る段階； 前記二酸化シリコン層と前記窒化シリコン絶縁層を通っ
て前記ポリシリコン層まで伸びる開口部をパターン化お
よびエッチングする段階； 前記二酸化シリコン層上と前記開口部内に窒化シリコン
側壁スペーサ層を形成する段階； 前記窒化シリコン側壁スペーサ層をパターン化およびエ
ッチングして前記開口部内に側壁スペーサを形成する段
階； 前記側壁スペーサ間の前記開口部内の前記ポリシリコン
層を部分的に酸化する段階； 前記側壁スペーサを取り除いて前記開口部内の前記ポリ
シリコン層の未酸化部分を露出させる段階； 前記開口部内の前記ポリシリコン層の前記露出した未酸
化部分を通って完全にエッチングして側壁開口部を形成
する段階； 前記ポリシリコン層と前記二酸化シリコン層の前記部分
的に形成された酸化部分を除去する段階；および 前記側壁開口部内および前記窒化シリコン絶縁層上に窒
化シリコン・コンフォーマル層を形成する段階； によって構成されることを特徴とする素子構造内の半導
体領域を横方向にシールしかつ分離する方法。 ２６、窒化シリコン絶縁層とコンフォーマル層をポリシ
リコン層の頂部から完全に取り除く段階；前記ポリシリ
コン層の露出表面を熱的に酸化する段階；および 前記ポリシリコン層の種々の領域に不純物を添加する段
階； によって更に構成されることを特徴とする請求項２５記
載の方法。 ２７、二酸化シリコン分離層が素子構造全体の上に形成
されることを特徴とする請求項２５記載の方法。 ２８、窒化シリコン層がシリコン基板とポリシリコン層
との間に形成されることを特徴とする請求項２５記載の
方法。 ２９、二酸化シリコン分離層がシリコン基板と窒化シリ
コン層との間に形成されることを特徴とする請求項２８
記載の方法。 ３０、半導体基板； 前記半導体基板上に設けた少なくとも１つの半導体領域
；および 前記半導体領域を横方向に絶縁し、不純物と酸化に対し
て非浸透性の非浸蝕性の絶縁側壁；によって構成される
ことを特徴とする半導体素子構造。 ３１、少なくとも１つの半導体領域上に設けた、不純物
と酸化に対して非浸透性の絶縁層 によって更に構成されることを特徴とする請求項３０記
載の半導体素子構造。 ３２、半導体基板と少なくとも１つの半導体領域との間
に設けた、不純物と酸化に対して非浸透性の絶縁層 によって更に構成されることを特徴とする請求項３０記
載の素子構造。 ３３、半導体基板と、半導体基板と少なくとも１つの半
導体領域との間に設けた絶縁層 によって更に構成されることを特徴とする請求項３２記
載の素子構造。 ３４、半導体基板がシリコンによって構成され、少なく
とも１つの半導体領域が非結晶または多結晶シリコンに
よって構成され、絶縁側壁と絶縁層が窒化シリコンによ
って構成され、分離層が酸化シリコンによって構成され
ることを特徴とする請求項３２記載の素子構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/327,632 US5028559A (en) | 1989-03-23 | 1989-03-23 | Fabrication of devices having laterally isolated semiconductor regions |
| US327,632 | 1989-03-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02284443A true JPH02284443A (ja) | 1990-11-21 |
| JP3033114B2 JP3033114B2 (ja) | 2000-04-17 |
Family
ID=23277357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2072294A Expired - Fee Related JP3033114B2 (ja) | 1989-03-23 | 1990-03-23 | 半導体領域を横方向に分離した素子およびその製法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5028559A (ja) |
| EP (1) | EP0388597A3 (ja) |
| JP (1) | JP3033114B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5334550A (en) * | 1989-01-09 | 1994-08-02 | Texas Instruments Incorporated | Method of producing a self-aligned window at recessed intersection of insulating regions |
| JP2741964B2 (ja) * | 1991-04-15 | 1998-04-22 | シャープ株式会社 | 半導体装置の製造方法 |
| US5192707A (en) * | 1991-07-31 | 1993-03-09 | Sgs-Thomson Microelectronics, Inc. | Method of forming isolated regions of oxide |
| DE69231803T2 (de) * | 1991-10-14 | 2001-12-06 | Denso Corp | Verfahren zur Herstellung einer Halbleiteranordnung |
| JP3778581B2 (ja) * | 1993-07-05 | 2006-05-24 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| DE69434736D1 (de) * | 1993-08-31 | 2006-06-22 | St Microelectronics Inc | Isolationsstruktur und Verfahren zur Herstellung |
| US6083810A (en) * | 1993-11-15 | 2000-07-04 | Lucent Technologies | Integrated circuit fabrication process |
| US5851887A (en) * | 1994-09-07 | 1998-12-22 | Cypress Semiconductor Corporation | Deep sub-micron polysilicon gap formation |
| KR0168196B1 (ko) * | 1995-12-14 | 1999-02-01 | 김광호 | 반도체장치의 소자분리 영역 형성방법 |
| US6090685A (en) * | 1997-08-22 | 2000-07-18 | Micron Technology Inc. | Method of forming a LOCOS trench isolation structure |
| US6642133B2 (en) * | 2001-12-20 | 2003-11-04 | Intel Corporation | Silicon-on-insulator structure and method of reducing backside drain-induced barrier lowering |
| US7300850B2 (en) * | 2005-09-30 | 2007-11-27 | Semiconductor Components Industries, L.L.C. | Method of forming a self-aligned transistor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59139643A (ja) * | 1983-01-31 | 1984-08-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH067573B2 (ja) * | 1983-08-15 | 1994-01-26 | 日本電信電話株式会社 | 半導体装置及びその製造方法 |
| JPS6185838A (ja) * | 1984-10-04 | 1986-05-01 | Nec Corp | 半導体装置の製造方法 |
| JPH0680726B2 (ja) * | 1985-04-18 | 1994-10-12 | ソニー株式会社 | 半導体装置の製造方法 |
| JPS6315445A (ja) * | 1986-07-08 | 1988-01-22 | Nec Kansai Ltd | 半導体装置の製造方法 |
-
1989
- 1989-03-23 US US07/327,632 patent/US5028559A/en not_active Expired - Lifetime
-
1990
- 1990-01-29 EP EP19900101686 patent/EP0388597A3/en not_active Withdrawn
- 1990-03-23 JP JP2072294A patent/JP3033114B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3033114B2 (ja) | 2000-04-17 |
| EP0388597A2 (en) | 1990-09-26 |
| EP0388597A3 (en) | 1992-07-08 |
| US5028559A (en) | 1991-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655336B2 (ja) | ポリシリコンを選択的にエッチングする方法 | |
| JPH02284443A (ja) | 半導体領域を横方向に分離した素子およびその製法 | |
| US20020019098A1 (en) | Method of self-aligning a floating gate to a control gate and to an isolation in an electrically erasable and programmable memory cell, and a cell made thereby | |
| JPH05326874A (ja) | 半導体素子の製造方法 | |
| JP2812288B2 (ja) | 半導体装置の製造方法 | |
| JPH0640549B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH08195436A (ja) | 半導体素子のコンタクトホール形成方法 | |
| JPS6297332A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH03240255A (ja) | 半導体装置の製造方法 | |
| JPH06196498A (ja) | 半導体装置およびその製造方法 | |
| JPS63253650A (ja) | 半導体装置の製造方法 | |
| JPH01200672A (ja) | コプレーナ型トランジスタ及びその製造方法 | |
| JPH05283518A (ja) | 半導体装置の製造方法 | |
| JPH09260664A (ja) | 半導体装置の製造方法 | |
| KR100333390B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH0567634A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0267728A (ja) | 素子分離用酸化膜の形成方法 | |
| JP2000294753A (ja) | 半導体装置及びその製造方法 | |
| JPH0498871A (ja) | 半導体素子の製造方法 | |
| JPS61147575A (ja) | 半導体装置の製造方法 | |
| JPH04359475A (ja) | 半導体装置の製造方法 | |
| JPH06236962A (ja) | 半導体装置およびその製造方法 | |
| JPH05335333A (ja) | 半導体装置およびその製造方法 | |
| JPS62216264A (ja) | 半導体装置の製造方法 | |
| JPH04167465A (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |