JPH0680726B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0680726B2 JPH0680726B2 JP60083423A JP8342385A JPH0680726B2 JP H0680726 B2 JPH0680726 B2 JP H0680726B2 JP 60083423 A JP60083423 A JP 60083423A JP 8342385 A JP8342385 A JP 8342385A JP H0680726 B2 JPH0680726 B2 JP H0680726B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxidation
- oxide film
- selective
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 本発明半導体装置の製造方法を以下の順序で説明する。
A.産業上の利用分野 B.発明の概要 C.従来技術 D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例［第１図］ H.発明の効果 （A.産業上の利用分野） 本発明は半導体装置の製造方法、特に半導体基板の表面
部を選択的に酸化することにより素子間分離用の絶縁膜
を形成する半導体装置の製造方法に関するものである。
部を選択的に酸化することにより素子間分離用の絶縁膜
を形成する半導体装置の製造方法に関するものである。
（B.発明の概要） 本発明半導体装置の製造方法は、半導体基板上に選択的
に形成した耐酸化膜をマスクとして選択酸化膜を形成し
た後、該選択酸化膜と上記耐酸化膜とをマスクとして異
方性エッチングをすることにより該両膜の境界部に溝を
形成し、次に、該溝内に耐酸化膜を形成し、その後該耐
酸化物及び上記耐酸化膜をマスクとする上記半導体基板
表面部の酸化によって上記選択酸化膜を厚くすることに
より、 その酸化のマスクたる耐酸化膜下への進行を溝内の耐酸
化物によって阻み、バードビークの発生を防止、延いて
は変換差を０ないしはそれにきわめて近似した小さい値
にしようとすると共に、必要な厚さの選択酸化膜を効率
良く得ることができるようにするものである。
に形成した耐酸化膜をマスクとして選択酸化膜を形成し
た後、該選択酸化膜と上記耐酸化膜とをマスクとして異
方性エッチングをすることにより該両膜の境界部に溝を
形成し、次に、該溝内に耐酸化膜を形成し、その後該耐
酸化物及び上記耐酸化膜をマスクとする上記半導体基板
表面部の酸化によって上記選択酸化膜を厚くすることに
より、 その酸化のマスクたる耐酸化膜下への進行を溝内の耐酸
化物によって阻み、バードビークの発生を防止、延いて
は変換差を０ないしはそれにきわめて近似した小さい値
にしようとすると共に、必要な厚さの選択酸化膜を効率
良く得ることができるようにするものである。
（C.従来技術） 素子間分離法として半導体基板表面に耐酸化膜を選択的
に形成し、該耐酸化膜をマスクとして半導体基板表面部
を選択的に酸化して選択酸化膜を形成し、該選択酸化膜
により素子間を分離する方法（LOCOS法）がある。
に形成し、該耐酸化膜をマスクとして半導体基板表面部
を選択的に酸化して選択酸化膜を形成し、該選択酸化膜
により素子間を分離する方法（LOCOS法）がある。
このような選択酸化膜により素子間を絶縁分離するLOCO
S法においては耐酸化膜としてナイトライド膜が用いら
れ、該耐酸化膜はシリコンからなる半導体基板上にパッ
ドとして機能するシリコン酸化膜（SiO2）を介して形成
される。
S法においては耐酸化膜としてナイトライド膜が用いら
れ、該耐酸化膜はシリコンからなる半導体基板上にパッ
ドとして機能するシリコン酸化膜（SiO2）を介して形成
される。
（D.発明が解決しようとする問題点） ところで、上記した選択酸化膜により素子間を分離する
方法にはバードビークが発生するという問題があった。
バードビークは選択酸化時にパッドであるシリコン酸化
膜（SiO2）を通して酸素が耐酸化膜の周辺からマスクた
る耐酸化膜下へ侵入し、選択酸化膜の周辺が鳥の嘴状に
耐酸化膜下内に拡がったものであり、このバードビーク
が交換差を発生させる要因となる。そのため、能動領域
がバードビークによって実効的に狭められることにな
り、好ましくない。
方法にはバードビークが発生するという問題があった。
バードビークは選択酸化時にパッドであるシリコン酸化
膜（SiO2）を通して酸素が耐酸化膜の周辺からマスクた
る耐酸化膜下へ侵入し、選択酸化膜の周辺が鳥の嘴状に
耐酸化膜下内に拡がったものであり、このバードビーク
が交換差を発生させる要因となる。そのため、能動領域
がバードビークによって実効的に狭められることにな
り、好ましくない。
そこで、酸素の侵入経路となるパッド用シリコン酸化膜
（SiO2）を薄くすることによりバードビークの発生量を
小なくし、耐酸化膜であるナイトライド膜を厚くするこ
とが考えられるが、このようにすると選択酸化により半
導体基板と耐酸化膜との間に生じるストレスが大きくな
り、欠陥が発生しやすいので好ましくない。
（SiO2）を薄くすることによりバードビークの発生量を
小なくし、耐酸化膜であるナイトライド膜を厚くするこ
とが考えられるが、このようにすると選択酸化により半
導体基板と耐酸化膜との間に生じるストレスが大きくな
り、欠陥が発生しやすいので好ましくない。
又、選択酸化膜を形成した後半導体基板表面を全面エッ
チングすることによりバードビークを小さくすることも
考えられる。しかし、そのようにしてバードビークを小
さくしてもチャンネルストッパーを成す拡散領域が酸化
の際の押し込み拡散により拡がり、その押し込み拡散に
よる能動領域の実効的減少は防止することはできなかっ
た。即ち、形状的に変換差をなくしたとしてもチャンネ
ルの延び等を考慮した電気的な意味における変換差自身
は小さくできなかった。
チングすることによりバードビークを小さくすることも
考えられる。しかし、そのようにしてバードビークを小
さくしてもチャンネルストッパーを成す拡散領域が酸化
の際の押し込み拡散により拡がり、その押し込み拡散に
よる能動領域の実効的減少は防止することはできなかっ
た。即ち、形状的に変換差をなくしたとしてもチャンネ
ルの延び等を考慮した電気的な意味における変換差自身
は小さくできなかった。
そのため、形状的な変換差を小さくするだけでなく電気
的な変換差をも小さくすことが要請されていた。
的な変換差をも小さくすことが要請されていた。
本発明はこの要請に応えるべく為されたもので、形状的
な変換差を略Ｏにすると共に電気的な変換差も小さく
し、更には、必要な厚さの選択酸化膜を効率良く得るこ
とができるようにすることを目的とする。
な変換差を略Ｏにすると共に電気的な変換差も小さく
し、更には、必要な厚さの選択酸化膜を効率良く得るこ
とができるようにすることを目的とする。
（E.問題点を解決するための手段） 本発明半導体装置の製造方法は、上記問題点を解決する
ため、半導体基板上に選択的に形成した耐酸化膜をマス
クとして選択酸化膜を形成した後、該選択酸化膜と上記
耐酸化膜とをマスクとして異方性エッチングをすること
により該両膜の境界部に溝を形成し、次に、該溝内に耐
酸化物を形成し、その後該耐酸化物及び上記耐酸化膜を
マスクとする上記半導体基板表面部の酸化により上記選
択酸化膜を厚くすることを特徴とする。
ため、半導体基板上に選択的に形成した耐酸化膜をマス
クとして選択酸化膜を形成した後、該選択酸化膜と上記
耐酸化膜とをマスクとして異方性エッチングをすること
により該両膜の境界部に溝を形成し、次に、該溝内に耐
酸化物を形成し、その後該耐酸化物及び上記耐酸化膜を
マスクとする上記半導体基板表面部の酸化により上記選
択酸化膜を厚くすることを特徴とする。
（F.作用） 本発明半導体装置の製造方法によれば、耐酸化膜形成領
域周縁に設けた溝に耐酸化物を形成するのでバードビー
クの発生をその耐酸化物により阻止することができる。
従って、形状的な変換差を略０にできる。
域周縁に設けた溝に耐酸化物を形成するのでバードビー
クの発生をその耐酸化物により阻止することができる。
従って、形状的な変換差を略０にできる。
又、その耐酸化物により選択酸化の際のチャンネルスト
ッバー拡散層の押し込み拡散を防止することも可能とな
り電気的な変換差を０に近似したきわめて小さな値にす
ることができる。
ッバー拡散層の押し込み拡散を防止することも可能とな
り電気的な変換差を０に近似したきわめて小さな値にす
ることができる。
そして、溝に耐酸化物を形成した後は、既に形成されて
いる選択酸化膜を、所望の厚さが得られるように厚くす
る選択酸化膜を行えば良く、溝に耐酸化物を形成する前
に形成した選択酸化膜を無駄にすることなく活かすこと
ができる。
いる選択酸化膜を、所望の厚さが得られるように厚くす
る選択酸化膜を行えば良く、溝に耐酸化物を形成する前
に形成した選択酸化膜を無駄にすることなく活かすこと
ができる。
（G.実施例）［第１図］ 以下に、本発明半導体装置の製造方法を添附図面に示し
た実施例に従って説明する。
た実施例に従って説明する。
第１図（Ａ）乃至（Ｇ）は本発明半導体装置の製造方法
の実施の一例を工程順に示すものである。
の実施の一例を工程順に示すものである。
（Ａ）シリコン半導体基板１表面部を加熱酸化すること
により300Å程度の膜厚を有するシリコン酸化膜２を形
成し、該シリコン酸化膜２上に耐酸化性を有するナイト
ライド膜３を成長させる。ナイトライド膜３の膜厚は例
えば1000Å程度である。
により300Å程度の膜厚を有するシリコン酸化膜２を形
成し、該シリコン酸化膜２上に耐酸化性を有するナイト
ライド膜３を成長させる。ナイトライド膜３の膜厚は例
えば1000Å程度である。
その後、フォトレジストをマスクとしてRIE等によりシ
リコン酸化膜２及びナイトライド膜３の選択酸化すべき
領域上に位置する部分を除去する。その後、半導体基板
１表面部にシリコン酸化膜２及びナイトライド膜３をマ
スクとしてある導電型の不純物をイオン打込みし、アニ
ールすることにより半導体基板１表面部において選択酸
化膜を形成すべき領域にチャンネルストッパ４を形成す
る。第１図（Ａ）はチャンネルストッパ４を形成した後
の状態を示す。
リコン酸化膜２及びナイトライド膜３の選択酸化すべき
領域上に位置する部分を除去する。その後、半導体基板
１表面部にシリコン酸化膜２及びナイトライド膜３をマ
スクとしてある導電型の不純物をイオン打込みし、アニ
ールすることにより半導体基板１表面部において選択酸
化膜を形成すべき領域にチャンネルストッパ４を形成す
る。第１図（Ａ）はチャンネルストッパ４を形成した後
の状態を示す。
（Ｂ）次いで、半導体基板１表面部を上記選択酸化膜３
をマスクとして酸化することにより例えば1000Å程度の
膜厚を有する選択酸化膜（SiO2）５を形成する。この段
階における選択酸化膜５は、後でセルフアライメントに
より溝を形成するために形成されるものである。該選択
酸化膜５はナイトライド膜３と近接した部分（ビーク
部）６において膜厚が薄くなり、パッドたるシリコン酸
化膜２と連なっている。第１図（Ｂ）は選択酸化膜５を
形成した後の状態を示す。
をマスクとして酸化することにより例えば1000Å程度の
膜厚を有する選択酸化膜（SiO2）５を形成する。この段
階における選択酸化膜５は、後でセルフアライメントに
より溝を形成するために形成されるものである。該選択
酸化膜５はナイトライド膜３と近接した部分（ビーク
部）６において膜厚が薄くなり、パッドたるシリコン酸
化膜２と連なっている。第１図（Ｂ）は選択酸化膜５を
形成した後の状態を示す。
（Ｃ）RIEによりシリコン酸化膜（SiO2）に対するエッ
チングをすることによりビーク部６において半導体基板
（シリコン）１表面部を露出させる。その後、やはりRI
Eによりナイトライド膜３及び選択酸化膜５をマスクと
して半導体基板１をRIEによりエッチングすることによ
りビーク部６に溝（トレンチ）７を形成する。その後チ
ャンネルストッパーを形成するため上記チャンネルスト
ッパー４と同じ導電型の不純物を例えばイオン打込み
し、その後アニールすることにより溝７の表面にチャン
ネルストッパー８を形成する。第１図（Ｃ）はチャンネ
ルストッパー８を形成した後の状態を示す。
チングをすることによりビーク部６において半導体基板
（シリコン）１表面部を露出させる。その後、やはりRI
Eによりナイトライド膜３及び選択酸化膜５をマスクと
して半導体基板１をRIEによりエッチングすることによ
りビーク部６に溝（トレンチ）７を形成する。その後チ
ャンネルストッパーを形成するため上記チャンネルスト
ッパー４と同じ導電型の不純物を例えばイオン打込み
し、その後アニールすることにより溝７の表面にチャン
ネルストッパー８を形成する。第１図（Ｃ）はチャンネ
ルストッパー８を形成した後の状態を示す。
（Ｄ）その後、ナイトライド膜（あるいはオキシシリコ
ンナイトライドOXY−SiNでも良い。）９を半導体基板１
表面部上に全面的にデポジションする。このデポジショ
ンはナイトライド９が溝７内に完全に充填されるように
行うことが必要である。第１図（Ｄ）はナイトライド膜
９を形成した後の状態を示すものである。
ンナイトライドOXY−SiNでも良い。）９を半導体基板１
表面部上に全面的にデポジションする。このデポジショ
ンはナイトライド９が溝７内に完全に充填されるように
行うことが必要である。第１図（Ｄ）はナイトライド膜
９を形成した後の状態を示すものである。
尚、溝７に充填されるようにデポジションする耐酸化物
としてナイトライド膜９に代えてオキシシリコンナイト
ライドOXY−SiN（SiON）を用いるようにした場合には、
半導体基板１と選択酸化膜５、10（10は後で形成される
選択酸化膜を示す）との間に生じるストレスをより緩和
することができ、また、酸化阻止効果もより高めること
ができる。というのは、溝７をシリコンナイトライドSi
N膜９で埋めた場合、加熱酸化処理の過程でその膜中の
窒素Ｎが一部外部に飛散してSiNがSiO2に変換される現
象が生じ、溝７を完璧にシリコンナイトライドSiNで埋
めることができなくなり、ストレス緩和効果が若干低下
し、また酸化阻止効果も低下するのに対して、溝７をオ
キシシリコンナイトライド膜で生めた場合には窒素Ｎが
飛散してSiO2に変換されるという現象が生じにくくなる
ためである。
としてナイトライド膜９に代えてオキシシリコンナイト
ライドOXY−SiN（SiON）を用いるようにした場合には、
半導体基板１と選択酸化膜５、10（10は後で形成される
選択酸化膜を示す）との間に生じるストレスをより緩和
することができ、また、酸化阻止効果もより高めること
ができる。というのは、溝７をシリコンナイトライドSi
N膜９で埋めた場合、加熱酸化処理の過程でその膜中の
窒素Ｎが一部外部に飛散してSiNがSiO2に変換される現
象が生じ、溝７を完璧にシリコンナイトライドSiNで埋
めることができなくなり、ストレス緩和効果が若干低下
し、また酸化阻止効果も低下するのに対して、溝７をオ
キシシリコンナイトライド膜で生めた場合には窒素Ｎが
飛散してSiO2に変換されるという現象が生じにくくなる
ためである。
（Ｅ）その後、ナイトライド膜９を選択酸化膜５表面が
露出する深さまでエッチングする。その結果、ナイトラ
イド膜９は溝７内に充填された部分を除いて除去され、
溝７内にナイトライド９を充填した状態になる。第１図
（Ｅ）はナイトライド膜９に対するエッチングを終了し
た後の状態を示す。
露出する深さまでエッチングする。その結果、ナイトラ
イド膜９は溝７内に充填された部分を除いて除去され、
溝７内にナイトライド９を充填した状態になる。第１図
（Ｅ）はナイトライド膜９に対するエッチングを終了し
た後の状態を示す。
（Ｆ）半導体基板１表面部を上記ナイトライド膜３をマ
スクとして選択酸化することにより既に生じていた選択
酸化膜５を厚くすることによって素子分離用の選択酸化
膜10を形成する。
スクとして選択酸化することにより既に生じていた選択
酸化膜５を厚くすることによって素子分離用の選択酸化
膜10を形成する。
この選択酸化に際して上記溝７内に充填された耐酸化物
９は選択酸化される領域から耐酸化膜たるナイトライド
膜３によりマスクされた領域への酸化の進行を完全に阻
む機能を発揮する。従って、バードビークが発生し得な
い。そして、耐酸化物９は酸化の進行を阻むと同時にチ
ャンネルストッパーを形成する不純物の酸化に際しての
押し込み拡散をも阻むので、チャンネルストッパーが押
し込み拡散によって拡がり能動領域の実効的面積が狭ま
ることを防止することができる。
９は選択酸化される領域から耐酸化膜たるナイトライド
膜３によりマスクされた領域への酸化の進行を完全に阻
む機能を発揮する。従って、バードビークが発生し得な
い。そして、耐酸化物９は酸化の進行を阻むと同時にチ
ャンネルストッパーを形成する不純物の酸化に際しての
押し込み拡散をも阻むので、チャンネルストッパーが押
し込み拡散によって拡がり能動領域の実効的面積が狭ま
ることを防止することができる。
尚、この選択酸化による体積の膨張による選択酸化膜10
の表面の高さが高くなる。第１図（Ｆ）は選択酸化終了
後の状態を示す。
の表面の高さが高くなる。第１図（Ｆ）は選択酸化終了
後の状態を示す。
（Ｇ）その後、選択酸化膜10の表面部を適宜な厚さエッ
チングし、その表面の高さが半導体基板１のシリコン酸
化膜２及びナイトライド膜３が形成された部分のシリコ
ン酸化膜２との界面の高さと略同じになるようにする。
その後、シリコン酸化膜２及びナイトライド膜３を除去
し、半導体基板１表面の平担化を図る。第１図（Ｇ）は
そのシリコン酸化膜２及びナイトライド膜３除去後の状
態を示す。
チングし、その表面の高さが半導体基板１のシリコン酸
化膜２及びナイトライド膜３が形成された部分のシリコ
ン酸化膜２との界面の高さと略同じになるようにする。
その後、シリコン酸化膜２及びナイトライド膜３を除去
し、半導体基板１表面の平担化を図る。第１図（Ｇ）は
そのシリコン酸化膜２及びナイトライド膜３除去後の状
態を示す。
このような半導体装置の製造方法によれば、半導体基板
１の選択酸化膜３によってマスクした領域の周辺に溝７
を形成し、該溝７に耐酸化物９を充填したうえで素子間
分離用の選択酸化膜10形成するので、その選択酸化膜10
に際して選択酸化される領域から耐酸化膜たるナイトラ
イド膜３によりマスクされた領域への酸化の進行を溝７
内の耐酸化物９によって阻止することができる。
１の選択酸化膜３によってマスクした領域の周辺に溝７
を形成し、該溝７に耐酸化物９を充填したうえで素子間
分離用の選択酸化膜10形成するので、その選択酸化膜10
に際して選択酸化される領域から耐酸化膜たるナイトラ
イド膜３によりマスクされた領域への酸化の進行を溝７
内の耐酸化物９によって阻止することができる。
従って、バードビークの発生を防止することができ形状
的に変換率を０にすることができる。
的に変換率を０にすることができる。
そして、ナイトライド膜３によってマスクされた領域へ
の酸化の進行を溝７内に耐酸化物９によって阻止するこ
とができるので、酸化による押し込み酸化を防止するこ
とができ、延いてはチャンネルストッパー８の拡散を防
止することができる。従って、チャンネルの延びをも考
慮に入れた電気的な意味における変換率も小さくするこ
とができる。
の酸化の進行を溝７内に耐酸化物９によって阻止するこ
とができるので、酸化による押し込み酸化を防止するこ
とができ、延いてはチャンネルストッパー８の拡散を防
止することができる。従って、チャンネルの延びをも考
慮に入れた電気的な意味における変換率も小さくするこ
とができる。
また、溝に耐酸化物を形成した後は、既に形成されてい
る選択酸化膜５を、所望の厚さが得られるように厚くす
る選択酸化を行なえば良く、溝に耐酸化物を形成する前
に形成した選択酸化膜５を無駄にすることなく活かすこ
とができる。依って、選択酸化に要する時間をその分短
縮することができる。
る選択酸化膜５を、所望の厚さが得られるように厚くす
る選択酸化を行なえば良く、溝に耐酸化物を形成する前
に形成した選択酸化膜５を無駄にすることなく活かすこ
とができる。依って、選択酸化に要する時間をその分短
縮することができる。
（H.発明の効果） 以上に述べたように、本発明半導体装置の製造方法によ
れば、耐酸化膜形成領域周縁に設けた溝に耐酸化物を形
成するのでバードビークの発生をその耐酸化物により阻
止することができる。従つて、形状的な変換差を略０に
できる。又、溝の耐酸化物によりチャンネルストッパー
拡散層の押し込み拡散を抑制することができるので電気
的な意味における変換差も０に近似したきわめて小さな
値にすることができる。
れば、耐酸化膜形成領域周縁に設けた溝に耐酸化物を形
成するのでバードビークの発生をその耐酸化物により阻
止することができる。従つて、形状的な変換差を略０に
できる。又、溝の耐酸化物によりチャンネルストッパー
拡散層の押し込み拡散を抑制することができるので電気
的な意味における変換差も０に近似したきわめて小さな
値にすることができる。
そして、溝に耐酸化物を形成した後は、既に形成されて
いる選択酸化膜を、所望の厚さが得られるように厚くす
る選択酸化膜を行えば良く、溝に耐酸化物を形成する前
に形成した選択酸化膜を無駄にすることなく活かすこと
ができ選択酸化に要する時間をその分短縮することがで
きる。
いる選択酸化膜を、所望の厚さが得られるように厚くす
る選択酸化膜を行えば良く、溝に耐酸化物を形成する前
に形成した選択酸化膜を無駄にすることなく活かすこと
ができ選択酸化に要する時間をその分短縮することがで
きる。
【図面の簡単な説明】 第１図（Ａ）乃至（Ｇ）は本発明半導体装置の製造方法
の実施の一例を示す工程順に示す断面図である。 符号の説明 １……半導体基板、 ３……耐酸化膜、５……選択酸化膜、 ７……溝、９……耐酸化物、 10……選択酸化膜。
の実施の一例を示す工程順に示す断面図である。 符号の説明 １……半導体基板、 ３……耐酸化膜、５……選択酸化膜、 ７……溝、９……耐酸化物、 10……選択酸化膜。
Claims (2)
- 【請求項１】半導体基板上に選択的に耐酸化膜を形成す
る工程と、 上記耐酸化膜をマスクとして上記半導体基板の表面部を
酸化することにより選択酸化膜を形成する工程と、 上記耐酸化膜と上記選択酸化膜をマスクとする上記半導
体基板に対する異方性エッチングにより上記耐酸化膜と
上記選択酸化膜との境界部に溝を形成する工程と、 上記溝内に耐酸化物を形成する工程と、 上記耐酸化膜及び耐酸化物をマスクとして上記半導体基
板表面部を酸化することにより上記選択酸化膜を厚くす
る工程と、 を有することを特徴とする半導体装置の製造方法 - 【請求項２】溝内に形成する耐酸化物がオキシシリコン
ナイトライドからなる ことを特徴とする特許請求の範囲第１項記載の半導体装
置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60083423A JPH0680726B2 (ja) | 1985-04-18 | 1985-04-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60083423A JPH0680726B2 (ja) | 1985-04-18 | 1985-04-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61241941A JPS61241941A (ja) | 1986-10-28 |
| JPH0680726B2 true JPH0680726B2 (ja) | 1994-10-12 |
Family
ID=13802024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60083423A Expired - Fee Related JPH0680726B2 (ja) | 1985-04-18 | 1985-04-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680726B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028559A (en) * | 1989-03-23 | 1991-07-02 | Motorola Inc. | Fabrication of devices having laterally isolated semiconductor regions |
| US5851887A (en) * | 1994-09-07 | 1998-12-22 | Cypress Semiconductor Corporation | Deep sub-micron polysilicon gap formation |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5935445A (ja) * | 1982-08-24 | 1984-02-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPS59139643A (ja) * | 1983-01-31 | 1984-08-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1985
- 1985-04-18 JP JP60083423A patent/JPH0680726B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61241941A (ja) | 1986-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0423422B2 (ja) | ||
| JPH0513566A (ja) | 半導体装置の製造方法 | |
| JPH0410740B2 (ja) | ||
| US5985736A (en) | Process for forming field isolation | |
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| JP3039978B2 (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| JPH02277253A (ja) | 半導体装置の製造方法 | |
| KR100218872B1 (ko) | 반도체 장치의 제조방법 | |
| JP2955838B2 (ja) | 半導体装置の製造方法 | |
| JPH0680726B2 (ja) | 半導体装置の製造方法 | |
| JPS5882532A (ja) | 素子分離方法 | |
| JPH0268930A (ja) | 半導体装置の製造法 | |
| KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0258778B2 (ja) | ||
| KR0140734B1 (ko) | 반도체 소자의 제조방법 | |
| KR970009273B1 (ko) | 반도체소자의 필드산화막 제조방법 | |
| JP3468920B2 (ja) | 半導体装置の素子分離方法 | |
| KR100204022B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JPS6312380B2 (ja) | ||
| KR100220236B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JPH0267728A (ja) | 素子分離用酸化膜の形成方法 | |
| JPS6116545A (ja) | 半導体集積回路装置の製造方法 | |
| JPS59942A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |