JPH02277253A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02277253A JPH02277253A JP9930389A JP9930389A JPH02277253A JP H02277253 A JPH02277253 A JP H02277253A JP 9930389 A JP9930389 A JP 9930389A JP 9930389 A JP9930389 A JP 9930389A JP H02277253 A JPH02277253 A JP H02277253A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- groove
- film
- glass film
- groove part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000012535 impurity Substances 0.000 claims abstract description 34
- 238000002955 isolation Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000003647 oxidation Effects 0.000 claims abstract description 21
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 21
- 238000009499 grossing Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 18
- 239000011521 glass Substances 0.000 abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 238000005520 cutting process Methods 0.000 abstract description 5
- 238000001312 dry etching Methods 0.000 abstract description 3
- -1 silanol compound Chemical class 0.000 abstract description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract 1
- 229910052796 boron Inorganic materials 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 11
- 238000000926 separation method Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置特にその素子分離の製造方法に関
するものである。
するものである。
〔従来の技術］
従来、集積回路の素子分離は第３図に示す公知のＬＯＣ
Ｏ８法と呼ばれる方法によって選択的に一導電型のシリ
コン基板（１）上に分離酸化膜（９）を形成することで
行なわれていたが、この方法では上記シリコン基板面と
平行な方向にも酸化膜が成長しバーズビークと呼ばれる
領域（１０）が形成されてしまうため通常１＃ｍ以下の
分離中を得ることが困囃であった。尚、（４）はチャネ
ルカット領域、（６）は第二導電型の不純物拡散層、（
７）はゲー）’ｌ［である。このため特開昭５７−１２
０３５０号に述べられているように分離領域に溝を形成
し、これを気相成長法による酸化膜などで埋め込み平坦
化することで素子分離を行なう方法が提案されている。
Ｏ８法と呼ばれる方法によって選択的に一導電型のシリ
コン基板（１）上に分離酸化膜（９）を形成することで
行なわれていたが、この方法では上記シリコン基板面と
平行な方向にも酸化膜が成長しバーズビークと呼ばれる
領域（１０）が形成されてしまうため通常１＃ｍ以下の
分離中を得ることが困囃であった。尚、（４）はチャネ
ルカット領域、（６）は第二導電型の不純物拡散層、（
７）はゲー）’ｌ［である。このため特開昭５７−１２
０３５０号に述べられているように分離領域に溝を形成
し、これを気相成長法による酸化膜などで埋め込み平坦
化することで素子分離を行なう方法が提案されている。
この方法によれば第２図（ａ）に示すようにまず分離領
域以外をフォトレジストなどのマスク（２）で被い、第
２図（ｂ）に示すように分離領域を露出させこの露出部
分に異方性エツチングなどにより溝部（３）を形成する
。この状態で第２図（ｃ）に示すようにイオン注入法な
どを用いて基板（１）の導電型と同じ型の不純物を溝側
壁部ならびに底部に自己整合的に１σ７ｍ−３程度の濃
度で拡散させチャネルカット領域（４）を形成する。最
後に第２図（ｅ）に示すように溝部（３）を気相成長法
による酸化Ｉ！（５）などで埋め込み、第２図（ｆ’）
に示すように基板表面までエッチバックすることで表面
を平坦化する。
域以外をフォトレジストなどのマスク（２）で被い、第
２図（ｂ）に示すように分離領域を露出させこの露出部
分に異方性エツチングなどにより溝部（３）を形成する
。この状態で第２図（ｃ）に示すようにイオン注入法な
どを用いて基板（１）の導電型と同じ型の不純物を溝側
壁部ならびに底部に自己整合的に１σ７ｍ−３程度の濃
度で拡散させチャネルカット領域（４）を形成する。最
後に第２図（ｅ）に示すように溝部（３）を気相成長法
による酸化Ｉ！（５）などで埋め込み、第２図（ｆ’）
に示すように基板表面までエッチバックすることで表面
を平坦化する。
ここで、この方法を用いて分離構造を作る際には、溝角
部での電界集中を緩和し、また溝側壁部の応力を緩和す
るため例えばＥｘｔｅｎｄｅｄ Ａｂａｔｒａｃ ｔ
ｏｆ’１８ｔｈ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓ Ｓ
Ｄ ！１！ （１９８６） ３０３に述べられている
ように、１１００℃以上の高温で溝部（３）に１００
ｎｍ程度の酸化膜を形成する必要がある（以下、この酸
化工程を丸め酸化と呼ぶ）。この丸め酸化を第２図（ｃ
）のチャネルカット不純物導入の前に行なうためにはフ
ォトレジストなどのマスク（２）を付けたまま熱処理す
ることはできないので、丸め酸化の前にマスク（２）を
−旦除去し丸め酸化の後で再びこのマスク（２）を設け
る必要があり、これは工程数の増加を伴うばかりか溝部
（３）とチャネルカット領域（４）の重ね合わせ精度の
低下を招く。
部での電界集中を緩和し、また溝側壁部の応力を緩和す
るため例えばＥｘｔｅｎｄｅｄ Ａｂａｔｒａｃ ｔ
ｏｆ’１８ｔｈ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓ Ｓ
Ｄ ！１！ （１９８６） ３０３に述べられている
ように、１１００℃以上の高温で溝部（３）に１００
ｎｍ程度の酸化膜を形成する必要がある（以下、この酸
化工程を丸め酸化と呼ぶ）。この丸め酸化を第２図（ｃ
）のチャネルカット不純物導入の前に行なうためにはフ
ォトレジストなどのマスク（２）を付けたまま熱処理す
ることはできないので、丸め酸化の前にマスク（２）を
−旦除去し丸め酸化の後で再びこのマスク（２）を設け
る必要があり、これは工程数の増加を伴うばかりか溝部
（３）とチャネルカット領域（４）の重ね合わせ精度の
低下を招く。
また上記マスク（２）の代わりに熱処理に耐えるシリコ
ン酸化膜や窒化膜をマスクとして利用した場合は、溝角
部のマスクと接する部分が十分に酸化されない。更に通
常、チャネルカット領域（４）の形成に用いられるイオ
ン注入法などでは、溝形成に用いたマスクが無い状態で
自己整合的に溝中に不純物を導入するのは不可能である
ため、第２図（ｃ）のチャネルカット不純物導入を丸め
酸化の後に行なうことは不可能であろう 従って、通常丸め酸化は第２図（ｃ）のチャネルカット
不純物導入の後で行なわれ、第２図（ｄ）に示されるよ
うな溝部（３）を得ていた。
ン酸化膜や窒化膜をマスクとして利用した場合は、溝角
部のマスクと接する部分が十分に酸化されない。更に通
常、チャネルカット領域（４）の形成に用いられるイオ
ン注入法などでは、溝形成に用いたマスクが無い状態で
自己整合的に溝中に不純物を導入するのは不可能である
ため、第２図（ｃ）のチャネルカット不純物導入を丸め
酸化の後に行なうことは不可能であろう 従って、通常丸め酸化は第２図（ｃ）のチャネルカット
不純物導入の後で行なわれ、第２図（ｄ）に示されるよ
うな溝部（３）を得ていた。
つまり、上記丸め酸化を行なうことで溝部（３）の角の
曲率半径が大きくなり、この部分の電界集中を緩和する
と共に基板にかかる応力を緩和するため素子間のリーク
電流を低減させることができる。
曲率半径が大きくなり、この部分の電界集中を緩和する
と共に基板にかかる応力を緩和するため素子間のリーク
電流を低減させることができる。
以上の通り第２図に示す分離構造をとると第３図に示す
ＬＯＣＯ８法などと異なり１μｍ以下の分離中を得るこ
とが可能となる。
ＬＯＣＯ８法などと異なり１μｍ以下の分離中を得るこ
とが可能となる。
〔発明が解決しようとする課題］
第２図のような方法で素子分離を行なおうとした場合、
第２図（ｃ）のチャネルカット不純物導入が第２図（ｄ
）の丸め酸化の前であるため、このチャネルカット不純
物が高温で行なわれる丸め酸化の影響を受け、素子形成
領域まで拡散し本来の素子分離の役目を果たさなくなっ
てしまうという問題があった。
第２図（ｃ）のチャネルカット不純物導入が第２図（ｄ
）の丸め酸化の前であるため、このチャネルカット不純
物が高温で行なわれる丸め酸化の影響を受け、素子形成
領域まで拡散し本来の素子分離の役目を果たさなくなっ
てしまうという問題があった。
これに対し特開昭６２−２１３１４２号に述べられてい
るようにチャネルカット不純物を含んだガラス膜を溝中
に堆積しこれを拡散源として活用する場合は、このガラ
ス膜を丸め酸化後に形成し、不純物拡散を行なうことが
できる。つまり、チャネルカット不純物導入を丸め酸化
の後に行なえることになる。しかしこの方法における問
題点は、上記ガラス膜が埋め込み材料として機能してい
るため溝底部近傍の拡散層も側壁部での拡散層も同等の
濃度で形成されてしまうということである。即ち、高濃
度のチャネルカット領域が形成された場合には良好な分
離特性が得られるが、溝側壁部のチャネルカット不純物
濃度が念とえば１０１８程度以上であるとき個々の分離
されるべき素子がこの高濃度のチャネルカット不純物層
との間でｐｎ接合を形成してしまうため通常１０７程度
ある接合耐圧が５〜６ｖ以下に低下してしまうという問
題があった。一方溝底部のチャネルカット不純物濃度が
たとえば１０１６程度以下と低い場合は空乏層が分離領
域の下まで広がってしまうため分離されるべき素子間の
距離が狭くなり分離出来なくなるという問題があつ。
るようにチャネルカット不純物を含んだガラス膜を溝中
に堆積しこれを拡散源として活用する場合は、このガラ
ス膜を丸め酸化後に形成し、不純物拡散を行なうことが
できる。つまり、チャネルカット不純物導入を丸め酸化
の後に行なえることになる。しかしこの方法における問
題点は、上記ガラス膜が埋め込み材料として機能してい
るため溝底部近傍の拡散層も側壁部での拡散層も同等の
濃度で形成されてしまうということである。即ち、高濃
度のチャネルカット領域が形成された場合には良好な分
離特性が得られるが、溝側壁部のチャネルカット不純物
濃度が念とえば１０１８程度以上であるとき個々の分離
されるべき素子がこの高濃度のチャネルカット不純物層
との間でｐｎ接合を形成してしまうため通常１０７程度
ある接合耐圧が５〜６ｖ以下に低下してしまうという問
題があった。一方溝底部のチャネルカット不純物濃度が
たとえば１０１６程度以下と低い場合は空乏層が分離領
域の下まで広がってしまうため分離されるべき素子間の
距離が狭くなり分離出来なくなるという問題があつ。
このようにチャネルカット不純物導入を丸め酸化の後に
行なえたとしても、良好な分離特性と素子特性を両立さ
せることができないという問題があった。
行なえたとしても、良好な分離特性と素子特性を両立さ
せることができないという問題があった。
この発明は上記のような問題点を解決するためになされ
たもので、チャネルカット不純物導入を丸め酸化の後に
行なっても分離特性と素子特性を損なうことのない半導
体装置の製造方法を得ることを目的とする。
たもので、チャネルカット不純物導入を丸め酸化の後に
行なっても分離特性と素子特性を損なうことのない半導
体装置の製造方法を得ることを目的とする。
この発明に係る半導体装置の製造方法は、素子分離領域
に設けられた溝に丸め酸化を施し、その後でこの溝中に
底部で厚く側壁部で薄くなるように不純物の含有膜を形
成し、さらにこの不純物を基板中に勲拡散させるもので
ある。
に設けられた溝に丸め酸化を施し、その後でこの溝中に
底部で厚く側壁部で薄くなるように不純物の含有膜を形
成し、さらにこの不純物を基板中に勲拡散させるもので
ある。
丸め酸化を施した上で、溝底部が高濃度のチャネルカッ
ト不純物からなり、溝側壁部が低濃度のチャネルカット
不純物からなるチャネルカット領域が形成されろう 〔実施例］ 第１図にこの発明の一実施例を示す。この実施例では第
１図（ａ）に示すようにｐ型のシリコン基板（１）上に
分離領域を露出させる形で例えばフォトレジストなどに
よりマスク（２）を形成し、第１図（ｂ）に示すように
ドライエツチングにより基板上に幅０．５μｍ〜０．８
μｍ、深さ０．８ ＃Ｏ１程度の溝部（３）を形成する
。
ト不純物からなり、溝側壁部が低濃度のチャネルカット
不純物からなるチャネルカット領域が形成されろう 〔実施例］ 第１図にこの発明の一実施例を示す。この実施例では第
１図（ａ）に示すようにｐ型のシリコン基板（１）上に
分離領域を露出させる形で例えばフォトレジストなどに
よりマスク（２）を形成し、第１図（ｂ）に示すように
ドライエツチングにより基板上に幅０．５μｍ〜０．８
μｍ、深さ０．８ ＃Ｏ１程度の溝部（３）を形成する
。
さらに１１００ ｃ以上の高温で丸め酸化を行ない１１
００ｒ１程度の酸化膜を形成する。この酸化膜をフッ化
水素酸水溶液などを用いて除去し第１図（ｃ）に示すよ
うな溝部（３）を得る。そしてポロンを含んだシラノー
ル化合物塗布液（以下５ｐｉｎ ｏｎ Ｇｌａｓｓの略
称ＳＯＧと呼ぶ）を塗布する。この後１５分〜６０分程
度で４００℃〜８００Ｃ程度の熱処理を施すことで、第
１図（ｄ）に示すようにこのＳＯＧはガラス膜（８）と
なりその膜厚は溝部（３）の側壁部で最も薄く基板（１
）の表面、溝部（３）の底部の順で厚くなる。これはＳ
ＯＧを塗布した状態ではその液体であるがため溝底部に
たまりやすいことに起因する。この状態で異方性ドライ
エツチングなどを用いて基板表面のガラス膜（８）を除
去する。その際、溝底部などのガラス膜（８）も一部エ
ッチングされるが膜厚が基板表面に対して厚いため第１
図（ｅ）に示すように除去されずに残る。さらに１５分
〜１２０分程度で８００℃〜１０００ Ｃ程度の熱処理
を行なうことによりこのガラス膜中の不純物を基板中に
拡散せしめ、第１図（ｒ）に示すようにチャネルカット
領域（４）を形成する。その後、溝中のガラス膜（８）
をフッ化水素酸水溶液などを用いて除去し、第１図に）
に示すように溝中に気相成長法を用いて酸化膜（５）を
堆積しこの溝部（３）を埋め込む。最後に第１図（ｈ）
に示すように基板表面までこの酸化膜（５）をエッチパ
ックして平坦化し、次の工程以下で素子領域にゲートｔ
ｌｉ（７）やｎ型不純物拡散層（６）を形成し例えばｖ
ｏｓｒａＴなどの素子を形成する。
００ｒ１程度の酸化膜を形成する。この酸化膜をフッ化
水素酸水溶液などを用いて除去し第１図（ｃ）に示すよ
うな溝部（３）を得る。そしてポロンを含んだシラノー
ル化合物塗布液（以下５ｐｉｎ ｏｎ Ｇｌａｓｓの略
称ＳＯＧと呼ぶ）を塗布する。この後１５分〜６０分程
度で４００℃〜８００Ｃ程度の熱処理を施すことで、第
１図（ｄ）に示すようにこのＳＯＧはガラス膜（８）と
なりその膜厚は溝部（３）の側壁部で最も薄く基板（１
）の表面、溝部（３）の底部の順で厚くなる。これはＳ
ＯＧを塗布した状態ではその液体であるがため溝底部に
たまりやすいことに起因する。この状態で異方性ドライ
エツチングなどを用いて基板表面のガラス膜（８）を除
去する。その際、溝底部などのガラス膜（８）も一部エ
ッチングされるが膜厚が基板表面に対して厚いため第１
図（ｅ）に示すように除去されずに残る。さらに１５分
〜１２０分程度で８００℃〜１０００ Ｃ程度の熱処理
を行なうことによりこのガラス膜中の不純物を基板中に
拡散せしめ、第１図（ｒ）に示すようにチャネルカット
領域（４）を形成する。その後、溝中のガラス膜（８）
をフッ化水素酸水溶液などを用いて除去し、第１図に）
に示すように溝中に気相成長法を用いて酸化膜（５）を
堆積しこの溝部（３）を埋め込む。最後に第１図（ｈ）
に示すように基板表面までこの酸化膜（５）をエッチパ
ックして平坦化し、次の工程以下で素子領域にゲートｔ
ｌｉ（７）やｎ型不純物拡散層（６）を形成し例えばｖ
ｏｓｒａＴなどの素子を形成する。
以上のようにこの実施例によれば、溝型の分ｍ構造にお
いて溝底部が高濃度のチャネルカット不純物からなり、
溝側壁部が低濃度のチャネルカット不純物からなるチャ
ネルカット領域を形成できるため、素子自体の特性を損
なうことなく良好な分離特性を保つことができる。また
分離特性を損なわずに丸め酸化を行なうことで溝部の角
における電界集中や側壁部における応力を緩和するため
良好な素子特性を確保できる。かつこの丸め酸化の後で
チャネルカット不純物の拡散を行なうのでこの拡散長さ
を短く制御することが可能となり実質的に分離中を小さ
く保つことができる。
いて溝底部が高濃度のチャネルカット不純物からなり、
溝側壁部が低濃度のチャネルカット不純物からなるチャ
ネルカット領域を形成できるため、素子自体の特性を損
なうことなく良好な分離特性を保つことができる。また
分離特性を損なわずに丸め酸化を行なうことで溝部の角
における電界集中や側壁部における応力を緩和するため
良好な素子特性を確保できる。かつこの丸め酸化の後で
チャネルカット不純物の拡散を行なうのでこの拡散長さ
を短く制御することが可能となり実質的に分離中を小さ
く保つことができる。
上記実施例はｐ型シリコン基板（１）の例を示したがｒ
型シリコン基板にリンやヒソを含んだＳＯＧを塗布して
チャネルカット不純物の拡散源を形成してもよい。
型シリコン基板にリンやヒソを含んだＳＯＧを塗布して
チャネルカット不純物の拡散源を形成してもよい。
また上記実施例では不純物を含んだＳＯＧを塗布するこ
とでチャネルカット不純物を含んだガラス膜（８）を形
成したが拡散源はＳＯＧに限らず溝側壁部で薄く底部で
厚い拡散源を形成できるものであればよい。
とでチャネルカット不純物を含んだガラス膜（８）を形
成したが拡散源はＳＯＧに限らず溝側壁部で薄く底部で
厚い拡散源を形成できるものであればよい。
第１図（ロ））に不純物を含んだガラス膜（８）を除去
した後で酸化膜（５）を埋め込む例を示したが、このガ
ラス膜（８）を残したまま酸化膜（５）を埋め込んでも
よいり更に埋め込み材料は酸化膜（５）を用いた例を示
したが、多結晶シリコン膜やそれらの多層構造など、そ
の他の絶縁体膜を用いて埋め込んでもよい。
した後で酸化膜（５）を埋め込む例を示したが、このガ
ラス膜（８）を残したまま酸化膜（５）を埋め込んでも
よいり更に埋め込み材料は酸化膜（５）を用いた例を示
したが、多結晶シリコン膜やそれらの多層構造など、そ
の他の絶縁体膜を用いて埋め込んでもよい。
〔発明の効果］
この発明は以上の通り構成されているので、丸め酸化を
施した上で、良好な分離特性と素子特性を両立させるこ
とができる半導体装置の製造方法が得られるという効果
を奏する。
施した上で、良好な分離特性と素子特性を両立させるこ
とができる半導体装置の製造方法が得られるという効果
を奏する。
第１図はこの発明の一実施例である半導体装置の製造工
程を示す断面図、第２図は溝型分離構造の従来例である
半導体装置の製造工程を示す断面図、第３図はＬＯＣＯ
８法を用いた分離構造の従来例である半導体装置を示す
断面図である。 図において、（１）はシリコン基板、（２）はマスク、
（３）は分離用の溝部、（４）はチャネルカット領域、
（５）は酸化膜、（８）はチャネルカット不純物を含ん
だガラス膜である。 尚・ 図中、 同一符号は同−又は相当部分を示す。 代 理 人 大 岩 増 雄 第１図 （ｂ） シリコン本オ瓦 ガ駄榎
程を示す断面図、第２図は溝型分離構造の従来例である
半導体装置の製造工程を示す断面図、第３図はＬＯＣＯ
８法を用いた分離構造の従来例である半導体装置を示す
断面図である。 図において、（１）はシリコン基板、（２）はマスク、
（３）は分離用の溝部、（４）はチャネルカット領域、
（５）は酸化膜、（８）はチャネルカット不純物を含ん
だガラス膜である。 尚・ 図中、 同一符号は同−又は相当部分を示す。 代 理 人 大 岩 増 雄 第１図 （ｂ） シリコン本オ瓦 ガ駄榎
Claims (1)
- 半導体基板の素子分離領域に溝を掘る工程、上記溝の角
を酸化により平滑化する工程、上記溝に溝底部で厚く溝
側壁部で薄くなるように不純物の含有膜を形成する工程
、上記不純物を上記半導体基板中に熱拡散させる工程、
上記溝を絶縁体膜又は半導体膜で埋める工程とを含む半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9930389A JPH02277253A (ja) | 1989-04-18 | 1989-04-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9930389A JPH02277253A (ja) | 1989-04-18 | 1989-04-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02277253A true JPH02277253A (ja) | 1990-11-13 |
Family
ID=14243862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9930389A Pending JPH02277253A (ja) | 1989-04-18 | 1989-04-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02277253A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858857A (en) * | 1997-02-14 | 1999-01-12 | Winbond Electronics Corp. | Method of forming top corner rounding of shallow trenches in semiconductor substrate |
| US7012010B2 (en) | 1999-08-30 | 2006-03-14 | Micron Technology, Inc. | Methods of forming trench isolation regions |
| US7053010B2 (en) | 2004-03-22 | 2006-05-30 | Micron Technology, Inc. | Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells |
| US7125815B2 (en) | 2003-07-07 | 2006-10-24 | Micron Technology, Inc. | Methods of forming a phosphorous doped silicon dioxide comprising layer |
| US7157385B2 (en) | 2003-09-05 | 2007-01-02 | Micron Technology, Inc. | Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry |
| US7217634B2 (en) | 2005-02-17 | 2007-05-15 | Micron Technology, Inc. | Methods of forming integrated circuitry |
| US7235459B2 (en) | 2004-08-31 | 2007-06-26 | Micron Technology, Inc. | Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry |
| US7510966B2 (en) | 2005-03-07 | 2009-03-31 | Micron Technology, Inc. | Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines |
| US7682977B2 (en) | 2006-05-11 | 2010-03-23 | Micron Technology, Inc. | Methods of forming trench isolation and methods of forming arrays of FLASH memory cells |
| US8012847B2 (en) | 2005-04-01 | 2011-09-06 | Micron Technology, Inc. | Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry |
-
1989
- 1989-04-18 JP JP9930389A patent/JPH02277253A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858857A (en) * | 1997-02-14 | 1999-01-12 | Winbond Electronics Corp. | Method of forming top corner rounding of shallow trenches in semiconductor substrate |
| US7012010B2 (en) | 1999-08-30 | 2006-03-14 | Micron Technology, Inc. | Methods of forming trench isolation regions |
| US7294556B2 (en) | 2003-07-07 | 2007-11-13 | Micron Technology, Inc. | Method of forming trench isolation in the fabrication of integrated circuitry |
| US7125815B2 (en) | 2003-07-07 | 2006-10-24 | Micron Technology, Inc. | Methods of forming a phosphorous doped silicon dioxide comprising layer |
| US7429541B2 (en) | 2003-09-05 | 2008-09-30 | Micron Technology, Inc. | Method of forming trench isolation in the fabrication of integrated circuitry |
| US7250380B2 (en) | 2003-09-05 | 2007-07-31 | Micron Technology, Inc. | Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry |
| US7250378B2 (en) | 2003-09-05 | 2007-07-31 | Micron Technology, Inc. | Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry |
| US7157385B2 (en) | 2003-09-05 | 2007-01-02 | Micron Technology, Inc. | Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry |
| US7361614B2 (en) | 2003-09-05 | 2008-04-22 | Micron Technology, Inc. | Method of depositing a silicon dioxide comprising layer in the fabrication of integrated circuitry |
| US7053010B2 (en) | 2004-03-22 | 2006-05-30 | Micron Technology, Inc. | Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells |
| US7470635B2 (en) | 2004-03-22 | 2008-12-30 | Micron Technology, Inc. | Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry, methods of forming trench isolation in the fabrication of integrated circuitry, methods of depositing silicon dioxide-comprising layers in the fabrication of integrated circuitry, and methods of forming bit line over capacitor arrays of memory cells |
| US7368800B2 (en) | 2004-08-31 | 2008-05-06 | Micron Technology, Inc. | Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry |
| US7368366B2 (en) | 2004-08-31 | 2008-05-06 | Micron Technology, Inc. | Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry |
| US7387940B2 (en) | 2004-08-31 | 2008-06-17 | Micron Technology, Inc. | Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry |
| US7364981B2 (en) | 2004-08-31 | 2008-04-29 | Micron Technology, Inc. | Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry |
| US7235459B2 (en) | 2004-08-31 | 2007-06-26 | Micron Technology, Inc. | Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry |
| US7217634B2 (en) | 2005-02-17 | 2007-05-15 | Micron Technology, Inc. | Methods of forming integrated circuitry |
| US7510966B2 (en) | 2005-03-07 | 2009-03-31 | Micron Technology, Inc. | Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines |
| US8012847B2 (en) | 2005-04-01 | 2011-09-06 | Micron Technology, Inc. | Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry |
| US7682977B2 (en) | 2006-05-11 | 2010-03-23 | Micron Technology, Inc. | Methods of forming trench isolation and methods of forming arrays of FLASH memory cells |
| US7883986B2 (en) | 2006-05-11 | 2011-02-08 | Micron Technology, Inc. | Methods of forming trench isolation and methods of forming arrays of FLASH memory cells |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0159075B1 (ko) | 트렌치 dmos장치 및 그의 제조방법 | |
| JPH0423422B2 (ja) | ||
| JPH06350090A (ja) | 半導体装置の製造方法 | |
| JPH06318634A (ja) | 半導体装置の素子分離方法 | |
| JPH02277253A (ja) | 半導体装置の製造方法 | |
| JPH0621210A (ja) | 半導体装置の製造方法 | |
| JPH02119238A (ja) | 半導体装置およびその製造方法 | |
| JPS60106142A (ja) | 半導体素子の製造方法 | |
| JPH05291395A (ja) | 半導体装置の製造方法 | |
| JPS60208843A (ja) | 半導体装置の製造方法 | |
| JPH09289245A (ja) | 半導体装置の製造方法 | |
| JPS63188952A (ja) | 半導体装置の製造方法 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JPS6237543B2 (ja) | ||
| JPH0680726B2 (ja) | 半導体装置の製造方法 | |
| KR970009273B1 (ko) | 반도체소자의 필드산화막 제조방법 | |
| JPS59177940A (ja) | 素子分離領域の製造方法 | |
| JPS6312380B2 (ja) | ||
| JPH0558258B2 (ja) | ||
| JPH1174513A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JPH0729970A (ja) | 半導体装置及びその製造方法 | |
| JPS61220372A (ja) | 半導体装置の製造方法 | |
| JPS6045037A (ja) | 半導体装置の基板構造およびその製造方法 | |
| JPH01274448A (ja) | 素子分離領域の形成方法 | |
| JPH0370386B2 (ja) |