KR970009273B1 - 반도체소자의 필드산화막 제조방법 - Google Patents

Abstract

내용 없음.

Description

반도체소자의 필드산화막 제조방법

제1도는 종래의 방법에 따른 반도체소자의 필드산화막 제조방법을 도시한 단면도.

제2a도 내지 제2d도는 본 발명의 실시예에 따른 \의 필드산화막 제조방법을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 실리콘 기판 2 : 패드 산화막

3 : 패드 폴리실리콘막 4 : 제1질화막

5 : 제2질화막 6,6',12 : 필드산화막

7 : 평탄화용 산화막 10 : 트렌치

11 : 질화막

본 발명은 반도체 소자의 필드산화막 제조방법에 관한 것으로, 특히 소자간 절연 효과를 높이는 트렌치 형태의 필드산화막 제조방법에 관한 것이다.

일반적으로, 소자와 소자간의 절연을 위하여 로코스(LOCal Oxide Silcon, 이하에서 LOCO라 함)공정으로 필드산화막을 형성하였다.

제1도는 종래기술에 따른 반도체소자의 필드산화막 제조방법을 도시한 단면도로서, LOCOS 공정으로 필드산화막을 제조하는 방법을 도시한 것이다.

먼저, 반도체기판(1) 상부에 패드산화막(2)과 질화막(11)패턴을 도시한 단면도로서, LOCOS 공정으로 필드산화막을 제조하는 방법을 도시한 것이다.

먼저, 반도체기판(1) 상부에 패드산화막(2)과 질화막(11)패턴을 형성하고 채널스토퍼 불순물을 이온 주입한 다음, 열산화공정으로 노출된 실리콘기판(1)을 산화시켜 필드산화막(12)을 형성하였다.

그러나, 이러한 방법으로 필드산화막(12)을 형성하면, 상기 필드산화막(12) 가장자리에 버즈빅(BIRD'S BEAK)(13)현상이 발생하고, 그로인하여 활성영역이 좁아진다. 그리고, 누설전류가 발생된다. 이로인하여, 반도체소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.

따라서, 본 발명은 상기한 문제점을 해결하기 위하여 반도체기판 내에 트렌치를 형성하여 절연효과를 높이고, 활성영역을 넓혀 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 필드산화막 제조방법을 제공하는데 그 목적이 있다.

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 필드산화막 제조방법은, 반도체기판 상부에 패드산화막, 패드 폴리실리콘막 및 제1질화막을 순차적으로 일정두께 형성하는 공정과 상기 반도체기판에서 소자분리영역으로 예정되어 있는 부분상의 상기 제1지로하막에서 패드 폴리실리콘막, 패트산화막 및 일정두께의 반도체기판까지 순차적으로 식각하여 트렌치를 형성하는 공정과, 상기 트렌치의 측벽에 제2질화막 스페이서를 형성하는 공정과, 상기 반도체기판을 열산화시키는 필드산화막을 형성하는 공정과, 상기 제1질화막과 제2질화막을 제거하는 공정과, 상기 구조의 전체표면상부에 평탄화용산화막을 형성하는 공정과, 상기 반도체기판이 노출될대까지 상기 반도체기판 상부의 구조물을 에치백하여 상기 트렌치를 매립하는 평탄화된 필드산화막을 형성하는 공정을 포함하는 것을 특징으로 한다.

한편, 본 발명의 원리는, LOCOS 공정을 이용한 필드산화막의 단점을 해결하기 위해, 종래의 LOCOS 방법에 트렌치 방법을 적용하여 상기 두가지 방법의 필드산화막 제조방법을 결합시킴으로써 필드산화막의 특성을 향상시키는 것이다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

제2a도 내지 제2d도는 본 발명의 실시예에 따른 반도체소자의 필드산화막을 제조하는 공정단계를 도시한 단면도이다.

제2a도는 참조하면, 반도체기판(1)상에 패드산화막(2), 패드 폴리실리콘막(3), 제1지로하막(4)을 순차적으로 형성한다. 그리고, 필드산화막 마스크(도시안됨)를 이용한 식각공정으로 상기 제1질화막(4), 패드 폴리실리콘막(3), 패드산화막(2) 및 일정두께의 반도체기판(1)을 순차적으로 식각하여 트렌치(10)를 형성한다.

제2b도를 참조하면, 상기 제1질화막(4), 패드 폴리실리콘막(3), 패드 산화막(2)의 식각면 및 상기 트렌치(10)의 측벽에 제2지로하막(5) 스페이서를 형성한다. 이때, 상기 제2질화막(5) 스페이서는 전체 표면상부에 제2질화막(5)을 일정두께 형성하고 이를 일정두께, 즉 증착된 두께만큼 이방성식각하여 형성된 것이다.

그 다음에, 상기 제1질화막(4)과 제2질화막(5) 스페이서를 마스크로하여 상기 트렌치(10)의 저부에 불순물을 주입하여 채널스토퍼를 형성한다.

제2c도를 참조하면, 상기 트렌치(10)저부에 반도체기판(1)을 열산화시켜 필드산화막(6)을 형성한다. 그리고, 상기 제1질화막(4)과 제2질화막(5) 스페이서를 인산용액으로 제거한다. 그 다음에, 전체 표면상부에 전체구조 상부에 평탄화용 산화막(7)을 증착한다.

제2d도를 참조하면, 상기 평탄화용 산화막(7), 패트 폴리실리콘막(3) 및 패트 산화막(2)을 에치백하여 필드산화막(6)의 일정두께만을 제거함으로써 상기 반도체기판(1)의 트렌치(10)만을 매립하는 필드산화막(6')을 형성한다.

이때, 상기 필드산화막(6')은 저부에 채널스토퍼가 구비된 상태로 형성된다.

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 필드산화막을 제조방법은, LOCOS 형성공정으로 발생될 수 있는 버즈빅에 의한 활성영역의 감소, 단차에 의한 후속공정의 어려움등과 같은 공정상의 문제점을 해결하여, 상기 버즈빅의 크기가 감소되고 상부면이 평탄화된 필드산화막을 형성함으로써 후속공정을 용이하게 할 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과가 있다.

Claims (1)

1. 반도체기판 상부에 패드산화막, 패드 폴리실리콘막 및 제1질화막을 순차적으로 일정두께 형성하는 공정과, 상기 반도체기판에서 소자분리영역으로 예정되어 있는 부분상의 상기 제1질화막에서 패드 폴리실리콘막, 패드산화막 및 일정두께의 반도체기판까지 순차적으로 식각하여 트렌치를 형성하는 공정과, 상기 트렌치의 측벽에 제2질화막 스페이서를 형성하는 공정과, 상기 제1질화막과 제 2 질화막 스페이서를 마스크로하여 상기 반도체기판에 채널스토퍼를 형성하는 공정과 상기 반도데기판을 열산화 시켜 필드산화막을 형성하는 공정과, 상기 제1질화막과 제2질화막을 제거하는 공정과, 상기 구조의 전체표면상부에 평탄화용 산화막을 형성하는 공정과, 상기 반도체기판이 노출될때까지 상기 반도체기판 상부의 구조물을 에치백하여 상기 트렌치를 매립하는 평탄화된 필드산화막을 형성하는 공정을 포함하는 반도체소자의 필드산화막을 제조방법.