JPH04739A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に関し、 フィールド酸化膜側面の段差を小さくして、フィールド
酸化膜エツジ部でのゲート電極の電界集中を小さくする
ことができ、ゲート酸化膜の絶縁耐圧を向上させること
ができる半導体装置の製造方法を提供することを目的と
し、 下地の膜上にシリコン酸化膜、第１の非単結晶シリコン
膜及び耐酸化性膜を順次形成する工程と、該耐酸化性膜
を選択的に工・ノチングして開口部を形成する工程と、
該下地の膜と同極性の不純物イオンを導入してチャふル
ストソパを形成する工程と、該開口部を覆うように第２
の非単結晶シリコン膜を形成する工程と、該第２の非単
結晶シリコン膜を工・ノチハソクして該開口部内に該第
２の非単結晶シリコン膜を埋め込む工程と、該耐酸化性
膜をマスクとして該開口部内の第２、第１の非単結晶シ
リコン膜を酸化してフィールド酸化膜を形成する工程と
、該フィールド酸化膜間の該耐酸化性膜、該第１の非単
結晶シリコン膜及び該シリコン酸化膜を除去する工程と
を含むように構成する。

〔産業上の利用分野〕

本発明はＭＯＳトランジスタ等の素子を分離する素子分
離領域となるフィールド酸化膜を有する半導体装置の製
造方法に適用することができ、特にフィールド酸化膜エ
ツジ部でのゲート電極の電界集中を小さくすることがで
き、ゲートｉｔ化膜の絶縁耐圧を向上させることができ
る半導体装置の製造方法に関する。

近年来、ＬＳＩの集積度は上昇を続けてきており、それ
に伴い素子もより一層縮小しなければならない。その場
合、素子間の素子分離技術が非常に重要になってきてい
る。

〔従来の技術〕

第２図（ａ）〜（ｅ）は従来の半導体装置の製造方法の
一例を説明する図である。図示例の製造方法はＭＯＳト
ランジスタ等の製造方法に適用する場合である。

この図において、３１はＳｉ等からなる基板、３２はＳ
ｉＯ，等からなるシリコン酸化膜、３３は耐酸化性膜と
してのＳｉ３Ｎ、等からなるシリコン窒化膜、３４はシ
リコン酸化膜３３に形成された開口部、３５はチャネル
ストッパ、３６はＳｉＯ２等からなるフィールド酸化膜
である。

次に、その製造方法について説明する。

まず、第２図（ａ）に示すように、例えば熱酸化により
基板３工を酸化してシリコン酸化膜３２を形成した後、
第２図（ｂ）に示すように、例えばＣＶＤ法によりシリ
コン酸化膜３２上に５１３Ｎ４を堆積してシリコン窒化
膜３３を形成する。

次に、第２図（ｃ）に示すように、例えばＲ［Ｅにより
シリコン窒化膜３３を選択的にエンチングして開口部３
４を形成した後、例えばイオン注入によりシリコン窒化
膜３３をマスクとして基板３１と同極性の不純物イオン
を導入してチャネルストッパ３５を形成する。

次に、第２図（ｄ）に示すように、例えばスチーム酸化
法によりシリコン窒化膜３３をマスクとして基板３１を
酸化して素子分離領域としてのフィールド酸化膜３６を
形成する。

そして、例えばウェットエンチングによりシリコン窒化
膜３３及びシリコン酸化膜３２を除去して基板３１を露
出させることにより、第２図（ｅ）に示すようなフィー
ルド酸化膜３６で分離された素子分離領域を得ることが
できる。

上記した従来のＬＯＧＯＳプロセスは非常に工程が容易
ではあるうえ、フィールド酸化膜３６表面の傾斜が非常
に緩やかであるためフィールド酸化膜３６エノジ部での
後に形成されるゲート電極の電界集中を防くことができ
るという利点がある。しかしながら、素子分離領域を形
成するフィールド酸化膜３６が素子領域に侵入するいわ
ゆるバーズビーク（ＢＩＲＤ’Ｓ　ＢＥＡＫ　）という
もの力く生してしまい、このバーズビークはＭＯＳ　Ｆ
　ＥＴの狭チャネル効果を引き起こしてしまうという問
題がある。この問題を解決するためにスチーム酸化温度
を上げてバーズビークを減少させるという方法があるが
、この方法はいわゆるホワイトリボン（−旧ＴＥ　ＲＩ
ＢＢＯＮ）という新たな問題を引き起こしてしまう。こ
のホワイトリボンという現象はスチーム酸化時の雰囲気
中にあるＨ２Ｏがシリコン窒化膜３３中を通過する際に
Ｓｉ３Ｎ４と反応し、アンモニアを形成しこのアンモニ
アがシリコン基板３１表面まで拡散し、特にフィールド
酸化膜３６エソジ付近のシリコン基板３１表面にホワイ
トリボンといわれるオキシナイトライド膜を形成してし
まうものである。そして、このオキシナイトライド膜は
シリコン窒化膜３３下のシリコン酸化膜３２を除去する
際のＨＦでエンチングすることができず、除去するため
には再酸化をしなければならない。更０こゲートａ化膜
を形成するためには、この再酸化膜を除去しなければな
らないが、そのときのＨＦエツチングで素子分離領域工
・７ノの酸化膜が削りとられ、その結果、素子分離領域
エツジ、即ち素子領域エツジに鋭角状のシリコン基板が
剥き出しになる。そして、ゲート酸化膜を形成すると素
子領域エツジの鋭角状部分て酸化膜厚が非常に薄くなり
、ゲート絶縁膜の絶縁耐圧の低下を引き起こしてしまう
という問題があることが知られている。

上記ホワイトリボンが発生するという問題がなく、かつ
バーズビークを減少させることができる従来の素子分離
法としてはＳＷＡＭＩ、ＳＴＯＭｌ、５ＩＬＯ等のいわ
ゆる改良ＬＯＧ、Ｏ３が挙げられる。しかしながら、こ
れらの素子分離法はあまりの急激なバーズビークの減少
によってシリコン基板内に格子転位等の欠陥を生成し易
く、ＰＮ接合のリーク電流を増加させてしまい、ＤＲＡ
Ｍ等ではいわゆるリフレンシュ不良の原因になるという
問題があることが知られている。

また、バーズビークが全く生しない従来の素子分離法と
しては５ＥＰＯＸという素子分離法が挙げられる。以下
、具体的に図面を用いて説明する。

第３図（ａ）〜（ｆ）は従来の半導体装１の製造方法の
他の一例を説明する図である。図示例の製造方法もＭＯ
Ｓ）ランジスタ等の製造方法に適用する場合である。

この図において、４１は８１等からなる基板、４２はＳ
　ｉ　Ｏ，等からなるシリコン酸化膜、４３はポリシリ
コン膜、４４は耐酸化性膜としてのＳｉ、Ｎ。

等からなるシリコン窒化膜、４５はシリコン窒化膜４４
に形成された開口部、４６はチャネルストッパ、４７は
ＳｉＯ□等からなるフィールド酸化膜である。

次に、その製造方法にフいて説明する。

まず、第３図（ａ）に示すように、例えば熱酸化により
基板４１を酸化して膜厚が例えば２００人のシリコン酸
化膜４２を形成した後、第３図（ｂ）、（ｃ）に示すよ
うに、例えばＣＶＤ法によりシリコン酸化膜４２上にＳ
ｉＯ□、ポリＳｉを堆積して膜厚が例えば１０００〜２
０００人のポリシリコン膜４３及び膜厚が例えば１００
０人のシリコン窒化膜４４を順次形成する。

次に、第３図（ｄ）に示すよう６二例えばＲＩＥにより
シリコン窒化膜４４を選択的に工、チングして開口部４
５を形成した後、例えばイオン圧入によりシリコン窒化
膜４４をマスクとして基板４１と同極性の不純物イオン
を基板４１に導入してチャネルストッパ４６を形成する
。

次に、第３図（ｅ）に示すように、例えばスチーム酸化
によりシリコン窒化膜４４をマスクとしてポリシリコン
膜４３を酸化して素子分離領域としてのフィールド酸化
膜４７を形成する。

そして、例えばウェットエツチングによりシリコン窒化
膜４４、ポリシリコン膜４３及びシリコン酸化膜４２を
除去して基板４１を露出させることにより素子領域を得
ることができる。

Ｊ発明が解決しようとする課題〕 上記した５ＥＰＯＸを用いる第３図に示す従来の製造方
法は、ＬＯＧＯ３を用いる場合のようなバーズビークの
発生を抑えることができるという利点があるが、第３図
（ｄ）に示す素子領域となるシリコン窒化膜４４下のポ
リシリコン膜４３部分の膜厚と素子分離領域となる開口
部４５下のポリシリコン膜４３部分の膜厚とが等しくな
っており、第３図（ｅ）に示す如（この状態でポリＳｉ
を酸化してフィールド酸化膜４７を形成している。そし
て、素子分離を十分に行うためには（寄生ＭＯ３ＦＥＴ
のしきい値電圧を十分高くする等）、フィールド酸化膜
４７の膜厚を十分厚くすればよく、このためには素子分
離領域となる開口部４５下のポリシリコン膜４３膜厚を
十分厚くしなければならない。これに伴い素子領域とな
るシリコン窒化膜４３下のポリシリコン膜４３膜厚も厚
くなる。このように、シリコン窒化膜４４下のポリシリ
コン膜４３膜厚が厚くなった状態でフィールド酸化膜４
７を形成するための酸化を行うと、第４図（ａ）に示す
ように、フィールド酸化膜４７側面への段差がきつくな
り、フィールド酸化膜４７側面Ａが逆テーパ形状になっ
てしまい、第４図（ｂ）に示すように、この状態でポリ
３１等のゲート電極５２を形成すると、フィルド酸化膜
４７工ソジ部でのケート電極５２部分Ｂで電界集中し易
く、ゲー）［化膜５１の絶縁耐圧が劣化するという問題
があった。

そこで、本発明は、フィールド酸化膜側面の段差を小さ
くしてフィールド酸化膜工・ノジ部でのゲート電極の電
界集中を小さくすることができ、ゲート酸化膜の絶縁耐
圧を向上させることができる半導体装置の製造方法を提
供することを目的とする。

〔課題を解決するための手段〕

本発明による半導体装置の製造方法は上記目的達成のた
め、下地の膜（基板、ウェル等）上にシリコン酸化膜、
第１の非単結晶シリコン膜及び耐酸化性膜を順次形成す
る工程と、該耐酸化性膜を選択的にエツチングして開口
部を形成する工程と、該下地の膜と同極性の不純物イオ
ンを導入してチャネルストッパを形成する工程と、該開
口部を覆うように第２の非単結晶シリコン膜を形成する
工程と、該第２の非単結晶シリコン膜をエノチノ・・・
ツクして該開口部内に該第２の非単結晶シリコン膜を埋
め込む工程と、該耐酸化性膜をマスクとして該開口部内
の第２、第１の非単結晶シリコン膜を酸化してフィール
ド酸化膜を形成する工程と、該フィールド酸化膜間の該
耐酸化性膜、該第１の非単結晶シリコン膜及び該シリコ
ン酸化膜を除去する工程とを含むものである。

〔作用〕

本発明は、第１図（ａ）〜（ｈ）に示すように、素子領
域となるシリコン窒化膜４下に予め第１のポリシリコン
膜３を形成し、シリコン窒化膜４か形成されていない素
子分離領域には第１のポリシリコン膜３及び第２のポリ
シリコン膜７を形成し、この状態でフィールド酸化膜８
を形成するための熱酸化を行っている。このため、フィ
ールド酸化膜８膜厚を決定する第１のポリシリコン膜３
と第２のポリシリコン膜７のトータル膜厚を十分確保し
た状態（第２のポリシリコン膜７膜厚を適宜厚くずれば
よい）でシリコン窒化膜４下の第１のポリシリコン膜３
膜厚を適宜薄くすることかできるため、フィールド酸化
膜８側面Ｘが順テーパ形状になるように第１のボリシＩ
Ｊコン膜３部分まで酸化を侵入させることができる。そ
の結果、従来の５ＥＰＯＸによる場合よりも、フィール
ド酸化膜８側面Ｘの段差を緩やかにすることができるた
め、フィールド酸化膜８エツジ部での後に形成されるゲ
ート電極部分の電界集中を生じ難くすることができ、ゲ
ート酸化膜の絶縁耐圧を向上させることができる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１図（ａ）〜（ｈ）は本発明に係る半導体装置の製造
方法の一実施例を説明する図である。図示例の製造方法
はＭＯＳ）ランジスタ等の製造方法に適用する場合であ
る。

この図において、ｌはＳｉ等からなる基板、２はＳｉＯ
□等からなるシリコン酸化膜、３は第１のポリシリコン
膜、４は耐酸化性膜としてのＳｉ３Ｎ４等からなるシリ
コン窒化膜、５はシリコン窒化膜４に形成された開口部
、６はチャネルストッパ、７は第２のポリシリコン膜、
３はＳ　ｉ　０２等からなるフィールド酸化膜である。

次に、その製造方法について説明する。

まず、第１図（ａ）に示すようＣ二例えば１０００°Ｃ
のドライ酸化により例えばＰ型（１００）で１０Ωのシ
リコン基ｔ、ｆｆｌ　１を酸化して膜厚が例えば２００
人のシリコン酸化膜２を形成した後、第１図（ｂ）、（
ｃ）に示すように、例えばＣＶＤ法によりシリコン酸化
膜２上にポリＳｉ、５ｉ３Ｎｎを堆積して膜厚が例えば
２００人の第１のポリシリコン膜３及び膜厚が例えば２
０００人のシリコン窒化膜４を順次形成する。

次に、第１図（Ｃ）に示すように、例えばＲＩＥにより
素子分離領域となるところのシリコン窒化膜４をエツチ
ングして開口部５を形成するとともに、開口部５内に第
１のポリシリコン膜３を露出させた後、例えばイオン注
入によりシリコン窒化膜４をマスクとして例えば９０Ｋ
ｅＶでｌ×１Ｏ１３ｃｆｆｌ−２のＢ＝　　（基板１と
同極性の不純物イオン）を基板１に導入してチャネルス
トッパ６を形成する。

次に、第１図（ｅ）に示すように、例えばＣＶＤ法によ
り開口部５を覆うように膜厚が例えば２０００人の第２
のポリシリコン膜７を形成する。

次に、第１図（ｆ）に示すように、例えばＣＣｌ４ガス
のＲＩＥにより第２のポリシリコン膜７をエッチバンク
して開口部５内に第２のポリシリコン膜７を埋め込む。

この時、シリコン窒化膜４が露出される。

次に、第１図（ｇ）に示すように、例えば９００℃のス
チーム酸化によりシリコン窒化膜４をマスクとして開口
部５内の第２、第１のポリシリコン膜７．３を酸化して
フィールド酸化膜８を形成する。

そして、例えばウェットエツチングによりフィールド酸
化膜８間のシリコン窒化膜４、第１のポリシリコン膜３
及びシリコン酸化膜２を除去することにより、第１図（
ｈ）に示すような素子領域と素子分離領域のフィールド
酸化膜８を得ることができる。

上記実施例は、素子領域となるシリコン窒化膜４下に予
め第１のポリシリコン膜３を形成し、シリコン窒化膜４
が形成されていない素子分離領域には第１のポリシリコ
ン膜３及び第２のポリシリコン膜７を形成し、この状態
でフィールド酸化膜８を形成するための熱酸化を行って
いる。このため、フィールド酸化膜８膜厚を決定する第
１のポリシリコン膜３と第２のポリシリコン膜７のトー
タル膜厚を十分確保した状態（第２のポリシリコン７膜
厚を適宜厚くすればよい）でシリコン窒化膜４下の第１
のポリシリコン膜３膜厚を適宜薄くすることができるた
め、フィールド酸化膜８側面が順テーパ形状になるよう
に第１のポリシリコン膜３部分まで酸化を侵入させるこ
とができる。その結果、従来の５ＥＰＯＸによる場合よ
りもフィールド酸化膜８側面の段差を緩やかにすること
ができるため、フィールド酸化膜８エツジ部での後に形
成されるゲート電極部分の電界集中を生し難くすること
ができ、ゲート酸化膜の絶縁耐圧を向上させることがで
きる。

また、従来のＬＯＧＯ３の場合のようにフィルド酸化膜
８は基板１内に侵入することがないため、基板１内に欠
陥を生しないようにすることができ、かつゲート酸化膜
形成の際のＨＦによるエツチングで鋭角状の基板１が現
われることがなく、これに伴うゲート酸化膜の絶縁耐圧
劣化を生しないようにすることができる。更には、ＨＦ
によるエツチングの際フィールド酸化膜８を適宜後退さ
せることにより、従来のＬＯＧＯ３の場合生しるような
基板１での突起を生しさせることなく所望の素子領域を
得ることができる。

なお、上記実施例では、第１、第２のポリシリコン膜３
．７を用いる場合について説明したが、本発明はこれに
限定されるものではなく、第１、第２のポリノリコン膜
３．７の換わりにアモルファスシリコン膜を用いる場合
であってもよい。

〔発明の効果］ 本発明によれば、フィールド酸化膜側面の段差を小さく
してフィールド酸化膜エツジ部でのケート電極の電界集
中を小さくすることができ、ケート酸化膜の絶縁耐圧を
向上させることができるという効果がある。

【図面の簡単な説明】

第１図は本発明に係る半導体装置の製造方法の一実施例
の製造方法を説明する図、 第２図は従来例の一例の製造方法を説明する図、第３図
は従来例の他の一例の製造方法を説明する図、 第４図は従来例の課題を説明する図である。 ｌ−・・−・一基板、 ２・・・・・・シリコン酸化膜、 ３・・・・・・第１のポリシリコン膜、４・−・−・シ
リコン窒化膜、 ５・・・・・−開口部、 ７・・−・−第２のポリシリコン膜、 ８・・−・・・フィールド酸化膜。

Claims (1)

1. 【特許請求の範囲】 　下地の膜（１）上にシリコン酸化膜（２）、第１の非
   単結晶シリコン膜（３）及び耐酸化性膜（４）を順次形
   成する工程と、 該耐酸化性膜（４）を選択的にエッチングして開口部（
   ５）を形成する工程と、 該下地の膜（１）と同極性の不純物イオンを導入してチ
   ャネルストッパ（６）を形成する工程と、該開口部（５
   ）を覆うように第２の非単結晶シリコン膜（７）を形成
   する工程と、 該第２の非単結晶シリコン膜（７）をエッチバックして
   該開口部（５）内に該第２の非単結晶シリコン膜（７）
   を埋め込む工程と、 該耐酸化性膜（４）をマスクとして該開口部（５）内の
   第２、第１の非単結晶シリコン膜（７、３）を酸化して
   フィールド酸化膜（８）を形成する工程と、 該フィールド酸化膜（８）間の該耐酸化性膜（４）、該
   第１の非単結晶シリコン膜（３）及び該シリコン酸化膜
   （２）を除去する工程とを含むことを特徴とする半導体
   装置の製造方法。