JPS5910236A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5910236A
JPS5910236A JP11930282A JP11930282A JPS5910236A JP S5910236 A JPS5910236 A JP S5910236A JP 11930282 A JP11930282 A JP 11930282A JP 11930282 A JP11930282 A JP 11930282A JP S5910236 A JPS5910236 A JP S5910236A
Authority
JP
Japan
Prior art keywords
silicon
oxide film
film
silicon nitride
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11930282A
Other languages
English (en)
Inventor
Kiyoto Iida
飯田 清人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP11930282A priority Critical patent/JPS5910236A/ja
Publication of JPS5910236A publication Critical patent/JPS5910236A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置の製造方法、特に半導体基板表面
の選択酸化に関する。
半導体基板表面への酸化物の選択成長は各半導体素子間
の絶縁が直接性なえ、かつ半導体表面が比較的平らにな
ることや、いわゆる自己整合が可能なことから、高集積
度を費するLSIの製造方法として非常に有効な方法で
ある。従来、この種の半導体基板の選択酸化のマスク用
絶縁膜としてシリコン窒化膜が用いられている。すなわ
ち第1図(a)のシリコン等の半導体基板の一部分がシ
リコン窒化膜でおおわれている状態で半導体基板を酸化
すると、シリコン窒化膜でおおわれている領域に比して
半導基板が露出している領域の酸化速度が著るしく速い
ため、酸化膜を半導体基板の一部分にのみ形成するいわ
ゆる選択酸化が可能である。
この場合酸化工程が比較的長いためシリコン窒化膜と半
導体基板又は酸化膜との間に大きなストレスがかがシリ
コン窒化膜が反シ、結晶欠陥やクラックの発生の原因と
なシ最終デバイスのリーク電流の原因になっていた。こ
のためシリコン窒化膜の間にそう人した酸化膜を通して
横方向への酸化が進み、第1図(e)のようないわゆる
“鳥のくちばし1といわれる形状になる。これは実際に
デバイスを作る時PRマスク寸法よシ出来上シの拡散層
領域及びチャンネル領域の寸法が小さくなる効果となり
、デバイスが高密度化すればするほどその制御が大きな
問題となる。近年これら“鳥のくちばし“の抑制のため
の新らしい方法も試みられている。たとえば、シリコン
窒化膜を二度形成し、そう人した熱酸化膜の側面にシリ
コン窒化膜を形成した状態で熱酸化する方法がある。こ
の方法だと確かにパ鳥のくちばし”抑制には効果がめる
ものの、シリコン窒化膜の二重に形成することから前述
のシリコン窒化膜のストレスという点では問題があり、
結晶欠陥の発生やリーク電流の発生しやすい構造である
。また、この方法は最終出来上シの酸化膜の形状の点か
らも平滑性は得られにくい。
本発明は、以上述べた従来の製造方法による欠点をなく
シ、有効な新しい半導体基板の選択酸化法を提供するこ
とにある。
本発明の半導体装置の製造法は、選択酸化のマスクとし
て作用する絶縁膜として半導体表面の一部にシリコン窒
化膜を形成する工程と、該シリコン窒化膜におおわれて
いる以外の領域の前記半導体基板をエツチングする工程
と、さらにポリシリコンを全面に形成する工程と、異方
性エツチングによす該ポリシリコンをエツチングする工
程とを含み、しかる後前記半導体基板を選択的に酸化す
ることを特徴とする。すなわち、ストレスの緩和の役目
としてポリシリコンを用い、しかも熱酸化工程において
該ポリシリコン自身をシリコン酸化膜に変換させること
によシ、結晶欠陥やクラックの発生を防止し、リーク電
流を大幅に低減するとともに、′鳥のくちばし“形状を
抑制し、しかも最終出来上りの酸化膜の形状を平滑にす
るという長所を有する。
次に本発明の実施例につき図面を用いて説明する。第2
図(a)〜億)は本発明の一実例例の半導体装置の製造
方法を示す。第2図(a)のシリコン尋の半導体基板(
1)上に第1図(ロ)のように500Aの熱酸化膜(2
)及び100OAのシリコン窒化膜(3)を形成し、し
かる後通常のPR工程及びエツチング工程を経て、前記
シリコン窒化膜及び熱酸化膜をエツチング除去する。し
かる後肢シリコン窒化膜または酸化膜をマスクとしてシ
リコン基板をエツチングし、第2図(C)の4のように
シリコン基板をメサ型にする。しかる後第2図(山のよ
うに通常の気相成長法を用てて5000Aのポリシリコ
ン膜(5)を全面に形成する。この状態で平行平板型イ
オンエツチング装置を用いて異方性エツチングによυポ
リシリコンを除去すると、第2図(e)のように前記窒
化シリコン膜、熱酸化膜及びメサエッチされたシリコン
基板の側面にポリシリコン膜(5)が一部残る構造とな
る。しかる後熱酸化を行なうとシリコン基板が露出した
部分に酸化膜が形成されるのみならず、前記側面に残留
したポリシリコン膜も酸化膜に変換し、第2図Q)に示
すような構造が得られる。(しかる後酸化よシリコン酸
化膜上に形成された薄い酸化膜及びシリコン窒化膜を除
去すれば第2図(2)の構造が得られ、シリコン基板が
凸となっている部分にデバイスの活性領域が形成される
以上の実施例のように本発明はポリシリコンが窒化膜、
熱酸化膜及びメサエッチされたシリコン基板基側面に一
部残った状態で選択酸化を行なうため、従来問題となっ
ていたシリコン窒化膜のストレスによる結晶欠陥やクラ
ックの発生が防止され、また選択酸化中にポリシリコ自
身も配化されるため横方向への酸化が大幅に抑制され“
鳥のくちばし゛°形状が抑制された。また出来上りの酸
化膜の形状も第2図(2)のように平滑な表面が得られ
た。なお実際にこの方法で作成したデバイスの特性は従
来の方法に比し大幅にリーク電流が低減され、また良好
なバタボニングが得られ、歩留が大輪に向上した2 以上に述べたように本発明によれば従来問題になってい
たストレスによる結晶欠陥クラックの発生が防止され、
横方向への酸化膜のくい込みによる拡散層領域、チャン
ネル領域の寸法もコントロールされ、k1段切れ等にも
効果がめシ、大幅に半導体装置の歩留向上、コスト低減
が達成出来る。
なお図において、1・・・・・・シリコン基板、2・・
・・・・シリコン酸化膜、3・・・・・・シリコン窒化
膜、4・・・・・・メサ型にエツチングされたシリコン
基板領域、5・・・・・・ポリシリコンである。
阜l 図 #2 図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板の一生面上の一部に絶縁膜を形成し、該絶縁
    膜をマスクとして前記半導体基板を選択的に酸化する半
    導体装置の製造方法に於いて、前記酸化のマスクとして
    作用する絶縁膜としてシリコン窒化膜を形成する工程と
    、該シリコン窒化膜でおおわれていない領域の前記半導
    体基板をエツチングする工程と、さらにポリシリコンを
    形成する工程と、異方性エツチングによシ該ポリシリコ
    ンをエツチングする工程とを含み、しかる後前記半導体
    基板を選択的に酸化することを特徴とする半導体装置の
    製造方法。
JP11930282A 1982-07-09 1982-07-09 半導体装置の製造方法 Pending JPS5910236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11930282A JPS5910236A (ja) 1982-07-09 1982-07-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11930282A JPS5910236A (ja) 1982-07-09 1982-07-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5910236A true JPS5910236A (ja) 1984-01-19

Family

ID=14758051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11930282A Pending JPS5910236A (ja) 1982-07-09 1982-07-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5910236A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61227750A (ja) * 1985-04-03 1986-10-09 Hoxan Corp 凍結餡掛け焼きそばの製造方法
JPH01283854A (ja) * 1988-05-10 1989-11-15 Nec Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61227750A (ja) * 1985-04-03 1986-10-09 Hoxan Corp 凍結餡掛け焼きそばの製造方法
JPH01283854A (ja) * 1988-05-10 1989-11-15 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
KR970003731B1 (ko) 반도체 장치의 소자 격리막 제조방법
JPH0574803A (ja) 半導体装置の製造方法
JPH06318634A (ja) 半導体装置の素子分離方法
US4039358A (en) Method of manufacturing an insulated gate type field effect semiconductor device
US6380610B1 (en) Dislocation free local oxidation of silicon with suppression of narrow space field oxide thinning effect
JPH06163532A (ja) 半導体素子分離方法
US4030952A (en) Method of MOS circuit fabrication
JPS5910236A (ja) 半導体装置の製造方法
JPS5922344A (ja) 半導体装置の製造方法
JPS59165434A (ja) 半導体装置の製造方法
JPS5812732B2 (ja) 半導体装置の製法
JPH079930B2 (ja) 半導体装置の製造方法
JPH0258778B2 (ja)
JPH04739A (ja) 半導体装置の製造方法
JPS61276343A (ja) 半導体装置の製造方法
JPS62232143A (ja) 半導体装置の製造方法
JPS59104140A (ja) 半導体装置の製造方法
JPS5975667A (ja) 半導体装置の製造方法
JPS59177941A (ja) 素子分離領域の製造方法
KR0167260B1 (ko) 반도체 소자의 격리구조 제조방법
KR940009578B1 (ko) 반도체 장치 및 그 제조방법
JPS6322065B2 (ja)
KR0151607B1 (ko) 반도체 소자의 필드산화막 형성방법
JPH1070186A (ja) 半導体装置の素子分離膜形成方法
JPS5858814B2 (ja) 絶縁ゲ−ト半導体装置の製造法