JPH01283854A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01283854A JPH01283854A JP11428088A JP11428088A JPH01283854A JP H01283854 A JPH01283854 A JP H01283854A JP 11428088 A JP11428088 A JP 11428088A JP 11428088 A JP11428088 A JP 11428088A JP H01283854 A JPH01283854 A JP H01283854A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- insulating film
- oxidation
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- 241000293849 Cordylanthus Species 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000011324 bead Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
従来、半導体基板上に素子分離用のフィールド絶縁膜を
形成する技術として、ＬＯＣＯ３（ｌｏｃａｌ ｏｘｉ
ｄａｔｉｏｎ ｏｆ ５ｉｌｉｃｏｎ）技術が広く用い
られている。
形成する技術として、ＬＯＣＯ３（ｌｏｃａｌ ｏｘｉ
ｄａｔｉｏｎ ｏｆ ５ｉｌｉｃｏｎ）技術が広く用い
られている。
第２図（ａ）〜（ｄ）は従来の半導体装置の製造方法の
一例を説明するための工程順に示した半導体チップの断
面図である。第２図（ａ）に示すように、シリコン基板
１上に酸化シリコン膜２及び窒化シリコン膜３を順次形
成した後、素子形成領域となる部分にホトレジスト膜４
を選択的に設ける。次に、第２図（ｂ）に示すように、
ホトレジスト膜４を用いて窒化シリコン膜３及び酸化シ
リコン膜２をエツチングする。次に、第２図（Ｃ）に示
すように、酸化性雰囲気中で熱処理を行ない、窒化シリ
コン膜３で被覆されていない半導体基板１の表面にフィ
ールド絶縁膜６を形成する。
一例を説明するための工程順に示した半導体チップの断
面図である。第２図（ａ）に示すように、シリコン基板
１上に酸化シリコン膜２及び窒化シリコン膜３を順次形
成した後、素子形成領域となる部分にホトレジスト膜４
を選択的に設ける。次に、第２図（ｂ）に示すように、
ホトレジスト膜４を用いて窒化シリコン膜３及び酸化シ
リコン膜２をエツチングする。次に、第２図（Ｃ）に示
すように、酸化性雰囲気中で熱処理を行ない、窒化シリ
コン膜３で被覆されていない半導体基板１の表面にフィ
ールド絶縁膜６を形成する。
次に、第２図（ｄ）に示すように、窒化シリコン膜３を
エツチングにより除去して素子領域を設けていとな。
エツチングにより除去して素子領域を設けていとな。
上述した従来の半導体装置の製造方法では、窒化シリコ
ン膜３をマスクにして、熱処理によりフィールド絶縁膜
６を形成していたが、第２図（Ｃ）に示すように、窒化
シリコン膜３端部内部のシリコン基板１表面までも酸化
されてしまい、いわゆるバーズビークを生じてしまう。
ン膜３をマスクにして、熱処理によりフィールド絶縁膜
６を形成していたが、第２図（Ｃ）に示すように、窒化
シリコン膜３端部内部のシリコン基板１表面までも酸化
されてしまい、いわゆるバーズビークを生じてしまう。
素子形成領域内にバーズビークが大きく形成されてしま
うと、例えば、素子形成領域内に形成する記憶セルの電
荷蓄積容量が小さくなり、記憶セルの微細化を妨げる欠
点がある。又、窒化シリコン膜３端部で形成されるフィ
ールド絶縁膜に応力がかかり、膜の均質性が劣化し、耐
圧の低下を生じるという欠点がある。
うと、例えば、素子形成領域内に形成する記憶セルの電
荷蓄積容量が小さくなり、記憶セルの微細化を妨げる欠
点がある。又、窒化シリコン膜３端部で形成されるフィ
ールド絶縁膜に応力がかかり、膜の均質性が劣化し、耐
圧の低下を生じるという欠点がある。
本発明の目的は、バーズビークの発生を押えることによ
り、チップの微細化に適し、均質性にすぐれたフィール
ド絶縁膜を有する半導体装置の製造方法を提供すること
にある。
り、チップの微細化に適し、均質性にすぐれたフィール
ド絶縁膜を有する半導体装置の製造方法を提供すること
にある。
本発明の半導体装置の製造方法は、半導体基板の主表面
に絶縁膜を形成する工程と、前記絶縁膜上に耐酸化膜を
形成する工程と、素子形成領域となる部分以外の前記絶
縁膜及び前記耐酸化膜を除去する工程と、前記耐酸化膜
及び半導体基板上に多結晶シリコン膜を形成する工程と
、前記酸化膜をマスクとして熱酸化により前記半導体基
板上にフィールド絶縁膜を形成する工程と、前記耐酸化
膜上の酸化膜及び耐酸化膜を除去する工程とを含んで構
成される。
に絶縁膜を形成する工程と、前記絶縁膜上に耐酸化膜を
形成する工程と、素子形成領域となる部分以外の前記絶
縁膜及び前記耐酸化膜を除去する工程と、前記耐酸化膜
及び半導体基板上に多結晶シリコン膜を形成する工程と
、前記酸化膜をマスクとして熱酸化により前記半導体基
板上にフィールド絶縁膜を形成する工程と、前記耐酸化
膜上の酸化膜及び耐酸化膜を除去する工程とを含んで構
成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。第１
図（ａ）に示すように、半導体基板１の主表面に酸化シ
リコン膜２を形成した後、酸化シリコン膜２上に窒化シ
リコン膜３を形成する。次に、素子形成領域となる部分
にホトレジスト膜４を選択的に設ける。次に、第１図（
ｂ）に示すように、ホトレジスト膜４を用いて窒化シリ
コン膜３及び酸化シリコン膜２をエツチングする。次に
、基板全面に多結晶シリコン膜５を形成する０次に、第
１図（ｃ）に示すように、酸素雰囲気中で熱処理を行な
い、フィールド絶縁膜６を形成する。この時、マスクと
しての窒化シリコン膜３上に多結晶シリコン膜５が存在
する為、窒化シリコン膜３端部内側のシリコン基板１が
酸化され難くなり、ビーズバークが発生しない０次に、
第１図（ｄ）に示すように、窒化シリコン膜３上の酸化
膜をエツチングにより除去する。次に、第１図（ｅ）に
示すように、窒化シリコン膜３を除去して素子領域を形
成する。
めの工程順に示した半導体チップの断面図である。第１
図（ａ）に示すように、半導体基板１の主表面に酸化シ
リコン膜２を形成した後、酸化シリコン膜２上に窒化シ
リコン膜３を形成する。次に、素子形成領域となる部分
にホトレジスト膜４を選択的に設ける。次に、第１図（
ｂ）に示すように、ホトレジスト膜４を用いて窒化シリ
コン膜３及び酸化シリコン膜２をエツチングする。次に
、基板全面に多結晶シリコン膜５を形成する０次に、第
１図（ｃ）に示すように、酸素雰囲気中で熱処理を行な
い、フィールド絶縁膜６を形成する。この時、マスクと
しての窒化シリコン膜３上に多結晶シリコン膜５が存在
する為、窒化シリコン膜３端部内側のシリコン基板１が
酸化され難くなり、ビーズバークが発生しない０次に、
第１図（ｄ）に示すように、窒化シリコン膜３上の酸化
膜をエツチングにより除去する。次に、第１図（ｅ）に
示すように、窒化シリコン膜３を除去して素子領域を形
成する。
以上説明したように、本発明は、熱処理によりフィール
ド絶縁膜を形成する際、マスクとしての窒化シリコン膜
上に多結晶シリコン膜を存在させることにより、窒化シ
リコン膜端部内側のシリコン基板が酸化され難くなり、
ビーズバークが発生しない為、チップの微細化に適し、
均質性にすぐれたフィールド絶縁膜を得ることが可能と
なる効果がある。
ド絶縁膜を形成する際、マスクとしての窒化シリコン膜
上に多結晶シリコン膜を存在させることにより、窒化シ
リコン膜端部内側のシリコン基板が酸化され難くなり、
ビーズバークが発生しない為、チップの微細化に適し、
均質性にすぐれたフィールド絶縁膜を得ることが可能と
なる効果がある。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｄ）は従来の半導体装置の製造方法の一例を説明
するための工程順に示した半導体チップの断面図である
。 １・・・シリコン基板、２・・・酸化シリコン膜、３・
・・窒化シリコン膜、４・・・ホトレジスト膜、５・・
・多結晶シリコン膜、６・・・フィールド絶縁膜。
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｄ）は従来の半導体装置の製造方法の一例を説明
するための工程順に示した半導体チップの断面図である
。 １・・・シリコン基板、２・・・酸化シリコン膜、３・
・・窒化シリコン膜、４・・・ホトレジスト膜、５・・
・多結晶シリコン膜、６・・・フィールド絶縁膜。
Claims (1)
- 半導体基板の主表面に絶縁膜を形成する工程と、前記
絶縁膜上に耐酸化膜を形成する工程と、素子形成領域と
なる部分以外の前記絶縁膜及び前記耐酸化膜を除去する
工程と、前記耐酸化膜及び半導体基板上に多結晶シリコ
ン膜を形成する工程と、前記酸化膜をマスクとして熱酸
化により前記半導体基板上にフィールド絶縁膜を形成す
る工程と、前記耐酸化膜上の酸化膜及び耐酸化膜を除去
する工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11428088A JPH01283854A (ja) | 1988-05-10 | 1988-05-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11428088A JPH01283854A (ja) | 1988-05-10 | 1988-05-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01283854A true JPH01283854A (ja) | 1989-11-15 |
Family
ID=14633879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11428088A Pending JPH01283854A (ja) | 1988-05-10 | 1988-05-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01283854A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563091A (en) * | 1993-12-14 | 1996-10-08 | Goldstar Electron Co., Ltd. | Method for isolating semiconductor elements |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5910236A (ja) * | 1982-07-09 | 1984-01-19 | Nec Corp | 半導体装置の製造方法 |
| JPS59145539A (ja) * | 1983-02-09 | 1984-08-21 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS62186551A (ja) * | 1986-02-12 | 1987-08-14 | Rohm Co Ltd | 半導体装置の製造方法 |
-
1988
- 1988-05-10 JP JP11428088A patent/JPH01283854A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5910236A (ja) * | 1982-07-09 | 1984-01-19 | Nec Corp | 半導体装置の製造方法 |
| JPS59145539A (ja) * | 1983-02-09 | 1984-08-21 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS62186551A (ja) * | 1986-02-12 | 1987-08-14 | Rohm Co Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563091A (en) * | 1993-12-14 | 1996-10-08 | Goldstar Electron Co., Ltd. | Method for isolating semiconductor elements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| US5369052A (en) | Method of forming dual field oxide isolation | |
| US5318922A (en) | Method for manufacturing a semiconductor device | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| JPS63288043A (ja) | 側面隔離素子の分離方法 | |
| JPS63299144A (ja) | パッド用酸化保護層でシールされたインターフェイス分離方法 | |
| JPS6174350A (ja) | 半導体装置の製造方法 | |
| JPH01283854A (ja) | 半導体装置の製造方法 | |
| JPH07211710A (ja) | 半導体デバイスの素子分離膜の形成方法 | |
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| JP2822211B2 (ja) | 半導体装置の製造方法 | |
| KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
| KR100209226B1 (ko) | 소자분리를 위한 반도체 장치 제조방법 | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| KR0151607B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR0124643B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR970000649B1 (ko) | 반도체 장치의 필드 산화막 형성방법 | |
| JPH02132830A (ja) | 選択酸化方法 | |
| JPH03159240A (ja) | 半導体装置の製造方法 | |
| JPH0250430A (ja) | 半導体装置の製造方法 | |
| JPS6266645A (ja) | 半導体装置およびその製造方法 |