JPS62186551A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62186551A JPS62186551A JP2870186A JP2870186A JPS62186551A JP S62186551 A JPS62186551 A JP S62186551A JP 2870186 A JP2870186 A JP 2870186A JP 2870186 A JP2870186 A JP 2870186A JP S62186551 A JPS62186551 A JP S62186551A
- Authority
- JP
- Japan
- Prior art keywords
- film
- overhung
- oxide film
- substrate
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 150000004767 nitrides Chemical class 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 16
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 241000293849 Cordylanthus Species 0.000 abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 abstract description 5
- 239000001301 oxygen Substances 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 210000003323 beak Anatomy 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、半導体装置の製造方法、例えばバイポーラＬ
ＳＩまたはＭＯ８ＬＳ）等の素子間分離法、特に選択酸
化による絶縁層分離法に関する。
ＳＩまたはＭＯ８ＬＳ）等の素子間分離法、特に選択酸
化による絶縁層分離法に関する。
〈従来の技術〉
従来の半導体装置の製造方法、詳しくは選択酸化による
絶縁層分離方法としては、以下に示すような方法が知ら
れている。
絶縁層分離方法としては、以下に示すような方法が知ら
れている。
すなわち、まず、シリコン基板（１）上に薄い酸化膜（
２）を成長させ、さらにこの酸化膜（２）上に例えばＣ
ＶＤ法により窒化膜（３）を成長させ２層構造とする（
第２図（Ａ））。次に、窒化膜（３）の選択的エツチン
グを行い、これにパターン形成する（同（Ｂ））。図中
、（Ａ）は素子分離領域を、（Ｈ）は素子形成領域を、
それぞれ示す。
２）を成長させ、さらにこの酸化膜（２）上に例えばＣ
ＶＤ法により窒化膜（３）を成長させ２層構造とする（
第２図（Ａ））。次に、窒化膜（３）の選択的エツチン
グを行い、これにパターン形成する（同（Ｂ））。図中
、（Ａ）は素子分離領域を、（Ｈ）は素子形成領域を、
それぞれ示す。
次いで、この素子分離領域（Ａ）に露出させた酸化膜（
２）の表面からシリコン基板（１）の所定深さまで酸化
させ、該分離領域（Ａ）にフィールド酸化膜（４）を形
成する（同（Ｃ））。その後、酸化膜（２）及び窒化膜
（３）を除去し、素子形成領域（Ａ）に所定の素子を形
成する。
２）の表面からシリコン基板（１）の所定深さまで酸化
させ、該分離領域（Ａ）にフィールド酸化膜（４）を形
成する（同（Ｃ））。その後、酸化膜（２）及び窒化膜
（３）を除去し、素子形成領域（Ａ）に所定の素子を形
成する。
〈発明が解決しようとする問題点〉
しかしながら、このような従来の選択酸化法にあっては
、基板酸化時酸素の横方向への拡散により、窒化膜（３
）下にて酸化が進行し、第２図（Ｃ）に示すように、バ
ーズビーク（Ｂｉｒｄ’５Ｂｅａｋ） （５）が発生し
ていた。その結果、ＭＯＳデバイス等においてアイソレ
ーション面積が拡張する他、バーズビークは、トランジ
スタ寸法の変動要素となり、パターンデザイン上の制約
ともなり、ＩＣ，ＬＳＩ等の高密度化が図れなくなると
いう問題点があった。
、基板酸化時酸素の横方向への拡散により、窒化膜（３
）下にて酸化が進行し、第２図（Ｃ）に示すように、バ
ーズビーク（Ｂｉｒｄ’５Ｂｅａｋ） （５）が発生し
ていた。その結果、ＭＯＳデバイス等においてアイソレ
ーション面積が拡張する他、バーズビークは、トランジ
スタ寸法の変動要素となり、パターンデザイン上の制約
ともなり、ＩＣ，ＬＳＩ等の高密度化が図れなくなると
いう問題点があった。
〈問題点を解決するための手段〉
本発明に係る半導体装置の製造方法は、半導体基板上に
酸化膜及び窒化膜を順次積層する工程と、この窒化膜を
選択的にエツチングして酸化膜の表面を露出する工程と
、この露出した酸化膜を選択的にエツチングして半導体
基板の表面を露出すると共に、窒化膜をオーバハング状
態にする工程と、露出した半導体基板の表面と、このオ
ーバハング部を画成する酸化膜の側壁面及び窒化膜の下
面と、にポリシリコンを被着する工程と、このポリシリ
コンの表面から半導体基板の所定深さまで酸化させる工
程と、を備えたものである。
酸化膜及び窒化膜を順次積層する工程と、この窒化膜を
選択的にエツチングして酸化膜の表面を露出する工程と
、この露出した酸化膜を選択的にエツチングして半導体
基板の表面を露出すると共に、窒化膜をオーバハング状
態にする工程と、露出した半導体基板の表面と、このオ
ーバハング部を画成する酸化膜の側壁面及び窒化膜の下
面と、にポリシリコンを被着する工程と、このポリシリ
コンの表面から半導体基板の所定深さまで酸化させる工
程と、を備えたものである。
く作用〉
本発明方法によれば、窒化膜をオーバハング状態に形成
し、このオーバハング部を画成する酸化膜の側壁面にポ
リシリコンを被着したため、基板酸化時、このポリシリ
コン等により酸素の横方向への拡散が抑制され、バーズ
ビークの生成を抑止することができる。
し、このオーバハング部を画成する酸化膜の側壁面にポ
リシリコンを被着したため、基板酸化時、このポリシリ
コン等により酸素の横方向への拡散が抑制され、バーズ
ビークの生成を抑止することができる。
〈実施例〉
以下、本発明の一実施例を第１図（Ａ）〜第１図（Ｅ）
を参照して説明する。
を参照して説明する。
まず、シリコン基板（１１）上に、例えば１ｏｏｏＸの
厚さの酸化膜（ＳＩ０２膜）（１２）を成長させる。
厚さの酸化膜（ＳＩ０２膜）（１２）を成長させる。
次いで、この５ｉ０２膜（１２）上に、例えばＣＶＤ法
により１５００Ａの厚さの窒化膜（８１３Ｎ ４膜）
（１３）を成長させる（第１図（Ａ））。
により１５００Ａの厚さの窒化膜（８１３Ｎ ４膜）
（１３）を成長させる（第１図（Ａ））。
次いで、このＳｉ３Ｎ４膜（１３）を選択的にエツチン
グして、所定のマスクパターンを形成する。
グして、所定のマスクパターンを形成する。
この結果、素子分離領域（Ａ）が形成される５ｉ０２膜
（１２）の表面が露出され、素子形成領域（Ｂ）の５ｉ
０２膜（１２）は５１３Ｎ４膜（１３）によりマスクさ
れる（第１図（Ｂ））。
（１２）の表面が露出され、素子形成領域（Ｂ）の５ｉ
０２膜（１２）は５１３Ｎ４膜（１３）によりマスクさ
れる（第１図（Ｂ））。
次いで、この露出した５ｉ０２膜（１２）を選択的にエ
ツチングし、シリコン基板（１１）の表面を露出させる
。また、このと赤、例えば等方性エツチング法を用いて
Ｓｉ３Ｎ４膜（１３）がオーバハング状態となるように
８ｉ０２膜（１２）をオーバエツチングする（第１図（
Ｃ））。
ツチングし、シリコン基板（１１）の表面を露出させる
。また、このと赤、例えば等方性エツチング法を用いて
Ｓｉ３Ｎ４膜（１３）がオーバハング状態となるように
８ｉ０２膜（１２）をオーバエツチングする（第１図（
Ｃ））。
次いで、このオーバハング部（１３Ａ）を画成する５ｉ
ｏ２膜（１２）の側壁面（１２Ａ）、Ｓｉ３Ｎ４膜（１
３）の下面（１３Ｂ） 、および、露出した基板（１１
）の表面に、さらにはＳｉ３Ｎ４膜（１３）の表面に、
例えば厚さ１５００Ａのポリシリコシ膜（１４）をＣＶ
Ｄ法等により被着する（第１図（Ｄ））。この結果、オ
ーバハング部（１３Ａ）下方の凹みはポリシリコン（１
４）で充填される。
ｏ２膜（１２）の側壁面（１２Ａ）、Ｓｉ３Ｎ４膜（１
３）の下面（１３Ｂ） 、および、露出した基板（１１
）の表面に、さらにはＳｉ３Ｎ４膜（１３）の表面に、
例えば厚さ１５００Ａのポリシリコシ膜（１４）をＣＶ
Ｄ法等により被着する（第１図（Ｄ））。この結果、オ
ーバハング部（１３Ａ）下方の凹みはポリシリコン（１
４）で充填される。
次いで、例えば１ｏｏｏ℃の水蒸気雰囲気で３時間〜４
時間、このポリシリコン膜（１４）の表面から基板（１
１）の所定深さまで酸化し、フィールド酸化膜（１５）
をこの素子分離領域（Ａ、）に形成する（第１図（Ｅ）
）。コ（７）場合５ｉ０２膜（１２）の側壁面（１２Ａ
）には、Ｓ ｉ ３ Ｎ４膜（１３）のオーバハング部
（１３Ａ）及びポリシリコン膜（１４）の存在により、
酸化時において酸素が上方がら入り込まず、また、横方
向から到達しに＜＜（酸素の横方向の拡散が抑制され）
、その結果、バーズビークの生成は抑止される。また、
この場合のＳｉ３Ｎ４膜（１３）のオーバハング量は基
板（１１）の所定深さまで酸化に要する時間と、オーバ
ハング部（１３Ａ）下方のポリシリコン（１４）が酸化
される時間と、を一致させることにより、決定する。
時間、このポリシリコン膜（１４）の表面から基板（１
１）の所定深さまで酸化し、フィールド酸化膜（１５）
をこの素子分離領域（Ａ、）に形成する（第１図（Ｅ）
）。コ（７）場合５ｉ０２膜（１２）の側壁面（１２Ａ
）には、Ｓ ｉ ３ Ｎ４膜（１３）のオーバハング部
（１３Ａ）及びポリシリコン膜（１４）の存在により、
酸化時において酸素が上方がら入り込まず、また、横方
向から到達しに＜＜（酸素の横方向の拡散が抑制され）
、その結果、バーズビークの生成は抑止される。また、
この場合のＳｉ３Ｎ４膜（１３）のオーバハング量は基
板（１１）の所定深さまで酸化に要する時間と、オーバ
ハング部（１３Ａ）下方のポリシリコン（１４）が酸化
される時間と、を一致させることにより、決定する。
この後、８ｉ３Ｎ４膜（１３）、８ｒ０２膜（１２）を
除去し、素子形成領域（Ｂ）にゲート酸化等を行い所定
の素子を形成する。
除去し、素子形成領域（Ｂ）にゲート酸化等を行い所定
の素子を形成する。
〈効果〉
以上説明してきたように、本発明によれば、選択酸化法
による絶縁層分離において、簡易な工程の付加によりバ
ーズビークの発生を抑制することができ、ＩＣ，ＬＳＩ
等の半導体装置の高密度化、高集積化が可能となる。
による絶縁層分離において、簡易な工程の付加によりバ
ーズビークの発生を抑制することができ、ＩＣ，ＬＳＩ
等の半導体装置の高密度化、高集積化が可能となる。
第１図（Ａｌ〜第１図ｆＥｌは本発明に係る半導体装置
の製造方法の一実施例における各工程を示すその装置の
概略縦断面図、第２図（Ａｌ〜第２図ｆ（、’）は従来
の製造方法の各工程を示すその装置の概略縦断面図であ
る。
の製造方法の一実施例における各工程を示すその装置の
概略縦断面図、第２図（Ａｌ〜第２図ｆ（、’）は従来
の製造方法の各工程を示すその装置の概略縦断面図であ
る。
Claims (1)
- 半導体基板上に酸化膜及び窒化膜を順次積層する工程と
、この窒化膜を選択的にエッチングして酸化膜の表面を
露出する工程と、この露出した酸化膜を選択的にエッチ
ングして半導体基板の表面を露出すると共に、窒化膜を
オーバハング状態にする工程と、露出した半導体基板の
表面と、このオーバハング部を画成する酸化膜の側壁面
及び窒化膜の下面とにポリシリコンを被着する工程と、
このポリシリコンの表面から半導体基板の所定深さまで
酸化させる工程と、を備えたことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2870186A JPS62186551A (ja) | 1986-02-12 | 1986-02-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2870186A JPS62186551A (ja) | 1986-02-12 | 1986-02-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62186551A true JPS62186551A (ja) | 1987-08-14 |
Family
ID=12255765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2870186A Pending JPS62186551A (ja) | 1986-02-12 | 1986-02-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62186551A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283854A (ja) * | 1988-05-10 | 1989-11-15 | Nec Corp | 半導体装置の製造方法 |
| JPH0268929A (ja) * | 1988-09-02 | 1990-03-08 | Sony Corp | 半導体装置の製造方法 |
| US5175123A (en) * | 1990-11-13 | 1992-12-29 | Motorola, Inc. | High-pressure polysilicon encapsulated localized oxidation of silicon |
| KR100440266B1 (ko) * | 1997-12-31 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 필드 산화막 형성 방법 |
-
1986
- 1986-02-12 JP JP2870186A patent/JPS62186551A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283854A (ja) * | 1988-05-10 | 1989-11-15 | Nec Corp | 半導体装置の製造方法 |
| JPH0268929A (ja) * | 1988-09-02 | 1990-03-08 | Sony Corp | 半導体装置の製造方法 |
| US5175123A (en) * | 1990-11-13 | 1992-12-29 | Motorola, Inc. | High-pressure polysilicon encapsulated localized oxidation of silicon |
| USRE35294E (en) * | 1990-11-13 | 1996-07-09 | Motorola, Inc. | Polysilicon encapsulated localized oxidation of silicon |
| KR100440266B1 (ko) * | 1997-12-31 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 필드 산화막 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5455194A (en) | Encapsulation method for localized oxidation of silicon with trench isolation | |
| JPS6340337A (ja) | 集積回路分離法 | |
| JP2932552B2 (ja) | 半導体装置及びその製造方法 | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| JP3130511B2 (ja) | 半導体パワー集積回路の素子隔離構造及びその形成方法 | |
| US5256895A (en) | Pad oxide protect sealed interface isolation | |
| JPS62186551A (ja) | 半導体装置の製造方法 | |
| JPS61247051A (ja) | 半導体装置の製造方法 | |
| JPS6054450A (ja) | 半導体装置の製造方法 | |
| JP3719854B2 (ja) | 半導体装置の製造方法 | |
| JPH0555361A (ja) | 半導体装置及びその製造方法 | |
| US5930647A (en) | Methods of forming field oxide and active area regions on a semiconductive substrate | |
| JPS5844735A (ja) | 半導体装置の製造方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JP3019998B2 (ja) | 半導体膜の製造方法 | |
| JPH05304143A (ja) | 素子分離領域の形成方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3233149B2 (ja) | 半導体装置の製法 | |
| JPS6390150A (ja) | 半導体装置の製造方法 | |
| JPS6328068A (ja) | 半導体装置の製造方法 | |
| JPH0196945A (ja) | 半導体装置の製造方法 | |
| JPH0982700A (ja) | 半導体装置の製造方法 | |
| JPS58147042A (ja) | 半導体装置の製造方法 | |
| JPH08236608A (ja) | 半導体装置の製造方法 | |
| JPS62165949A (ja) | 半導体装置の製造方法 |