KR100440266B1 - 반도체 소자의 필드 산화막 형성 방법 - Google Patents

반도체 소자의 필드 산화막 형성 방법 Download PDF

Info

Publication number
KR100440266B1
KR100440266B1 KR1019970081078A KR19970081078A KR100440266B1 KR 100440266 B1 KR100440266 B1 KR 100440266B1 KR 1019970081078 A KR1019970081078 A KR 1019970081078A KR 19970081078 A KR19970081078 A KR 19970081078A KR 100440266 B1 KR100440266 B1 KR 100440266B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
field oxide
pad nitride
oxide layer
Prior art date
Application number
KR1019970081078A
Other languages
English (en)
Other versions
KR19990060832A (ko
Inventor
공영택
고광현
김우진
전승준
권오정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970081078A priority Critical patent/KR100440266B1/ko
Publication of KR19990060832A publication Critical patent/KR19990060832A/ko
Application granted granted Critical
Publication of KR100440266B1 publication Critical patent/KR100440266B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자의 필드 산화막 형성 방법에 관한 것으로, 반도체 기판 상에 매우 얇은 두께의 패드 질화막 및 산화막을 순차적으로 형성한 후 산화막의 선택된 부분을 식각하고, 비정질 실리콘층을 형성한 후, 필드 산화 공정으로 필드 산화막을 형성하므로, 반도체 기판에 가해지는 스트레스(stress)를 완화시키면서 필드 산화막 가장자리의 형상(profile)을 양호할 수 있어 게이트 전극의 특성 및 누설 전류를 줄여 소자의 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 필드 산화막 형성 방법에 관한 것이다.

Description

반도체 소자의 필드 산화막 형성 방법
본 발명은 반도체 소자의 필드 산화막 형성 방법에 관한 것으로, 특히 필드 산화막 형성시 산화 방지층에 의해 반도체 기판에 가해지는 스트레스 (stress)를 완화시키면서 필드 산화막 가장자리의 형상(profile)을 양호할 수 있는 반도체 소자의 필드 산화막 형성 방법에 관한 것이다.
일반적으로, 필드 산화막은 선택 산화법(LOCOS)과 폴리 완충 선택 산화법(PBL)을 주로 이용한 산화 공정으로 형성된다. 최근, 반도체 소자가 고집적화 되어감에 따라 이들 방법으로는 필드 산화막의 버즈 빅 크기를 줄이는데 한계가 있다. 이러한 문제를 해결하기 위해서는 산화 공정시 산화 방지층으로 이용되는 패드 질화막의 두께를 두껍게 해야하는데, 패드 질화막의 두께를 두껍게 할 경우 기판의 스트레스 증가로 결정 결함이 발생하게 된다. 결정 결함을 제거하기 위하여 필드 산화막을 성장시킨 후에 희생 산화막 형성 및 제거 공정을 실시하게 되는데, 이러한 공정으로 필드 산화막의 가장자리의 형상이 불량해져 게이트 산화막 특성등 소자의 전기적 특성 저하를 유발시키게 된다.
따라서, 본 발명은 필드 산화막 형성시 산화 방지층에 의해 반도체 기판에 가해지는 스트레스를 완화시키면서 필드 산화막 가장자리의 형상을 양호할 수 있는 반도체 소자의 필드 산화막 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 필드 산화막 형성 방법은 반도체 기판 상에 패드 질화막 및 산화막을 순차적으로 형성한 후, 상기 산화막의 선택된 부분을 식각 하는 단계; 질화물 습식 식각 용액으로 패드 질화막의 노출된 부분을 일부 제거하여 언더 컷을 형성하는 단계; 언더 컷을 포함한 전체 구조상에 비정질 실리콘막을 형성하는 단계; 및 필드 산화공정을 실시한 후, 소자 영역의 상기 산화막 및 상기 패드 질화막을 제거하여 필드 산화막을 완성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1(a) 내지 도 1(f)는 본 발명의 실시예에 따른 반도체 소자의 필드 산화막 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 반도체 기판 2: 패드 질화막
3: 산화막 4: 언더 컷
5: 비정질 실리콘막 6: 필드 산화막
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1(a) 내지 도 1(f)는 본 발명의 실시예에 따른 반도체 소자의 필드 산화막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1(a)를 참조하면, 반도체 기판(1)상에 패드 질화막(2)을 형성한 후, 패드 질화막(2)상에 산화막(3)을 형성한다.
상기에서, 패드 질화막(2)을 형성하기 전에 불산 용액으로 반도체 기판(1)의 자연 산화막을 제거한 후 SC-1 세정을 실시하여 반도체 기판(1)상에 화학 산화막(도시 않음)을 형성한다. 패드 질화막(2)의 두께는 100 내지 800Å의 얇은 두께로 형성하며, 산화막(3)의 두께는 200 내지 1000Å 정도로 한다. 산화 방지층으로 이용되는 패드 질화막(2)과 산화막(3)의 총 두께는 1200Å의 범위를 넘지 않아야 한다.
도 1(b)를 참조하면, 소자 분리 마스크를 사용한 건식 식각 공정으로 산화막(3)의 선택된 부분을 식각 한다. 산화막(3) 식각시 하부의 패드 질화막(2)과의 선택비가 매우 우수한 공정 조건을 이용해 반도체 기판(1)상의 패드 질화막(2)이 완전히 제거되지 않도록 한다. 이는 과도 식각으로 반도체 기판(1)이 식각 손상되는 것을 방지하기 위함이다.
도 1(c)를 참조하면, 인산 용액과 같은 질화물 습식 식각 용액을 이용해 소자 영역의 패드 질화막(2)을 측면 방향으로 식각 하여 언더 컷(under cut; 4)을 형성한다. 이때, 산화막(3) 식각시 반도체 기판(1)에 잔류된 질화막도 제거된다.
도 1(d)를 참조하면, 언더 컷(4)이 형성된 전체 구조상에 비정질 실리콘막(5)을 형성한다. 비정질 실리콘막(5)은 100 내지 500Å의 두께로 형성되며, 이때 언더 컷(4) 부분도 비정질 실리콘막(5)에 의해 매립된다.
도 1(e)를 참조하면, 패드 질화막(2)과 산화막(3)을 산화 방지층으로 한 필드 산화 공정을 실시하여 2000 내지 3000Å의 두꺼운 필드 산화막(6)이 형성된다.
도 1(f)를 참조하면, 소자 영역의 불필요한 산화막(3)을 제거한 후, 불산 용액으로 세정처리 하고, 패드 질화막(2)을 제거하여 단차가 낮은 필드 산화막(6)이 완성된다.
한편, 상기의 공정중 비정질 실리콘막(5)을 형성한 후에 질화막 스페이서를 형성하고, 이후의 공정을 진행하여 필드 산화막을 형성할 수도 있다.
상술한 바와 같이, 본 발명은 반도체 기판 상에 매우 얇은 두께의 패드 질화막 및 산화막을 순차적으로 형성한 후 산화막의 선택된 부분을 식각하고, 비정질 실리콘층을 형성한 후, 필드 산화 공정으로 필드 산화막을 형성하므로, 반도체 기판에 가해지는 스트레스를 완화시키면서 필드 산화막 가장자리의 형상을 양호할 수 있어 게이트 전극의 특성 및 누설 전류를 줄여 소자의 수율 및 신뢰성을 향상시킬 수 있다.

Claims (8)

  1. 반도체 기판 상에 패드 질화막 및 산화막을 순차적으로 형성한 후, 상기 산화막의 선택된 부분을 식각 하는 단계;
    질화물 습식 식각 용액으로 패드 질화막의 노출된 부분을 일부 제거하여 언더 컷을 형성하는 단계;
    언더 컷을 포함한 전체 구조상에 비정질 실리콘막을 형성하는 단계; 및
    필드 산화공정을 실시한 후, 소자 영역의 상기 산화막 및 상기 패드 질화막을 제거하여 필드 산화막을 완성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  2. 제 1 항에 있어서,
    상기 패드 질화막은 100 내지 800Å의 얇은 두께로 형성하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  3. 제 1 항에 있어서,
    상기 산화막은 200 내지 1000Å 의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  4. 제 1 항에 있어서,
    상기 패드 질화막과 상기 산화막의 총 두께는 약 1200Å 정도인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  5. 제 1 항에 있어서,
    상기 산화막의 선택적 식각 공정시 상기 패드 질화막이 잔류되도록 하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  6. 제 1 항에 있어서,
    상기 질화물 습식 용액은 인산 용액인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  7. 제 1 항에 있어서,
    상기 비정질 실리콘막은 100 내지 500Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  8. 제 1 항에 있어서,
    상기 비정질 실리콘막을 형성한 후에 질화막 스페이서를 형성하는 것을 포함하는 반도체 소자의 필드 산화막 형성 방법.
KR1019970081078A 1997-12-31 1997-12-31 반도체 소자의 필드 산화막 형성 방법 KR100440266B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081078A KR100440266B1 (ko) 1997-12-31 1997-12-31 반도체 소자의 필드 산화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081078A KR100440266B1 (ko) 1997-12-31 1997-12-31 반도체 소자의 필드 산화막 형성 방법

Publications (2)

Publication Number Publication Date
KR19990060832A KR19990060832A (ko) 1999-07-26
KR100440266B1 true KR100440266B1 (ko) 2004-09-18

Family

ID=37357459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081078A KR100440266B1 (ko) 1997-12-31 1997-12-31 반도체 소자의 필드 산화막 형성 방법

Country Status (1)

Country Link
KR (1) KR100440266B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62186551A (ja) * 1986-02-12 1987-08-14 Rohm Co Ltd 半導体装置の製造方法
JPH07176604A (ja) * 1993-12-20 1995-07-14 Toshiba Corp 半導体装置の製造方法
KR960026542A (ko) * 1994-12-12 1996-07-22 김주용 트렌치 형성방법
KR970030643A (ko) * 1995-11-28 1997-06-26 김광호 반도체소자의 소자분리막 형성방법
KR19990041771A (ko) * 1997-11-24 1999-06-15 윤종용 로코스형 소자분리막 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62186551A (ja) * 1986-02-12 1987-08-14 Rohm Co Ltd 半導体装置の製造方法
JPH07176604A (ja) * 1993-12-20 1995-07-14 Toshiba Corp 半導体装置の製造方法
KR960026542A (ko) * 1994-12-12 1996-07-22 김주용 트렌치 형성방법
KR970030643A (ko) * 1995-11-28 1997-06-26 김광호 반도체소자의 소자분리막 형성방법
KR19990041771A (ko) * 1997-11-24 1999-06-15 윤종용 로코스형 소자분리막 형성방법

Also Published As

Publication number Publication date
KR19990060832A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
KR0183860B1 (ko) 반도체 장치의 트렌치 소자 분리 방법
US5637529A (en) Method for forming element isolation insulating film of semiconductor device
JP3993820B2 (ja) 半導体素子の素子分離膜の形成方法
KR100440266B1 (ko) 반도체 소자의 필드 산화막 형성 방법
KR960016008B1 (ko) 반도체 장치의 소자분리막 형성방법
KR100408863B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR100274350B1 (ko) 반도체소자의필드산화막형성방법
KR100309810B1 (ko) 반도체소자의소자분리막형성방법
KR100389911B1 (ko) 트렌치 소자 분리 방법
KR100674904B1 (ko) 선택적 에피택셜 성장을 이용한 반도체 장치의 소자 분리방법
KR0151607B1 (ko) 반도체 소자의 필드산화막 형성방법
KR100290912B1 (ko) 반도체소자의 격리막 형성방법
KR100207520B1 (ko) Soi 기판의 제조방법
KR940005720B1 (ko) 반도체 장치의 소자분리 제조방법
KR20020052677A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20000061061A (ko) 실리콘 스페이서를 사용하는 소자분리 방법
KR20010027434A (ko) 에스오아이 반도체 소자 분리 방법
KR20000003507A (ko) 반도체 소자의 소자분리막 형성 방법
KR19990003768A (ko) 반도체 소자의 필드 산화막 제조방법
KR19990000070A (ko) 반도체소자의 소자분리막 제조방법
KR20000044879A (ko) 반도체 소자의 소자분리막 형성 방법
KR20050069585A (ko) 반도체 소자의 분리 방법
KR20040003768A (ko) 반도체소자의 소자분리막 형성방법
KR19990055761A (ko) 반도체 소자의 소자분리막 형성방법
KR20040100625A (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee