KR100274350B1 - 반도체소자의필드산화막형성방법 - Google Patents

반도체소자의필드산화막형성방법 Download PDF

Info

Publication number
KR100274350B1
KR100274350B1 KR1019970081138A KR19970081138A KR100274350B1 KR 100274350 B1 KR100274350 B1 KR 100274350B1 KR 1019970081138 A KR1019970081138 A KR 1019970081138A KR 19970081138 A KR19970081138 A KR 19970081138A KR 100274350 B1 KR100274350 B1 KR 100274350B1
Authority
KR
South Korea
Prior art keywords
field oxide
oxide film
forming
oxidation
semiconductor device
Prior art date
Application number
KR1019970081138A
Other languages
English (en)
Other versions
KR19990060892A (ko
Inventor
공영택
이주영
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970081138A priority Critical patent/KR100274350B1/ko
Publication of KR19990060892A publication Critical patent/KR19990060892A/ko
Application granted granted Critical
Publication of KR100274350B1 publication Critical patent/KR100274350B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자의 필드 산화막 형성 방법에 관한 것으로, 저농도 산소(low oxygen; LO2)로 필드 산화막을 얇게 먼저 형성하고, 주 산화(main oxidation)공정을 습식 산화로 하여 필드 산화막을 두껍게 형성하며, 램프 다운(ramp down) 공정을 아주 천천히 하여 필드 산화막 형성 공정시에 반도체 기판에 가해지는 응력(stress)을 완화하므로써, 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 필드 산화막 형성 방법에 관한 것이다.

Description

반도체 소자의 필드 산화막 형성 방법{Method of forming a field oxide firm in a semiconductor device}
본 발명은 반도체 소자의 필드 산화막 형성 방법에 관한 것으로, 특히 필드 산화막 형성 공정시에 반도체 기판에 가해지는 응력(stress)을 완화시켜 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 필드 산화막 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 제조 공정중 소자 격리를 위해 선택 산화(Local Oxidation of Silicon; LOCOS) 방식으로 필드 산화막을 형성한다. 필드 산화막 형성 공정시 반도체 기판에 가해지는 응력으로 인해 소자의 전기적 특성 저하가 초래된다. 또한 버즈 빅(bird's beak) 억제를 위해 두꺼운 패드 산화막을 사용하게 되고, 필드 영역을 만들어 주기 위한 패터닝 후, 반도체 웨이퍼 뒷면(back side)에 질화막이 남아 반도체 웨이퍼 전체에 걸쳐 결정 격자의 벤딩(bending)으로 필드 산화 공정 전에 결정은 이미 매우 불안정한 상태에 놓이게 된다. 이후 필드 산화 공정을 진행하면서 일어나는 응력은 결정적으로 단층(dislocation )등의 결정 결함을 일으켜 소자 구동시 누설 전류 증가를 초래한다.
따라서, 본 발명은 필드 산화막 형성 공정시에 반도체 기판에 가해지는 응력을 완화시켜 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 필드 산화막 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 필드 산화막 형성 방법은 반도체 기판 상에 산화 방지층이 형성된 구조의 웨이퍼를 챔버내에 로딩한 후, 산화 온도가 될 때까지 램프 업을 실시하는 단계; 비 산화 공정을 실시하여 제 1 필드 산화막을 형성하는 단계; 주 산화 공정을 실시하여 제 2 필드 산화막을 형성하여, 이로 인하여 제 1 및 2 필드 산화막으로 된 필드 산화막이 완성되는 단계; 램프 다운 및 언로딩 한후, 상기 산화 방지층을 제거하는 단계; 희생 산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1(a) 내지 도 1(d)는 본 발명의 실시예에 따른 반도체 소자의 필드 산화막 형성 방법을 설명하기 위한 소자의 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1: 반도체 기판 2: 산화 방지층
3: 희생 산화막 10: 필드 산화막
10A: 제 1 필드 산화막 10B: 제 2 필드 산화막
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1(a) 내지 도 1(d)는 본 발명의 실시예에 따른 반도체 소자의 필드 산화막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1(a)를 참조하면, 반도체 기판(1)상에 필드 영역이 개방(open)된 산화 방지층(2)이 형성된다. 산화 방지층(2)은 선택 산화(LOCOS) 구조일 경우 패드 산화막과 질화막으로 구성되며, 완충 폴리 선택 산화(PBL) 구조일 경우 패드 산화막, 폴리실리콘막 및 질화막으로 구성된다. 또한 버즈 빅 발생을 억제하기 위하여, 산화 방지층(2)을 절연막 스페이서 구조를 갖도록 형성할 수 있다.
도 1(b)를 참조하면, 반도체 기판(1)상에 산화 방지층(2)이 형성된 구조의 웨이퍼를 챔버내에 로딩(loading)하고, 점성 유동(viscous flow)이 되는 산화 온도인 950 내지 1150℃의 온도가 될 까지 램프 업(ramp up) 단계를 거친다. 이후 필드 산화 공정을 실시하게 되는데, 먼저 저농도 산소(low oxygen; LO2) 분위기에서 예비 산화 공정을 실시하여 제 1 필드 산화막(10A)을 형성한다.
램프 업 비는 1 내지 5℃/MIN 으로하며, 예비 산화 공정은 약 1000 SCCM 이하의 저농도 산소 분위기에서 제 1 필드 산화막(10A)의 두께가 300 내지 1500Å의 범위가 될 때까지 실시된다. 저농도 산소 분위기에서 실시되는 예비 산화 공정시 산화 속도는 매우 느리다. 이와 같이 예비 산화 공정을 실시하는 이유는 필드 산화막과 반도체 기판과의 계면을 중심으로 가해지는 응력을 최대한 억제시키기 위함이다.
도 1(c)를 참조하면, 예비 산화 공정후, 습식 산화법으로 주 산화 공정을 실시하여 제 1 필드 산화막(10A) 부분에 800 내지 2500Å 두께의 제 2 필드 산화막(10B)을 형성하여 제 1 및 2 필드 산화막(10A 및 10B)이 일체화된 2000 내지 3500Å 두께의 본 발명의 필드 산화막(10)이 형성된다.
도 1(d)를 참조하면, 필드 산화막(10)이 형성된 웨이퍼는 램프 다운(ramp down) 및 언로딩(unloading) 단계를 거치므로 필드 산화 공정이 완료되고, 산화 방지층(2)을 제거한 후, 반도체 표면의 결함을 제거하기 위하여 희생 산화막(3)을 2차에 거쳐 실시한다.
램프 다운 비는 약 2.5℃/MIN 이하의 매우 느린 속도이다. 희생 산화막(3)은 먼저 반도체 기판(1) 표면의 결함을 제거하기 위하여 700 내지 1100℃ 온도에서 150 내지 300Å 두께로 1차 형성하고, 후속 공정인 불순물 이온 주입 공정의 장벽층(barrier layer)으로의 역할을 하기 위하여 700 내지 1100℃ 온도에서 30 내지 150Å 두께로 2차 형성한다.
상술한 바와 같이, 본 발명은 산화 속도는 느리지만 반도체 기판에 가해지는 응력이 최소화되도록 먼저 저농도 산소 분위기에서 필드 산화막을 얇은 두께로 형성하고, 이후 산화 속도가 빠른 습식 산화 공정을 실시하여 본 발명의 필드 산화막을 두껍게 형성하므로, 많은 시간을 소요하지 않으면서 반도체 기판에 가해지는 응력을 최소화할 수 있을 뿐만 아니라, 램프 다운 비를 아주 느리게 하므로서, 결정 격자의 결함 발생을 억제할 수 있어 소자의 전기적 특성을 향상시킬 수 있다.

Claims (8)

  1. 반도체 기판 상에 산화 방지층이 형성된 구조의 웨이퍼를 챔버 내에 로딩한 후, 산화 온도가 될 때까지 램프 업을 실시하는 단계;
    저농도 산소 분위기에서의 예비 산화 공정으로 제 1 필드 산화막을 형성하는 단계;
    주 산화 공으로 제 2 필드 산화막을 형성하며, 이로 인하여 제 1 및 제 2 필드 산화막으로 되는 필드 산화막이 형성되는 단계;
    램프 다운 및 언로딩 후, 상기 산화 방지층을 제거하고 전체구조 상에 희생 산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  2. 제 1 항에 있어서,
    상기 산화 온도는 950 내지 1150℃인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법
  3. 제 1 항에 있어서,
    상기 램프 업 공정은 1 내지 5℃/MIN으로 실시되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  4. 제 1 항에 있어서,
    상기 예비 산화 공정은 저농도 산소의 유량을 1000 SCCM 이하로 하여, 상기 제 1 필드 산화막의 두께가 300 내지 1500Å의 범위가 될 때까지 실시하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  5. 제 1 항에 있어서,
    상기 주 산화 공정은 습식 산화 방식을 이용하여, 상기 제 2 필드 산화막의 두께가 800 내지 2500Å의 범위가 될 때까지 실시하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  6. 제 1 항에 있어서,
    상기 제 1 및 제 2 필드 산화막으로 된 상기 필드 산화막은 2000 내지 3500Å의 두께인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  7. 제 1 항에 있어서,
    상기 램프 다운 공정은 약 2.5℃/MIN의 매우 느린 속도로 실시되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
  8. 제 1 항에 있어서,
    상기 희생 산화막은 700 내지 1100℃의 온도에서 150 내지 300Å의 두께로 1차 성장한 후, 700 내지 1100℃의 온도에서 30 내지 150Å의 두께로 2차 성장시켜 형성되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법.
KR1019970081138A 1997-12-31 1997-12-31 반도체소자의필드산화막형성방법 KR100274350B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081138A KR100274350B1 (ko) 1997-12-31 1997-12-31 반도체소자의필드산화막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081138A KR100274350B1 (ko) 1997-12-31 1997-12-31 반도체소자의필드산화막형성방법

Publications (2)

Publication Number Publication Date
KR19990060892A KR19990060892A (ko) 1999-07-26
KR100274350B1 true KR100274350B1 (ko) 2000-12-15

Family

ID=19530494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081138A KR100274350B1 (ko) 1997-12-31 1997-12-31 반도체소자의필드산화막형성방법

Country Status (1)

Country Link
KR (1) KR100274350B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671629B1 (ko) * 2004-03-17 2007-01-18 주식회사 하이닉스반도체 반도체 소자의 산화막 형성 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6321847A (ja) * 1986-07-15 1988-01-29 Nec Corp 半導体集積回路の素子分離領域形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6321847A (ja) * 1986-07-15 1988-01-29 Nec Corp 半導体集積回路の素子分離領域形成方法

Also Published As

Publication number Publication date
KR19990060892A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100280106B1 (ko) 트렌치 격리 형성 방법
KR0183860B1 (ko) 반도체 장치의 트렌치 소자 분리 방법
KR20000061330A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR20010064324A (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
JP3974269B2 (ja) 半導体装置のトレンチ隔離形成方法
KR100197651B1 (ko) 반도체 소자의 소자 분리막 제조방법
KR100274350B1 (ko) 반도체소자의필드산화막형성방법
KR20010037844A (ko) 반도체 소자의 트렌치형 소자 분리막 형성방법
KR100305077B1 (ko) 반도체장치의 소자격리막 형성방법
KR100473732B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100492790B1 (ko) 반도체소자의소자분리절연막형성방법
KR100344765B1 (ko) 반도체장치의 소자격리방법
KR20010065668A (ko) 반도체장치의 소자분리막 형성방법
KR940003224B1 (ko) 반도체 소자의 격리방법
KR100469761B1 (ko) 소자분리막 형성 방법
KR100595858B1 (ko) 반도체 소자 제조방법
KR960009985B1 (ko) 완전매몰 부분산화법에 있어서 새부리가 제거된 실리콘산화막의 형성방법
KR100357304B1 (ko) 반도체소자의 소자분리막 형성방법
KR100440266B1 (ko) 반도체 소자의 필드 산화막 형성 방법
KR20040046514A (ko) 반도체 소자의 소자 분리막 형성방법
KR19990042453A (ko) 반도체소자의 소자분리막 제조방법
KR940005720B1 (ko) 반도체 장치의 소자분리 제조방법
KR100223758B1 (ko) 반도체 소자의 소자 분리 산화막 형성방법
KR20040053439A (ko) 반도체 소자의 소자 분리막 형성 방법
KR940009578B1 (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee