KR960009985B1 - 완전매몰 부분산화법에 있어서 새부리가 제거된 실리콘산화막의 형성방법 - Google Patents
완전매몰 부분산화법에 있어서 새부리가 제거된 실리콘산화막의 형성방법 Download PDFInfo
- Publication number
- KR960009985B1 KR960009985B1 KR1019930017004A KR930017004A KR960009985B1 KR 960009985 B1 KR960009985 B1 KR 960009985B1 KR 1019930017004 A KR1019930017004 A KR 1019930017004A KR 930017004 A KR930017004 A KR 930017004A KR 960009985 B1 KR960009985 B1 KR 960009985B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- nitride film
- film
- beak
- silicon
- Prior art date
Links
- 230000003647 oxidation Effects 0.000 title claims description 33
- 238000007254 oxidation reaction Methods 0.000 title claims description 33
- 241000293849 Cordylanthus Species 0.000 title abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title description 4
- 238000004519 manufacturing process Methods 0.000 title description 4
- 229910052814 silicon oxide Inorganic materials 0.000 title description 4
- 150000004767 nitrides Chemical class 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000000206 photolithography Methods 0.000 claims abstract description 6
- 238000001039 wet etching Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 64
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 25
- 229910052757 nitrogen Inorganic materials 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 7
- 238000005121 nitriding Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000003064 anti-oxidating effect Effects 0.000 claims description 3
- 230000001546 nitrifying effect Effects 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 73
- 210000003323 beak Anatomy 0.000 description 16
- 230000010354 integration Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
요약없음.
Description
[발명의 명칭]
완전매몰 부분산화법에 있어서 새부리가 제거된 실리콘산화막의 형성방법
[도면의 간단한 설명]
제1도는 종래의 CVD 질화막을 이용한 반매몰 부분산화공정(LOCOS)을 보여주는 도면.
제2도는 종래의 완전매몰 SILO(Sealed Interface Local Oxidation)공정을 보여주는 도면.
제3도는 종래의 완전매몰 SWAMI(Side Wall Masked Isolation)공정을 보여주는 도면.
제4도는 본 발명의 완전매몰 부분산화공정을 보여주는 반도체 기판을 단면도.
제5도는 본 발명의 부분산화법에서 사용되는 ECR 플라즈마 발생장치의 개략도.
제6도는 본 발명에 따라 형성된 질화막의 ECR 플라즈마 발생장치에 의한 질화시간과 질화막의 두께의 관계를 보여주는 그래프도.
제7도는 본 발명에 따라 제작된 새부리가 제거된 실리콘기판의 사진.
[발명의 상세한 설명]
(발명의 분야)
본 발명은 반도체 집적회로 제조의 소자분리공정에 있어서, 저온 단시간공정에 의해 새부리(Bird's beak)가 제거된 양질의 실리콘산화막을 형성할 수 있는 완전매몰 부분 산화법에 관한 것이다.
(종래기술의 설명)
소자분리기술은 집적회로의 직적도와 밀접한 관련을 가지는바 이러한 집적회로의 소자분리를 위해서는 전계산화막(Field Oxide;FOX)이 사용되고 있는데, 이것은 일반적으로 실리콘 질화막의 산화방지특성을 이용한 부분산화공정(Local Oxidation fo Silicon;LOCOS)으로 제작된다. 이러한 부분산화공정은 부수적인 마스크의 불필요, 표면의 평평도, 집적도의 향상, 기존의 공정기술과의 호환성, VLSI 회로의 능동소자의 분리가 용이한점 등에서 이용되고 있다.
현재 가장 널리 사용되는 방법은 화학기상증착법(CVD)에 의한 실리콘질화막(Si3N4)을 사용하는 반매몰(Semi-recessed) LOCOS 법이다.
제1도는 이러한 반매몰 LOCOS 공정의 일례를 보여주는데 두께 1000~2000 Å정도의 두꺼운 실리콘질화막을 산화방지막으로 사용하고 두꺼운 질화막에 의한 응력에 기인한 결정결함을 방지하기 위해 실리콘기판과 질화막 사이에 패드산화막을 형성하기 때문에 도시된 바와 같이 성장한 전계산화막(FOX)의 양단에세 패드산화막을 통해 산화충이 확산팽창하는 새부리 현상이 생겨 활성영역을 잠식하므로 회로의 분극동작의 신뢰성이나 고집적화에 장애가 되었다.
따라서 최근에는 새부리의 길이를 줄이면서 산화막을 실리콘기판의 표면에 대해 평탄화하기 위해 여러가지 완전매몰(Fully-recessed)공정들이 개발되었다.
그중에서 대표적인 것이 SILO(Sealed Interface Local Oxidation) 공정과 SWAMI(Side Wall Masked Isolation)공정이다.
제2도에 SILO 공정의 개략도를 도시한다. 이 SILO 공정은 패드산화막을 형성하기 전에 얇은 질화막을 형성하여 부분산화공정을 위한 산화막방지박으로서 질화막/산화막/질화막의 구조를 채용한다.
이러한 SILO 공정에 의하면 실리콘기판과 실리콘질화막의 계면이 밀봉되고 패드산화막을 통한 산화충의 횡적 확산을 차단함으로써 산화는 실리콘질화막의 끝부분에서만 일어나게 되어 새부리현상이 억제되게 된다. 그러나 산화막 양단의 경사가 심하여 표면 굴곡이 오히려 심해지는 경향이 있다.
제3도에서는 SWAMI 공정의 개략도를 도시한다. 이 SWAMI 공정은 일차산화 후에 식각을 통해 실리콘기판상에 경사면을 만들고 경사면에 질화막을 형성하여 FOX 성장시의 새부리 확산을 차단함으로써 새부리가 매우 작은 매몰 산화막을 얻을 수 있다. 그러나 이 공정은 복잡하고 까다롭다는 문제점이 있다.
집적도를 향상시키기 위해 새부리를 억제하려는 이러한 여러가지 공정들은 대체로 공정이 복잡하거나 재현성이 부족하여 실제 생산에 적용하기에는 많은 어려움이 따르게 된다. 특히 전술한 SILO 공정이 SWAMI 공정은 새부리를 대폭 감소시킬 수 있지면 새부리 근처에서 결함이 발생하거나 식각단계등의 다단계 공정이 필요하며 공정이 복잡하다는 문제점을 가진다.
(발명의 목적)
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로서, 저온 단시간의 간단한 공정에 의해 새부리가 거의 완전히 제거된 실리콘산화막을 형성하여 집적도를 향상시킬 수 있는 새로운 부분산화공정을 제공하고자 하는 것이다.
또한 본 발명은 고집적화에 따른 문제점인 FOX 양단에서의 난반사에 의한 정렬시의 어려움을 해소할 수 있으며, 추가적인 사진식각 공정을 요하지 않은 새롭고 간단한 완전매몰 부분산화공정을 제공하는 것을 목적으로 한다.
(발명의 요약)
본 발명에 따르면, 완전매몰 부분산화법에 의한 반도체 집적회로의 소자분리공정에 있어서, 질소 플라즈마를 발생시켜서 실리콘기판 표면 전체에 실리콘 질화막을 형성하는 단계, 상기 실리콘질화막을 사진식각공정에 의해 선택적으로 제거하는 단계, 새부리의 길이가 산화막 두께의 약 50%가 되도록 산화막을 형성하는 단계, 산화막의 일부만이 남도록 질화막과 산화막을 함께 습식식각하여 제거하는 단계, 산화막이 제거된 부분에 선택적으로 질화막을 형성하는 2차질화단계, 및 산화막을 기판표면까지 성장시켜서 질화막과 산화막의 계면이 평탄면을 이루도록 2차산화하는 단계로 구성되는 새부리가 제거된 완전매몰 부분산화법이 제공된다.
본 발명에 따르면 기존의 공정에 비해 상대적으로 저온 및 단시간의 공정으로 양질의 실리콘질화막을 형성할 수 있다. 또한, 기존의 플라즈마를 이용하는 화학증착법(Plasma Enhanced CVD)의 경우에는 공정 온도를 300℃까지 낮출 수 있으나 이러한 방법에 의해서는 산화를 효과적으로 방지할 수 있는 양질의 질화막을 제조하기가 어렵다. 그러나 본 발명에 의한 질화막 제조법은 ECR(Electron Cyclotron Resonance) 플라즈마 발생장치에 마이크로파를 사용하여 고밀도의 질소플라즈마를 발생시키고 실리콘 기판에 고주파를 인가하여 약 1분이내에 두께 약 100Å 이하의 초박막 질화막을 형성할 수 있다.
실시예 1
이하 도면을 참조하여 본 발명의 실시예를 설명한다.
제4도는 본 발명의 완전매몰 부분산화공정에 따른 반도체 기판의 단면도이고, 제5도는 본 발명에 따른 질소 플라즈마 발생장치를 예시적으로 보여준다.
제4도와 제5도를 참조하면, 본 발명의 부분산화공정은 먼저 ECR 플라즈마 발생장치에 의해 고진공(10-3torr 이하)에서 고순도의 질소플라즈마를 발생시키고 실리콘기판이 놓은 전극에 대략 13.56MHZ의 고주파전력을 인가함으로써 상온에서 질화반응시켜서 기판상에 균일한 실리콘질화막(Si3N4)을 형성시킨다(제4a도).
이때 제6도에서 알 수 있는 바와 같이 약 1분내에 50Å 두께의 초박막의 질화막을 형성할 수 있다. 이와 같이 ECR 플라즈마에 의한 질화반응은 초기에 약 50Å의 질화막이 형성된 후 소위 자기제한(Self-stop) 반응에 의해 더 이상의 질화반응이 억제되게 된다.
이어서 상기 실리콘 질화막중 산화시킬 부분을 사진식각공정에 의해 부분적으로 제거한다(제4b도). 다음에 일차산화로서 반매몰 공정으로 실리콘 기판에 다소 두꺼운 필드산화막(FOX)을 성장시킨다.(제4c도).
이때 산화막의 두께는 새부리의 길이가 산화막 두께의 약 반이되고 새부리 부분의 산화막과 질화막의 계면은 실리콘기판의 표면과 약 45°를 이루도록 한다.
다음에 산화막이 일부만 남도록 산화막과 질화막을 함께 습식식각을 통해 제거하는데(제4d도), 이때 실리콘기판 표면과 산화막 바닥 사이의 높이의 약 반만 남기고 필드산화막을 제거시킨다. 다음에 2차질화로서 질소플라즈마에 의해 질화막을 형성하는데, 이때는 드러난 실리콘기판과 FOX의 양단의 경사면에만 선택적으로 질화막이 형성되게 된다(제4e도).
이 과정은 자기정렬(Self alignment)과정으므로 추가적인 사진시각공정은 필요치 않게 된다. 다음은 2차산화공정으로 산화막을 기판 표면까지 성장시켜서 질화막과 산화막의 계면이 평탄면을 이루도록 한다(제4f도). 이러한 2차산화단계에서는 질화막이 없는 FOX 부분에서만 산화가 진행되므로 FOX를 실리콘기판의 표면까지 성장시키면 질화막과 산화막의 계면은 원래의 45°경사면에서 다시 45°만큼 부피가 팽창하여 실리콘기판 표면과 평행한 평탄면을 이루게 된다.
그 결과 새부리가 제거된 완전매몰 부분산화막이 얻어지게 된다.
제5도는 본 발명의 실시에 사용된 ECR 플라즈마 발생장치를 개략적으로 보여준다.
이러한 ECR 플라즈마 발생장치는 비교적 고진공(10-3torr 이하)에서 고밀도의 플라즈마를 발생시킬 수 있으므로 불순물의 오염을 방지할 수 있고 저온공정이 가능하다.
구체적으로는 질소압력 1×30-3torr, 질소가스흐름율 15sec.m하에 2. 45GHZ의 마이크로파를 1000W 인가하여 질소 플라즈마를 발생시키고 음으로 대전된 실리콘 기판에 13. 56MHZ, 500W의 고주파를 인가하여 반응시킬 때 약 1분 이내에 50Å의 균일한 질화막이 형성되게 된다.
제6도는 본 발명의 부분산화법에 따라 형성된 질화막 박막두께를 수직축으로하고 ECR 질소플라즈마 발생장치의 질화시간을 수평축으로 하여 질화막의 두께변화에 대한 특성을 보여주고 있다. 도시된 바와 같이 본 발명의 질화막은 자기제한 작용에 의해 1분 이내의 짧은 시간내에 질화반응이 완료되어 더 이상의 성장은 나타나지 않는다.
제7도는 본 발명에 따라 제작된 부분산화공정의 결과를 보여주는 사진으로서, 도시된 바와 같이 FOX의 표면이 실리콘기판표면과 완전히 평면을 이루고 새부리가 완전히 제거되었다.
(효과)
본 발명에 따라 제작된 두께 약 50Å의 실리콘질화막은 3000~4000Å의 산화공정에서 효과적으로 실리콘의 산화를 방지할 수 있는 것으로 드러났다.
이상에서 설명한 바와같이 본 발명에 따르면 간단한 저온 단시간 공정으로 산화방지 능력과 실리콘/산화막에 대한 선택성이 우수한 양질의 초박질화막을 형성할 수 있다. 본 발명에 따른 질화막을 이용한 완전매몰 부분산화공정은 현재까지 알려진 완전매몰 공정중에서 가장 간단한 공정으로 새부리가 차지하는 면적을 거의 완전히 제거하여 집적회로의 집적도를 현저히 향상시킬 수 있으며, 또한 완전매몰공정으로 고집적화에 따른 문제점인 FOX 양단에서의 난반사에 의한 정렬시의 어려움을 용이하게 개선할 수 있으며 현재 사용되는 사진식각공정 이외의 추가적인 사진시각단계를 요하지 않으므로 공정이 간단하고 신뢰성이 높은 것이다.
Claims (3)
- 완전매몰 부분산화법에 의한 반도체 집적회로 제조의 소자분리공정에 있어서, 질소 플라즈마를 발생시켜서 실리콘 기판 표면 전체에 실리콘 질화막을 형성하는 단계, 상기 실리콘질화막을 사진 식각공정에 의해 선택적으로 제거하는 단계, 새부리의 길이가 산화막 두께의 약 50%가 되도록 산화막을 형성하는 단계, 산화막의 일부만이 남도록 질화막과 산화막을 함께 습식식각하여 제거하는 단계, 산화막이 제거된 부분에 선택적으로 질화막을 형성하는 2차질화단계, 및 산화막을 기판 표면가지 성장시켜서 질화막과 산화막의 계면이 평탄면을 이루도록 2차산화하는 단계로 구성되는 것을 특징으로 하는 새부리가 제거된 실리콘산화막의 형성방법.
- 제1항에 있어서, 상기 질소플라즈마는 ECR 질소플라즈마 발생장치에 의해 발생시키고 질소플라즈마 발생시에 실리콘기판에 고주파를 인가하는 것을 특징으로 하는 새부리가 제거된 실리콘산화막의 형성방법.
- 제1항 또는 제2항에 있어서, 상기 실리콘질화막은 두께 약 100Å 이하이고 부분 산화공정에서 별도의 패드산화막 없이 산화방지막으로 사용되는 것을 특징으로 하는 실리콘산화막의 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930017004A KR960009985B1 (ko) | 1993-08-30 | 1993-08-30 | 완전매몰 부분산화법에 있어서 새부리가 제거된 실리콘산화막의 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930017004A KR960009985B1 (ko) | 1993-08-30 | 1993-08-30 | 완전매몰 부분산화법에 있어서 새부리가 제거된 실리콘산화막의 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950007057A KR950007057A (ko) | 1995-03-21 |
| KR960009985B1 true KR960009985B1 (ko) | 1996-07-25 |
Family
ID=19362282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930017004A KR960009985B1 (ko) | 1993-08-30 | 1993-08-30 | 완전매몰 부분산화법에 있어서 새부리가 제거된 실리콘산화막의 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960009985B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7811945B2 (en) | 2005-09-22 | 2010-10-12 | Tokyo Electron Limited | Selective plasma processing method |
-
1993
- 1993-08-30 KR KR1019930017004A patent/KR960009985B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7811945B2 (en) | 2005-09-22 | 2010-10-12 | Tokyo Electron Limited | Selective plasma processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950007057A (ko) | 1995-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764248A (en) | Rapid thermal nitridized oxide locos process | |
| US6261921B1 (en) | Method of forming shallow trench isolation structure | |
| US6368931B1 (en) | Thin tensile layers in shallow trench isolation and method of making same | |
| US6180490B1 (en) | Method of filling shallow trenches | |
| EP0428283A2 (en) | Method for local oxidation of silicon | |
| US6051478A (en) | Method of enhancing trench edge oxide quality | |
| JP4983025B2 (ja) | 半導体装置の製造方法 | |
| KR100401348B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US6380606B1 (en) | Locos isolation process using a layered pad nitride and dry field oxidation stack and semiconductor device employing the same | |
| US6611038B2 (en) | Semiconductor wafer isolation structure formed by field oxidation | |
| KR960009985B1 (ko) | 완전매몰 부분산화법에 있어서 새부리가 제거된 실리콘산화막의 형성방법 | |
| US20060038261A1 (en) | Shallow trench isolation and fabricating method thereof | |
| US20020022340A1 (en) | Method of forming a shallow trench isolation | |
| JPH09326391A (ja) | 素子分離酸化膜の製造方法 | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| US6204547B1 (en) | Modified poly-buffered isolation | |
| KR100245081B1 (ko) | 반도체 소자의 소자분리절연막 형성방법 | |
| JP3911382B2 (ja) | トレンチ隔離領域の形成方法 | |
| JP3380958B2 (ja) | 半導体装置の製造方法 | |
| KR100274350B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR100444313B1 (ko) | 반도체소자의제조방법 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100281277B1 (ko) | 반도체 소자의 소자분리 산화막의 제조방법 | |
| KR20010066383A (ko) | 반도체장치의 제조방법 | |
| KR20010001762A (ko) | 반도체 소자의 얕은 트렌치 소자 분리 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050621 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |