KR20010001762A - 반도체 소자의 얕은 트렌치 소자 분리 제조 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 분리를 위한 얕은 트렌치 소자 분리 제조 방법에 관한 것으로서, 실리콘 기판 상부에 패드 산화막과 질화막을 형성한 후, 패드 산화막과 질화막, 실리콘 기판을 차례로 식각하여 제 1 트렌치를 형성한다. 제 1 트렌치 내벽에 제 1 라이너 산화막을 형성한 다음, 제 1 라이너 산화막의 하부와 실리콘 기판의 식각으로 제 2 트렌치를 형성한다. 이어, 제 2 트렌치의 내벽과 제 1 라이너 산화막의 표면에 제 2 라이너 산화막을 형성한다. 본 발명에서는 두 단계의 트렌치 식각과 두 단계의 라이너 산화막의 형성으로 트렌치의 가장자리 라운딩 부분의 산화막이 다른 부분보다 두껍게 형성된다. 또한, 각각의 라이너 산화막 형성시 트렌치의 가장자리 부분을 TLC 주입하여 라운딩하기 때문에 트렌치의 가장자리 부근에서 라이너 산화막이 보다 안정적으로 형성된다. 따라서 트렌치 가장자리 부분에서의 누설 전류 발생을 방지할 수 있으며, 또한 소자 분리 절연 특성을 향상시킬 수 있다.

Description

반도체 소자의 얕은 트렌치 소자 분리 제조 방법{manufacturing method of shallow trench isolation of semiconductor devices}

본 발명은 반도체 소자 분리 영역 형성 방법에 관한 것으로서, 더 상세하게는 반도체 소자의 얕은 트렌치 소자 분리 제조 방법에 관한 것이다.

일반적으로 반도체 소자 분리 방법으로 LOCOS(local oxidation of silicon) 소자 분리가 이용되어 왔다.

LOCOS는 질화막을 마스크로 해서 실리콘 웨이퍼 자체를 열산화시키기 때문에 공정이 간소하고 생성되는 산화막질이 좋다는 이점이 있다.

그러나, LOCOS 소자 분리 방법을 이용하면, 소자 분리 영역이 차지하는 면적이 크기 때문에 미세화에 한계가 있을 뿐만 아니라 버즈 비크(bird's beak)가 발생한다.

이러한 단점을 해결하기 위하여 LOCOS를 대체하는 소자 분리 기술로서 얕은 트렌치 소자 분리(STI ; shallow trench isolation)가 있다.

트렌치 소자 분리는 건식 식각을 이용하여 실리콘 웨이퍼에 얕은 트렌치를 만들고 그 속에 절연물을 채우는 방법으로서, 버즈 비크와 관련된 문제가 적고, 채워진 트렌치는 표면을 평탄하게 하므로 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리하다.

그러면, 이러한 반도체 소자 분리를 위한 얕은 트렌치를 갖는 반도체 소자의 제조 방법을 첨부된 도 1a 내지 도 1c를 참조하여 설명한다.

먼저, 도 1a에 도시된 바와 같이 실리콘 기판(1) 위에 실리콘 기판(1)과 그 위에 형성될 질화막(3) 사이에 발생하는 스트레스를 흡수하기 위한 패드 산화막(2)을 150Å 정도 열성장시키고, 그 상부에 화학 기상 증착법(CVD ; chemical vapor deposition)을 이용하여 질화막(3)을 2000Å 증착한다.

다음, 건식 식각 방법으로 질화막(3)과 패드 산화막(2)을 순차적으로 식각하고 실리콘 기판(1)을 일정 깊이로 식각하여 도 1b에서와 같은 트렌치(T1)를 형성한다.

이어, 도 1c에 도시된 바와 같이, 실리콘 기판(1)과 이후 트렌치(T1) 내에 증착할 산화막 사이의 경계면에서 나타날 수 있는 불일치를 완화하고 절연 특성을 향상시키기 위하여, 라이너(liner) 산화막(4)을 트렌치(T1) 내에 형성한다.

그런데, 도 1c에 도시한 바와 같이 건식 식각 방법으로 실리콘 기판(1)을 식각하면 트렌치의 가장자리 부분(C1)이 각이 지고, 가장자리 부분(C1)이 각이 진 트렌치 내에 라이너 산화막(4)을 형성하면 가장자리 부분(C1)의 라이너 산화막(4) 두께가 얇아질 수 있으며 심할 경우에는 부분적으로 라이너 산화막(4)이 형성되지 않을 수도 있다. 따라서, 트렌치의 가장자리 부분을 통해 누설 전류가 발생할 수 있다.

도 2는 종래의 다른 방법으로 형성한 트렌치의 구조를 보여주는 단면도로서, 트렌치의 가장자리 부근이 둥글게 처리되어 있는 구조를 보여준다.

먼저, 앞선 도 1a 및 도 1b에서와 마찬가지의 방법으로 실리콘 기판(1)에 트렌치(T1)를 형성한다.

다음, 도 2에 도시한 바와 같이, 트렌치(T1) 내에 얇은 라이너 산화막(4)을 형성한다. 이 때, 염화수소(HCl)와 같은 염소(Cl)를 포함하는 기체를 주입하여 산화막 형성 공정을 실시하면, 염화수소에 의해 트렌치의 가장자리 부분(C2)이 둥글게 식각된다. 이처럼 가장자리 부분(C2)이 둥글게 처리된 트렌치(T1) 내벽에 라이너 산화막(4)이 형성되기 때문에, 트렌치(T1) 전체에 대해 비교적 고른 두께의 산화막(4)을 얻을 수 있다. 그러나, 라이너 산화막(4) 자체의 두께를 얇게 형성할 뿐만 아니라, 염화수소와 같은 트렌치(T1)의 가장자리를 둥글리기 위한 기체의 흐름이 빠르고 불균일하기 때문에, 여전히 트렌치의 가장자리 부분(C2)에서 절연 특성이 취약한 부분이 발생할 수 있다. 따라서, 이후 트렌치(T1) 내부에 산화막 등을 채워 넣어 소자 분리 영역을 완성한 이후에 이 취약한 부분을 통해 누설 전류가 발생할 수 있다.

본 발명의 과제는 앞 서 언급한 문제를 해결하기 위한 것으로서, 반도체 소자 분리를 위한 얕은 트렌치의 가장자리에서 누설 전류가 발생하는 것을 방지하는데 있다.

도 1a 내지 도 1c는 종래의 기술에 따른 얕은 트렌치 소자 분리 제조 방법을 공정 순서에 따라 나타낸 단면도이고,

도 2는 종래의 다른 방법으로 형성된 트렌치의 구조를 나타낸 단면도이고,

도 3a 내지 도 3e는 본 발명에 따른 얕은 트렌치 소자 분리 제조 방법을 공정 순서에 따라 나타낸 단면도이다.

이러한 과제를 해결하기 위한 본 발명에 따른 공정은 반도체 기판 위에 패드 산화막과 질화막을 형성한 후, 질화막과 산화막, 반도체 기판의 순차적 식각으로 제 1 트렌치를 형성하고 제 1 트렌치 내벽에 제 1 라이너 산화막을 형성한다. 이어, 제 1 라이너 산화막의 하부와 반도체 기판을 식각하여 제 2 트렌치를 형성한 다음, 제 2 트렌치 내벽과 제 1 라이너 산화막 표면에 제 2 라이너 산화막을 형성한다.

여기서 각각의 라이너 산화막 형성시 트렌치의 가장자리 부분이 둥글게 라운딩되도록 TLC(trans-liquid-chlorine)를 주입하여 산화 공정을 실시할 수 있다.

트렌치의 형성을 위해 반도체 기판을 식각할 때, 제 1 트렌치의 식각시 반도체 기판을 0.2~0.25μm의 깊이로 식각하며 제 2 트렌치의 식각시에는 반도체 기판을 0.25~0.3μm 식각하여, 전체 트렌치의 깊이는 0.5±0.05μm가 되도록 하는 것이 바람직하다.

또한, 라이너 산화막을 형성할 경우 제 1 라이너 산화막의 두께를 100~150Å, 제 2 라이너 산화막의 두께를 250~300Å으로 형성하여 트렌치 가장자리 부분에서 라이너 산화막 두께는 350~450Å 정도로 다른 부분보다 두껍게 형성되도록 하는 것이 좋다.

이와 같은 방법에서는 두 단계의 트렌치 식각과 두 단계의 라이너 산화막 형성으로 트렌치 가장자리 라운딩되는 부분의 산화막을 다른 부분의 산화막보다 두껍게 형성함으로써 전류의 누설을 방지할 수 있다.

그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 공정에 대하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.

도 3a 내지 도 3e는 본 발명에 따른 얕은 트렌치 소자 분리 제조 방법을 공정 순서에 따라 나타낸 단면도이다.

먼저, 도 3a에 도시한 바와 같이, 종래의 기술에서와 마찬가지로 실리콘 기판(1)을 열산화하여 패드 산화막(2)을 성장시키고, 그 상부에 화학 기상 증착법을 이용하여 질화막(3)을 증착한다.

다음, 질화막(3), 산화막(2), 실리콘 기판(1)을 차례로 건식 식각하여 도 3b에 도시한 바와 같이 제 1 트렌치(T2)를 형성한다. 이때 실리콘 기판(1)의 식각 깊이는 0.2~0.25μm가 되도록 한다.

다음, 도 3c에 도시한 바와 같이 제 1 트렌치(T2) 내에 제 1 라이너 산화막(5)을 형성한다. 산화막 형성시 트렌치(T2)의 가장자리 부분이 둥글게 라운딩되도록 산소와 반응하여 염화수소를 형성하는 TLC와 같은 물질을 함께 사용하여 900℃에서 산화 공정을 실시한다. 이 때, 라이너 산화막(5)의 두께는 100~150Å이 되도록 산화 공정의 시간을 조절한다.

이어, 도 3d에 도시된 바와 같이 제 1 트렌치(T2)가 형성된 위치에 제 2 트렌치(T3)를 형성하도록 제 1 라이너 산화막(5) 하부와 실리 기판(1)을 순차적으로 식각하여 제 2 트렌치(T3)를 형성한다. 이때, 실리콘 기판(1)의 식각 깊이를 0.25~0.3μm로 하면 전체 트렌치의 깊이는 0.5±0.05μm가 된다.

다음, 도 3e에 도시된 바와 같이 TLC를 함께 사용하여 900℃에서 250~300Å의 제 2 라이너 산화막(6)을 형성한다. 여기서 TLC의 사용은 산화막 내의 약한 결합을 제거하여 좋은 특성의 산화막을 형성하는 효과를 가져올 수 있다.

이와 같은 방법에 따른 트렌치의 형성 방법에서 트렌치의 가장자리 부분은 두 단계의 라이너 산화막 형성으로 인해 다른 부분보다 더 두껍게 산화막(51)이 형성되며 두께는 350~450Å이 된다. 또한, 각각의 라이너 산화막 형성시, 트렌치의 가장자리 부분을 TLC를 주입하여 라운딩하기 때문에 트렌치의 가장자리 부근에서 라이너 산화막(51)이 보다 안정적으로 형성된다. 따라서 본 발명에서는 종래의 기술에 따른 트렌치의 가장자리에서 나타날 수 있는 누설 전류 발생을 방지할 수 있으며 소자 분리 절연 특성 또한 향상시킬 수 있다.

이와 같이 본 발명에 따른 공정은 종래의 기술에 비하여 다음과 같은 효과가 있다.

트렌치의 형성시, 두 단계의 트렌치 식각과 두 단계의 라이너 산화막 형성으로 트렌치의 가장자리 라운딩되는 부분의 산화막이 다른 부분의 산화막보다 두껍게 형성되어 누설 전류의 발생을 방지할 수 있다. 그리고 반도체 소자의 분리 특성 또한 향상시킬 수 있다.

Claims (7)

1. 반도체 기판 상부에 패드 산화막과 질화막을 형성하는 단계,

   상기 질화막, 상기 패드 산화막, 그리고 상기 반도체 기판을 차례로 식각하여 제 1 트렌치를 형성하는 단계,

   상기 제 1 트렌치 내벽에 제 1 라이너 산화막을 형성하는 단계,

   상기 제 1 라이너 산화막의 하부와 상기 반도체 기판을 식각하여 제 2 트렌치를 형성하는 단계 및,

   상기 제 2 트렌치 내벽과 상기 제 1 라이너 산화막 표면에 제 2 라이너 산화막을 형성하는 단계를 포함하는 반도체 소자의 얕은 트렌치 소자 분리 형성 방법.
2. 제 1항에서,

   상기 제 1 트렌치 식각시 상기 반도체 기판을 0.2~0.25μm의 깊이로 식각하는 반도체 소자의 얕은 트렌치 소자 분리 형성 방법.
3. 제 2항에서,

   상기 제 2 트렌치 식각시 상기 반도체 기판을 0.25~0.3μm의 식각 깊이로 식각하는 반도체 소자의 얕은 트렌치 소자 분리 형성 방법.
4. 제 1항에서,

   상기 제 1 라이너 산화막 형성시 TLC를 주입하여 상기 제 1 트렌치의 가장자리를 둥글리는 반도체 소자의 얕은 트렌치 소자 분리 형성 방법.
5. 제 4항에서,

   상기 제 1 라이너 산화막의 두께를 100~150Å으로 하는 반도체 소자의 얕은 트렌치 소자 분리 형성 방법.
6. 제 1항에서,

   상기 제 2 라이너 산화막의 형성시 TLC를 주입하여 산화막을 형성하는 반도체 소자의 얕은 트렌치 소자 분리 형성 방법.
7. 제 6항에서,

   상기 제 2 라이너 산화막의 두께를 250~300Å으로 하는 반도체 소자의 얕은 트렌치 소자 분리 형성 방법.