KR100324813B1 - 반도체소자의소자분리산화막제조방법 - Google Patents

반도체소자의소자분리산화막제조방법 Download PDF

Info

Publication number
KR100324813B1
KR100324813B1 KR1019950003909A KR19950003909A KR100324813B1 KR 100324813 B1 KR100324813 B1 KR 100324813B1 KR 1019950003909 A KR1019950003909 A KR 1019950003909A KR 19950003909 A KR19950003909 A KR 19950003909A KR 100324813 B1 KR100324813 B1 KR 100324813B1
Authority
KR
South Korea
Prior art keywords
film
forming
oxide film
semiconductor substrate
dangling bond
Prior art date
Application number
KR1019950003909A
Other languages
English (en)
Other versions
KR960032676A (ko
Inventor
엄금용
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019950003909A priority Critical patent/KR100324813B1/ko
Publication of KR960032676A publication Critical patent/KR960032676A/ko
Application granted granted Critical
Publication of KR100324813B1 publication Critical patent/KR100324813B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본발명은 반도체소자의 소자분리 산화막의 제조방법에 관한것으로서, 반도체기판상에 질소 뎅글링 본드막을 형성하고, 소자분리 영역으로 예정되어 있는 부분을 노출시키는 중첩되어진 패드산화막과 다결정실리콘층 및 질화막 패턴을 형성한 후, 상기 패턴들 양측의 반도체기판에 트랜치를 형성하고, 열산화공정을 실시하여 소자분리 산화막을 형성하였으므로, 질소 뎅글링 본드막에 의해 패드산화막 패턴으로의 산소 침투가 방지되어 버즈빅의 크기가 작아지며, 반도체기판의 스트레스가 완충되어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.

Description

반도체소자의 소자분리 산화막 제조방법
본발명은 반도체소자의 소자분리 산화막 제조방법에 관한 것으로서, 특히 질화막 패턴과 패드산화막 패턴의 하부에 다결정실리콘층 패턴을 개재시켜 열산화를 실시하는 피.비.엘(polybuffered LOCOS; 이하 PBL이라 칭함) 공정에서 패드산화막의 하부에 질소 뎅글링 본드막을 형성하여 산소의 측면 확산을 방지하고, 버즈빅의크기를 감소시켜 소자의 고집적화에 유리하고, 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 소자분리 산화막 제조방법에 관한 것이다.
일반적으로 반도체소자는 트랜지스터나 캐패시터등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성 영역들을 분리하는 소자분리 영역으로 구성되어 있다.
최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.
이러한 소자분리 영역의 제조 방법으로는 질화막 패턴을 마스크로하여 실리콘 반도체 기판을 열산화시키는 통상의 로코스(local oxidation of silicon; 이하 LOCOS라 칭함) 방법이나, 반도체기판상에 적층된 별도의 폴리실리콘층을 열산화시키는 세폭스(SEFOX) 방법 그리고 반도체기판에 트랜치를 형성하고 이를 절연물질로 메우는 트렌치(trench) 분리등의 방법이 사용되고 있으며, 그중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고, 경계면에 버즈 빅이 생성되어 기판 스트레스에 의한 격자결함이 발생되는 단점이 있다.
상기 LOCOS 필드 산화막의 제조 방법을 살펴보면 다음과 같다.
먼저, 실리콘으로된 반도체기판의 표면을 열산화시켜 패드 산화막을 형성하고, 상기 패드 산화막 상에 상기 반도체기판의 소자 분리 영역으로 예정된 부분을 노출시키는 질화막 패턴을 형성한 후, 상기 질화막 패턴을 일산화 마스크로하여 반도체 기판을 소정 두께 열산화시켜 필드 산화막을 형성한다.
이러한 종래의 LOCOS 필드산화막은 활성영역과 필드 산화막 사이의 반도체기판 경계에 산소가 측면 침투하여 버즈 빅이라는 경사면이 형성된다.
상기의 버즈빅에 의해 반도체기판에 스트레스가 인가되어 격자결함이 발생되므로 누설전류가 증가되어 소자 동작의 신뢰성이 떨어지고, 활성영역의 면적이 감소되어 소자의 고집적화가 어려워지는 문제점이 있다.
이를 해결하기 위하여 질화막 패턴의 하부에 완충 역할을 하는 다결정 실리콘층 패턴을 사용하는 PBL 방법이 사용되고 있다.
제 1A 도 및 제 1B 도는 종래 기술에 따른 반도체소자의 소자분리 산화막의 제조 공정도로서, PBL 공정의 예이다.
먼저, 반도체기판(1)에서 소자분리 영역으로 예정되어 있는 부분을 노출시키는 순차적으로 적층되어있는 패드산화막(2) 패턴과, 다결정실리콘층(3) 패턴 및 질화막(4) 패턴을 각각 150Å, 500Å 및 2000Å의 두께로 형성한다. (제 1A 도 참조).
그다음 상기 질화막(4) 패턴에 의해 노출되어 있는 반도체기판(1)을 예정된 두께 만큼 열산화시켜 소자분리 산화막(5)을 형성한다. 이때 상기 열산화 공정은 고온, 예를들어 950∼1150℃ 정도의 온도에서 H2, O2가스가 포함된 습식(wet) 분위기에서 진행한다. (제 1B 도 참조)
여기서 상기 다결정실리콘층 패턴이 완충막이 되어 반도체기판의 산화를 어느정도는 보상하지만, 버즈빅의 크기 감소에는 효과가 미약하여 소자의 고집적화가 어렵고, 다결정실리콘층이 산화되여 단차가 증가하고, 패드 신화막이 산소의 측면침투 경로가 되어 버즈빅의 크기가 증가되므로 후속 공정의 신뢰성 및 공정수율이 떨어지는 문제점이 있다.
본발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본발명의 목적은 PBL 공정에서 반도체기판상에 산소 침투가 어려운 질소 뎅글링 본드막을 형성하여 소자분리 산화막의 버즈빅 크기가 감소되어 소자분리영역의 미세화가 가능하고, 반도체기판의 스트레스를 방지하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 소자분리 산화막 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본발명에 따른 반도체소자의 소자분리 산화막 제조방법의 특징은, 반도체기판상에 질소 뎅글링 본드막을 형성하는 공정과, 상기 질소 뎅글링 본드막상에 패드산화막을 형성하는 공정과, 상기 패드산화막상에 다결정실리콘층을 형성하는 공정과, 상기 다결정실리콘층 상에 질화막을 형성하는 공정과, 상기 반도체기판에서 소자분리영역으로 예정되어 있는 부분 상측의 질화막에서 질소 뎅글링 본드막까지를 순차적으로 제거하여 반도체기판을 노출시키는 질화막과 다결정실리콘층과 패드산화막 및 질소 뎅글링 본드막 패턴을 형성하는 공정과, 상기 질화막 패턴 양측의 반도체기판에 예정된 깊이의 트랜치를 형성하는 공정과, 상기 반도체기판을 열산화시켜 소자분리 산화막을 형성하는 공정을 구비함에 있다.
본발명의 다른 특징은 반도체기판상에 질소 뎅글링 본드막을 형성하는 공정과, 상기 질소 뎅글링 본드막상에 패드산화막을 형성하는 공정과, 상기 패드산화막 상에 질화막을 형성하는 공정과, 상기 반도체기판에서 소자분리영역으로 예정되어있는 부분 상측의 질화막에서 질소 뎅글링 본드막까지를 순차적으로 제거하여 반도체기판을 노출시키는 질화막과 패드산화막 및 질소 뎅글링 본드막 패턴을 형성하는 공정과, 상기 질화막 패턴 양측의 반도체기판에 예정된 깊이의 트랜치를 형성하는 공정과, 상기 반도체기판을 열산화시켜 소자분리 산화막을 형성하는 공정을 구비함에 있다.
이하, 본발명에 따른 반도체소자의 소자분리 산화막의 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다
제 2A 도 및 제 2B 도는 본발명에 따른 반도체소자의 소자분리 산화막의 세조 공정도이다.
먼저, 실리콘 반도체 기판(1)상에 Si-N 결합과 함께 뎅글링 본드를 갖는 질소 뎅글링 본드막(6)을 5∼100Å 정도 두께로 형성하고, 그 상측에 약 100∼300Å 정도 두께의 패드산화막(2)과 300∼800Å 정도 두께의 다결정실리콘층(3) 및 1000∼3000Å 정도 두께의 질화막(4)을 순차적으로 화학기상증착(chemical vapor deposition; 이하 CVD라 칭함) 방법으로 형성한다.
이때 상기 질소 뎅글링 본드막(6)은 3.9 이상의 비교적 큰 유전상수를 가지는 산화막 성질의 절연막으로서 산소 및 수소등과 같은 수분에 대하여 강한 장벽 역할을 한다.
상기 질소 뎅글링 본드막(6) 형성 공정은 H2+ 02분위기에서 N2O 가스나 NH3가스를 첨가하여 800∼1000℃ 정도의 온도에서 열산화시키면, 산화막 구조내에 질소 뎅글링 본드가 형성된다.
여기서 상기 질소 뎅글링 본드막(6)을 5∼100Å 정도로 비교적 얇게 형성하므로, 공정시간이 짧고, 얇은 두께에 비해 패드산화막(2) 보다 수분침투에 대한 장벽 역할히 강하다.
그후, 사진식각 공정을 이용하여 상기 반도체기판(1)에서 소자분리 영역으로 예정되어 있는 부분 상측의 질화막(4)에서 질소 뎅글링 본드막(6)까지를 순차적으로 제거하여 질화막(4)과 다결정실리콘층(3)과 패드산화막(2) 및 질소 뎅글링 본드막(6) 패턴을 형성한다.
그다음 상기 질화막(4) 패턴 양측의 반도체기판(1)에 예정된 깊이, 예를들어 100∼700Å 정도 깊이의 트랜치(7)를 형성한다. 이때 상기 트랜치(7)는 패턴의 양측이 빨리 식각되는 성질을 이용하여 별도의 마스크 없이 전면 식각을 짧은 시간 동안만 실시하여 형성한다. (제 2A 도 참조).
그후, 900∼1200℃ 정도의 온도에서 열산화 공정을 실시하면 상기 질소 댕글링 본드막(6)이 처음에는 반도체기판(1)으로의 산소 침투를 방해하여 산화가 일어나지 않으나, 시간이 경과되면 천천히 산화가 일어나, 소자분리 산화막(5)이 형성된다. 이때 상기 질소 댕글링 본드막(6)에 의해 패드산화막(2)으로의 산소 침투도 방지되어 전체적으로 소자분리 산화막(5)의 두께가 얇아지고, 버즈빅의 크기는 감소되며, 열산화시 질소 댕글링 본드막(6)내의 질소 성분이 외부로 방출되어 질소 댕글링 본드막(6)은 없어진다.
또한 반도체기판(1)으로의 산소 침투의 차단 효과를 증가시키기 위하여 상기트랜치(7)를 별도의 질화막 패턴으로 채우고 열산화시킬 수도 있으며, 상기 다결정실리콘층(3) 패턴 없이 즉 통상의 LOCOS 방법으로 실시할 수도 있다.
이때 상기 질화막(4) 패턴과 질소 뎅글링 본드막(6)에 의해 패드산화막(2) 패턴으로의 산소 침투를 방지하여 버즈빅의 크기가 감소되고, 반도체기판(1) 간의 스트레스를 방지한다. (제 2B 도 참조).
이상에서 설명한 바와 같이, 본발명에 따른 반도체소자의 소자분리 산화막 제조방법은 반도체기판상에 질소 뎅글링 본드막을 형성하고, 소자분리 영역으로 예정되어 있는 부분을 노출시키는 중첩되어진 패드산화막과 다결정실리콘층 및 질화막 패턴을 형성한 후, 상기 패턴들 양측의 반도체 기판에 트랜치를 형성하고, 열산화공정을 실시하여 소자분리 산화막을 형성하였으므로, 질소 뎅글링 본드막에 의해 패드산화막 패턴으로의 산소 침투가 방지되어 버즈빅의 크기가 작아지며, 반도체기판의 스트레스가 완충되어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 이점이 있다.
제 1A 도 및 제 1B 도는 종래 기술에 따른 반도체소자의 소자분리 산화막 제조 공정도.
제 2A 도 및 제 2B 도는 본발명에 따른 반도체소자의 소자분리 산화막 제조 공정도.
◆ 도면의 주요부분에 대한 부호의 명칭
1 : 반도체 기판 2 : 패드산화막
3 : 다결정실리콘층 4 : 질화막
5 : 소자분리 산화막 6 : 질소 뎅글링 본드막
7 : 트랜치

Claims (13)

  1. 반도체기판상에 질소 뎅글링 본드작을 형성하는 공정과,
    상기 질소 뎅글링 본드막상에 패드산화막을 형성하는 공정과,
    상기 패드산화막상에 다결정실리콘층을 형성하는 공정과,
    상기 다결정실리콘층 상에 질화막을 형성하는 공정과,
    상기 반도체기판에서 소자분리영역으로 예정되어 있는 부분 상측의 질화막에서 질소 뎅글링 본드막까지를 순차적으로 제거하여 반도체기판을 노출시키는 질화막과 다결정실리콘층과 패드산화막 및 질소 뎅글링 본드막 패턴을 형성하는 공정과,
    상기 질화막 패턴 양측의 반도체기판에 예정된 깊이의 트랜치를 형성하는 공정과,
    상기 반도체기판을 열산화시켜 소자분리 산화막을 형성하는 공정을 구비하는 반도체소자의 소자분리 산화막의 제조방법.
  2. 제 1 항에 있어서,
    상기 질소 뎅글링 본드막을 5∼100Å 정도의 두께로 형성하는 것을 특징으로하는 반도체소자의 소자분리 산화막의 제조방법.
  3. 제 1 항에 있어서,
    상기 질소 뎅글링 본드막 형성 공정은 H2+ O2분위기에서 N2O 가스 또는 NH3가스를 첨가하여 형성하는 것을 특징으로하는 반도체소자의 소자분리 산화막의 제조방법.
  4. 제 1 항에 있어서,
    상기 질소 뎅글링 본드막 형성공정을 800∼1000℃ 온도에서 형성하는 것을 특징으로하는 반도체소자의 소자분리 산화막의 제조방법.
  5. 제 1 항에 있어서,
    상기 패드산화막을 100∼300Å 두께로 형성하는 것을 특징으로하는 반도체소자의 소자분리 산화막의 제조방법.
  6. 제 1 항에 있어서,
    상기 다결정실리콘층을 300∼800Å 두께로 형성하는 것을 특징으로하는 반도체소자의 소자분리 산화막의 제조방법.
  7. 제 1 항에 있어서,
    상기 질화막을 1000∼3000Å 두께로 형성하는 것을 특징으로하는 반도체소자의 소자분리 산화막의 제조방법.
  8. 제 1 항에 있어서,
    상기 트랜치를 100∼700Å 깊이로 형성하는 것을 특징으로하는 반도체 소자의 소자분리 산화막 제조방법.
  9. 제 1 항에 있어서,
    상기 트랜치를 별도의 질화막 패턴으로 메우고 열산화 공정을 실시하는 것을 특징으로하는 반도체소자의 소자분리 산화막 제조방법.
  10. 제 1 항에 있어서,
    상기 소자분리 산화막 형성을 위한 열산화 공정을 900∼1200℃ 온도에서 실시하는 것을 특징으로하는 반도체소자의 소자분리 산화막의 제조방법.
  11. 제 1 항에 있어서,
    상기 소자분리 산화막 형성을 위한 열산화 공정을 건식이나 습식으로 실시하는 것을 특징으로하는 반도체소자의 소자분리 산화막의 제조방법.
  12. 반도체기판상에 질소 뎅글링 본드막을 형성하는 공정과,
    상기 질소 뎅글링 본드막상에 패드산화막을 형성하는 공정과,
    상기 패드산화막 상에 질화막을 형성하는 공정과,
    상기 반도체기판에서 소자분리영역으로 예정되어 있는 부분 상측의 질화막에서 질소 뎅글링 본드막까지를 순차적으로 제거하여 반도체기판을 노출시키는 질화막과 패드산화막 및 질소 뎅글링 본드막 패턴을 형성하는 공정과,
    상기 질화막 패턴 양측의 반도체기판에 예정된 깊이의 트랜치를 형성하는 공정과,
    상기 반도체기판을 열산화시켜 소자분리 산화막을 형성하는 공정을 구비하는 반도체소자의 소자분리 산화막의 제조방법.
  13. 제 12 항에 있어서,
    상기 트랜치를 별도의 질화막 패턴으로 메우고 열산화 공정을 실시하는 것을 특징으로하는 반도체소자의 소자분리 산화막 제조방법.
KR1019950003909A 1995-02-27 1995-02-27 반도체소자의소자분리산화막제조방법 KR100324813B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950003909A KR100324813B1 (ko) 1995-02-27 1995-02-27 반도체소자의소자분리산화막제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950003909A KR100324813B1 (ko) 1995-02-27 1995-02-27 반도체소자의소자분리산화막제조방법

Publications (2)

Publication Number Publication Date
KR960032676A KR960032676A (ko) 1996-09-17
KR100324813B1 true KR100324813B1 (ko) 2002-07-02

Family

ID=37478116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003909A KR100324813B1 (ko) 1995-02-27 1995-02-27 반도체소자의소자분리산화막제조방법

Country Status (1)

Country Link
KR (1) KR100324813B1 (ko)

Also Published As

Publication number Publication date
KR960032676A (ko) 1996-09-17

Similar Documents

Publication Publication Date Title
KR100280106B1 (ko) 트렌치 격리 형성 방법
US6001709A (en) Modified LOCOS isolation process for semiconductor devices
KR100324813B1 (ko) 반도체소자의소자분리산화막제조방법
KR19990080168A (ko) 반도체 소자 분리를 위한 얕은 트랜치 제조 방법
KR100281277B1 (ko) 반도체 소자의 소자분리 산화막의 제조방법
KR100281278B1 (ko) 반도체 소자의 소자분리 산화막의 제조방법
KR100281279B1 (ko) 반도체 소자의 소자분리 산화막의 제조방법
US5891788A (en) Locus isolation technique using high pressure oxidation (hipox) and protective spacers
KR100297171B1 (ko) 반도체소자의소자분리방법
KR100365740B1 (ko) 질소확산을이용한트렌치소자분리방법
KR0166042B1 (ko) 반도체 소자의 소자분리 산화막 제조방법
US6197662B1 (en) Semiconductor processing method of forming field isolation oxide using a polybuffered mask which includes a base nitride layer on the substrate, and other semiconductor processing methods
KR100297170B1 (ko) 반도체소자의소자분리산화막의제조방법
KR0166037B1 (ko) 반도체 소자의 소자분리 산화막 제조방법
KR0143577B1 (ko) 소자분리막 형성 방법
KR100567878B1 (ko) 반도체소자의 트렌치 소자분리막 형성 방법
KR100235951B1 (ko) 반도체 소자의 소자분리막 제조방법
KR19990042453A (ko) 반도체소자의 소자분리막 제조방법
KR100905997B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100471406B1 (ko) 트렌치 소자분리 공정을 이용한 반도체 소자 제조방법
KR100318426B1 (ko) 반도체소자의소자분리막제조방법
KR19990010307A (ko) 반도체장치의 소자격리방법
KR0139267B1 (ko) 반도체 소자의 필드산화막 형성방법
KR20010001201A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR19990057360A (ko) 반도체소자의 소자분리막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050124

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee