KR0166042B1 - 반도체 소자의 소자분리 산화막 제조방법 - Google Patents

반도체 소자의 소자분리 산화막 제조방법 Download PDF

Info

Publication number
KR0166042B1
KR0166042B1 KR1019940039218A KR19940039218A KR0166042B1 KR 0166042 B1 KR0166042 B1 KR 0166042B1 KR 1019940039218 A KR1019940039218 A KR 1019940039218A KR 19940039218 A KR19940039218 A KR 19940039218A KR 0166042 B1 KR0166042 B1 KR 0166042B1
Authority
KR
South Korea
Prior art keywords
oxide film
semiconductor substrate
nitride film
pattern
film
Prior art date
Application number
KR1019940039218A
Other languages
English (en)
Other versions
KR960026602A (ko
Inventor
엄금용
최재성
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019940039218A priority Critical patent/KR0166042B1/ko
Publication of KR960026602A publication Critical patent/KR960026602A/ko
Application granted granted Critical
Publication of KR0166042B1 publication Critical patent/KR0166042B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체소자의 소자분리 산화막 제조방법에 관한것으로서, 반도체기판에서 소자분리 영역으로 예정되어 있는 부분을 노출시키는 중첩되어진 패드산화막과 다결정실리콘층 및 제1 질화막 패턴을 형성하되, 상기 다결정실리콘층을 언더컷이 지도록 형성하고, 상기 패턴들의 표면에 제2 질화막 패턴을 도포한 후, 상기 제2 질화막 패턴 양측의 반도체기판에 예정된 폭의 트랜치를 형성하고, 노출되는 반도체기판의 전표면에는 질소 뎅글링 본드막을 형성한 후, 열산화를 실시하여 소자분리 산화막을 형성하였으므로, 제2 질화막 패턴에 의해 패드산화막 패턴으로의 산소 침투가 방지되고, 이 효과가 언더컷에 의해 더욱 증가되어 버즈빅의 크기가 작아지며, 질소 뎅글링 본드막에 의해 열산화의 초기에는 산소 침투가 방지되어 소자분리 산화막의 전체적인 두께가 감소되며, 트랜치에 의해 소자분리 영역의 경계 부분에서의 부피 팽창을 보상하여 토폴로지의 급격한 변화가 방지되므로 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.

Description

반도체소자의 소자분리 산화막 제조방법
제1a도 및 제1b도는 종래 기술에 따른 반도체소자의 소자분리 산화막의 제조 공정도.
제2a도 및 제2b도는 본 발명에 따른 반도체소자의 소자분리 산화막의 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 패드산화막
3 : 다결정실리콘층 4, 7 : 질화막
5 : 소자분리 산화막 6 : 언더컷
8 : 트랜치 9 : 질소 뎅글링 본드막
본 발명은 반도체소자의 소자분리 산화막 제조방법에 관한 것으로서, 특히 질화막 패턴과 패드산화막 패턴의 하부에 다결정실리콘층 패턴을 개재시켜 열산화를 실시하는 피.비.앨(polybuffered LOCOS; 이하 PBL이라 칭함) 공정에서 다결정실리콘층을 언더컷이 지도록 식각하여 패턴들을 형성하고, 상기 질화막 패턴과 언더컷이 진 다결정실리콘층 패턴의 표면에 질화막을 도포한 후, 상기 질화막 패턴 양측의 반도체기판에 소정폭의 트랜치를 형성하고, 전표면에 질소 뎅글링 본드막을 도포하여 산소의 측면 확산을 방지하고 열산화를 실시하여 크기가 작은 버즈빅을 갖는 소자분리 산화막을 형성하여 소자의 고집적화에 유리하고, 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 소자분리 산화막제조방법에 관한 것이다.
일반적으로 반도체소자의 트랜지스터나 캐패시터등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성영역들을 분리하는 소자분리 영역으로 구성되어 있다.
최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.
이러한 소자분리 영역의 제조 방법으로는 질화막 패턴을 마스크로하여 실리콘 반도체 기판을 열산화시키는 통상의 로코스(local oxidation of silicon; 이하 LOCOS라 칭함) 방법이나, 반도체기판상에 적층된 별도의 폴리실리콘층을 열산화시키는 세폭스(SEFOX) 방법 그리고 반도체기판에 트랜치를 형성하고 이를 절연물질로 메우는 트랜치(trench) 분리등의 방법이 사용되고 있으며, 그중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고, 경계면에 버즈 빅이 생성되어 기판 스트레스에 의한 격자결함이 발생되는 단점이 있다.
상기 LOCOS 필드 산화막의 제조 방법을 살펴보면 다음과 같다.
먼저, 실리콘으로된 반도체기판의 표면을 열산화시켜 패드 산화막을 형성하고, 상기 패드 산화막 상에 상기 반도체기판의 소자 분리 영역으로 예정된 부분을 노출시키는 질화막 패턴을 형성한 후, 상기 질화막 패턴을 열산화 마스크로하여 반도체 기판을 소정 두께 열산화시켜 필드 산화막을 형성한다.
이러한 종래의 LOCOS 필드산화막은 활성영역과 필드 산화막 사이의 반도체 기판 경계에 산소가 측면 침투하여 버즈 빅이라는 경사면이 형성된다.
상기의 버즈빅에 의해 반도체기판에 스트레스가 인가되어 격자결함이 발생되므로 누설전류가 증가되어 소자 동작의 신뢰성이 떨어지고, 활성영역의 면적이 감소되어 소자의 고집적화가 어려워지는 문제점이 있다.
이를 해결하기 위하여 질화막 패턴의 하부에 완충 역할을 하는 다결정실리콘층 패턴을 사용하는 PBL 방법이 사용되고 있다.
제1a도 및 제1b도는 종래 기술에 따른 반도체소자의 소자분리 산화막의 제조 공정도로서, PBL 공정의 예이다.
먼저, 반도체기판(1)에서 소자분리 영역으로 예정되어 있는 부분을 노출시키는 순차적으로 적층되어있는 패드산화막(2) 패턴과, 다결정실리콘층(3) 패턴 및 질화막(4) 패턴을 각각 150Å, 500Å 및 2000Å의 두께로 형성한다. (제1a도 참조).
그다음 상기 질화막(4) 패턴에 의해 노출되어 있는 반도체기판(1)을 예정된 두께 만큼 열산화시켜 소자분리 산화막(5)을 구성한다. (제1b도 참조).
여기서 상기 다결정실리콘층 패턴이 완충막이 되어 반도체기판의 산화를 어느정도는 보상하지만, 버즈빅의 크기 감소에는 효과가 미약하여 소자의 고집적화가 어렵고, 단차의 증가에 의해 후속 공정의 신뢰성 및 공정수율이 떨어지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본발명의 목적은 반도체기판의 소자분리 영역을 노출시키는 질화막 패턴을 형성하되, 하측의 다결정실리콘층 패턴은 언더컷이 지도록하고, 질화막 패턴과 다결정실리콘층 패턴의 표면을 질화막으로 도포한 후, 상기 질화막 패턴 양측의 반도체기판에 트랜치를 형성하고, 노출되는 반도체기판의 전표면에 질소 뎅글링 본드막을 형성하여 산소의 측면 확산을 방지하며 열산화를 실시하여 소자분리 절연막을 형성하여 소자분리영역의 미세화가 가능하고, 작은 버즈빅이 형성되므로, 반도체기판의 스트레스를 방지하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 소자분리 산화막 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위해 본발명에 따른 반도체소자의 소자분리 산화막 제조방법의 특징은, 패드산화막이 형성된 반도체기판 상에 다결정실리콘층과 제1질화막을 형성하는 공정과, 상기 반도체기판에서 소자분리영역으로 예정되어 있는 부분 상측의 제1질화막, 제1다결정실리콘층 및 패드산화막을 순차적으로 제거하여 반도체기판을 노출시키는 제1 질화막과 다결정실리콘층 및 패드산화막 패턴을 형성하되, 상기 다결정실리콘층 패턴은 상기 제1질화막의 하부로 언더컷이 형성되는 공정과, 상기 제1 질화막과 다결정실리콘층 및 패드산화막 패턴 표면에 제2질화막패턴을 형성하여 상기 언더컷을 메우는 공정과, 상기 제2 질화막 패턴 양측의 반도체기판에 트랜치를 형성하는 공정과, 상기 노출된 반도체기판의 전표면에 질소 뎅글링 본드막을 형성하는 공정과, 상기 질소 뎅글링 본드막 하부의 반도체기판을 열산화시켜 소자분리 산화막을 형성하는 공정을 구비하는 것이다.
이하, 본발명에 따른 반도체소자의 소자분리 산화막 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
제2a도 및 제2b도는 본발명에 따른 반도체소자의 소자분리 산화막 제조 공정도이다.
먼저, 실리콘으로된 반도체 기판(1)상에 약 100-300Å 정도 두께의 패드산화막(2)과, 300-800Å정도 두께의 다결정실리콘층(3) 및 1000-2000Å 정도 두께의 제1 질화막(4)을 순차적으로 화학기상증착(chemical vapor deposition; 이하 CVD라 칭함) 방법으로 형성한 후, 상기 반도체기판(1)에서 소자분리 영역으로 예정되어 있는 부분 상측의 제1 질화막(4)에서 패드산화막(2)까지 순차적으로 제거하여 제1 질화막(4)과 다결정실리콘층(3) 및 패드산화막(2) 패턴을 형성한다. 이때 상기 다결정실리콘층(3) 패턴은 언더컷(6)이 지도록 등방성식각하여 형성한다.
그 다음 상기 패드산화막(3) 패턴에서 제1 질화막(4) 패턴의 표면에 제2 질화막(7) 패턴을 형성하여 상기 언더컷(6)을 메우고, 상기 제1 질화막(7) 패턴 양측의 반도체기판(1)에 예정된 폭 및 깊이를 갖는 트랜치(8)를 형성한다. 여기서 상기 제2 질화막(7) 패턴에 의해 패드산화막(2) 패턴으로의 산소의 침투를 방지하며, 더욱이 언더컷(6)을 메우도록 형성되어 있어 효과적인 산소를 차단한다. 또한 상기 트랜치(8)의 폭은 디자인 룰을 고려하여 되도록 작게 형성하고, 트랜치(8)의 깊이는 형성하고자하는 소자분리 산화막의 두께를 고려하여 결정한다.
그후, 상기 노출되어있는 반도체기판(1)의 전표면에 산소를 포함하여 산화막의 특성을 가지면서, 산소의 침투를 방지하는 역할을 하며, Si-N 결합과 함께 뎅글링 본드를 갖는 질소 뎅글링 본드막(9)을 5-30Å 두께로 형성한다.
이때, 상기 질소 뎅글링 본드막(9) 형성 공정은, 반도체기판 상부에 N2O 가스나 NH3가스를 H2+O2분위기, 800-1000℃ 정도의 온도에서 반응시켜 열산화시킴으로써 열산화막(SiO2) 본드(bond)에서 Si-N, O-N의 형태로 존재하는 질소 뎅글링 본드(nitrogen dangling bond)를 형성한다.
여기서, 상기 질소 뎅글링 본드막(9)은 산화막의 성질을 그대로 유지하면서 질소의 뎅글링 본드로서 산화를 방지하는 역할을 한다. (제2a도 참조).
그다음 상기 질소 뎅글링 본드막(9) 하부의 반도체기판(1)을 예정된 온도, 예를들어 800-1200℃ 정도의 온도에서 건식 또는 습식 열산화하여 소자분리 산화막(5)을 형성한다. 이때 상기 제2 질화막(7) 패턴이 패드산화막(2) 패턴으로의 산소 침투를 방지하여 버즈빅의 크기가 감소되고, 상기 질소 뎅글링 본드막(9)에 의해 처음에는 반도체기판(1)으로의 산소 침투를 방지하다가 일정시간 경과 후부터 산소가 침투하여 산화가 일어나므로, 소자분리 산화막(5)의 두께가 감소되며, 상기 트랜치(8)에 의해 상측으로의 부피 팽창도 감소하게 된다. (제2b도 참조).
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 소자분리 산화막 제조방법은, 반도체기판에서 소자분리 영역으로 예정되어 있는 부분을 노출시키는 중첩되어진 패드산화막과 다결정실리콘층 및 제1 질화막 패턴을 형성하되, 상기 다결정실리콘층 언더컷이 지도록 형성하고, 상기 패턴들의 표면에 제2 질화막 패턴을 도포한 후, 상기 제2 질화막 패턴 양측의 반도체기판에 예정된 폭의 트랜치를 형성하고, 노출되는 반도체기판의 전표면에는 질소 뎅글링 본드막을 형성한 후, 열산화를 실시하여 소자분리 산화막을 형성하였으므로, 제2 질화막 패턴에 의해 패드산화막 패턴으로의 산소 침투가 방지되고, 이 효과가 언더컷에 의해 더욱 증가되어 버즈빅의 크기가 작아지며, 질소 뎅글링 본드막에 의해 열산화의 초기에는 산소 침투가 방지되어 소자분리 산화막의 전체적인 두께가 감소되며, 트랜치에 의하여 소자분리 영역의 경계 부분에서의 부피팽창을 보상하여 토폴로지의 급격한 변화가 방지되므로 공정수율 및 소자동작의 신뢰성을 향상 시킬 수 있는 이점이 있다.

Claims (9)

  1. 패드산화막이 형성된 반도체기판 상에 다결정실리콘층과 제1질화막을 형성하는 공정과, 상기 반도체기판에서 소자분리영역으로 예정되어 있는 부분 상측의 제1질화막, 제1다결정실리콘층 및 패드산화막을 순차적으로 제거하여 반도체기판을 노출시키는 제1 질화막과 다결정실리콘층 및 패드산화막 패턴을 형성하되, 상기 다결정실리콘층 패턴은 상기 제1질화막의 하부로 언더컷이 형성되는 공정과, 상기 제1 질화막과 다결정실리콘층 및 패드산화막 패턴 표면에 제2질화막패턴을 형성하여 상기 언더컷을 메우는 공정과, 상기 제2 질화막 패턴 양측의 반도체기판에 트랜치를 형성하는 공정과, 상기 노출된 반도체기판의 전표면에 질소 뎅글링 본드막을 형성하는 공정과, 상기 질소 뎅글링 본드막 하부의 반도체기판을 열산화시켜 소자분리 산화막을 형성하는 공정을 구비하는 반도체소자의 소자분리 산화막 제조방법.
  2. 제1항에 있어서, 상기 패드산화막을 100-300Å 두께로 형성하는 것을 특징으로하는 반도체 소자분리 산화막 제조방법.
  3. 제1항에 있어서, 상기 다결정실리콘층을300-800Å 두께로 형성하는 것을 특징으로하는 반도체소자의 소자분리 산화막 제조방법.
  4. 제1항에 있어서, 상기 제1 질화막을 1000-2000Å 두께로 형성하는 것을 특징으로하는 반도체소자의 소자분리 산화막 제조방법.
  5. 제1항에 있어서, 상기 트랜치를 소자 공정의 디자인 룰에 따라 형성하는 것을 특징으로하는 반도체소자의 소자분리 산화막 제조방법.
  6. 제1항에 있어서, 상기 질소 뎅글링 본드막을 5-20Å 두께로 형성하는 것을 특징으로하는 반도체소자의 소자분리 산화막 제조방법.
  7. 제1항에 있어서, 상기 질소 뎅글링 본드막을 반도체기판 상에서 N2O 가스 또는 NH3가스를 첨가하여 H2+O2분위기, 800-1000℃ 온도에서 반도체기판과 반응시킴으로써 실리콘산화막(SiO2) 본드에서 Si-N, -ON의 형태로 존재하는 것을 특징으로하는 반도체소자의 소자분리 산화막 제조방법.
  8. 제1항에 있어서, 상기 반도체기판의 열산화공정은 800-1200℃에서 실시하는 것을 특징으로하는 반도체소자의 소자분리 산화막 제조방법.
  9. 제1항에 있어서, 상기 반도체기판의 열산화공정은 건식 또는 습식으로 실시하는 것을 특징으로하는 반도체소자의 소자분리 산화막 제조방법.
KR1019940039218A 1994-12-30 1994-12-30 반도체 소자의 소자분리 산화막 제조방법 KR0166042B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039218A KR0166042B1 (ko) 1994-12-30 1994-12-30 반도체 소자의 소자분리 산화막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039218A KR0166042B1 (ko) 1994-12-30 1994-12-30 반도체 소자의 소자분리 산화막 제조방법

Publications (2)

Publication Number Publication Date
KR960026602A KR960026602A (ko) 1996-07-22
KR0166042B1 true KR0166042B1 (ko) 1999-02-01

Family

ID=19405350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039218A KR0166042B1 (ko) 1994-12-30 1994-12-30 반도체 소자의 소자분리 산화막 제조방법

Country Status (1)

Country Link
KR (1) KR0166042B1 (ko)

Also Published As

Publication number Publication date
KR960026602A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US5538916A (en) Method of manufacturing semiconductor device isolation region
US6001709A (en) Modified LOCOS isolation process for semiconductor devices
JP3033412B2 (ja) 半導体装置の製造方法
JPH11233612A (ja) 半導体装置のトレンチ隔離形成方法
US5966606A (en) Method for manufacturing a MOSFET having a side-wall film formed through nitridation of the gate electrode
KR19990044820A (ko) 폴리실리콘 피복 스와미(측벽 마스크화 절연)
US5985725A (en) Method for manufacturing dual gate oxide layer
KR0172792B1 (ko) 반도체소자의 소자분리 영역의 제조방법
KR0166042B1 (ko) 반도체 소자의 소자분리 산화막 제조방법
KR100271399B1 (ko) 반도체 소자 분리를 위한 얕은 트랜치 제조 방법
KR100281277B1 (ko) 반도체 소자의 소자분리 산화막의 제조방법
KR0166037B1 (ko) 반도체 소자의 소자분리 산화막 제조방법
KR100281278B1 (ko) 반도체 소자의 소자분리 산화막의 제조방법
US5506440A (en) Poly-buffered LOCOS process
KR100297171B1 (ko) 반도체소자의소자분리방법
KR100324813B1 (ko) 반도체소자의소자분리산화막제조방법
KR100281279B1 (ko) 반도체 소자의 소자분리 산화막의 제조방법
KR100335263B1 (ko) 반도체소자의 소자분리막 제조방법
KR100297170B1 (ko) 반도체소자의소자분리산화막의제조방법
JPH11243142A (ja) 半導体装置の製造方法
US6197662B1 (en) Semiconductor processing method of forming field isolation oxide using a polybuffered mask which includes a base nitride layer on the substrate, and other semiconductor processing methods
KR100235951B1 (ko) 반도체 소자의 소자분리막 제조방법
KR19990042453A (ko) 반도체소자의 소자분리막 제조방법
KR0161722B1 (ko) 반도체소자의 소자분리 방법
KR940009578B1 (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee