KR0166037B1 - 반도체 소자의 소자분리 산화막 제조방법 - Google Patents

반도체 소자의 소자분리 산화막 제조방법 Download PDF

Info

Publication number
KR0166037B1
KR0166037B1 KR1019940039219A KR19940039219A KR0166037B1 KR 0166037 B1 KR0166037 B1 KR 0166037B1 KR 1019940039219 A KR1019940039219 A KR 1019940039219A KR 19940039219 A KR19940039219 A KR 19940039219A KR 0166037 B1 KR0166037 B1 KR 0166037B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
semiconductor substrate
nitride film
pattern
Prior art date
Application number
KR1019940039219A
Other languages
English (en)
Other versions
KR960026603A (ko
Inventor
엄금용
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019940039219A priority Critical patent/KR0166037B1/ko
Publication of KR960026603A publication Critical patent/KR960026603A/ko
Application granted granted Critical
Publication of KR0166037B1 publication Critical patent/KR0166037B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체소자의 소자분리 산화막 제조방법에 관한 것으로서, 반도체 기판에서 소자분리 영역으로 예정되어 있는 부분을 노룰시키는 중첩되어진 패드산화막과 다결정실리콘층 및 제1질화막 패턴을 형성하되, 상기 다결정실리콘층 패턴/패드산화막 패턴은 언더컷이 지도록 형성하고, 상기 제1질화막 패턴 양측의 반도체기판에 트랜치를 형성한 후, 상기 언더컷과 트랜치를 제2 질화막 패턴으로 메우고, 노출되어 있는 반도체기판을 열산화시켜 소자분리 산화막을 형성하였으므로, 트랜치나 언더컷을 메운 질화막 패턴에 의해 패드산화막 패턴이나 테두리 부분으로의 산소 침투가 방지되어 버즈빅의 크기가 작아지며, 패드산화막 패턴 대신 질소 뎅글링 본드막을 사용하는 경우에는 질소 뎅글링 본드막에 의해 질화막 패턴과 반도체 기판간의 스트레스가 완충되어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.

Description

반도체소자의 소자분리 산화막 제조방법
제1a도 및 제1b도는 종래 기술에 따른 반도체소자의 소자분리 산화막 제조방법 공정도.
제2a도 및 제2b도는 본 발명의 일실시예에 따른 반도체소자의 소자분리산화막 제조방법 공정도.
제3a도 및 제3b도는 본발명에 다른 실시예에 따른 반도체소자의 소자분리 산화막 제조방법 공정도.
제4a도 및 제4b도는 본발명의 또 다른 실시예에 따른 반도체소자의 소자분리 산화막 제조방법 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 패드산화막
3 : 다결정실리콘층 4, 8 : 질화막
5 : 소자분리 산화막 6 : 언더컷
7 : 트랜치 9 : 자연산화막
10, 11 : 질소 뎅글링 본드막
본 발명은 반도체소자의 소자분리 산화막 제조방법에 관한 것으로서, 특히 질화막 패턴과 패드산화막 패넌의 하부에 다결정실리콘층 패턴을 개재시켜 열산화를 실시하는 피.비.앨(polybuffered LOCOS; 이하 PBL이라 칭함) 공정에서 상기 다결정실리콘층/패드산화막 패턴을 언더컷이 지도록 식각하여 패턴들을 형성한 후, 상기 질화막 패턴 양측의 반도체기판에 예정된 폭을 갖는 트랜치를 형성하고, 상기 언더컷과 트랜치를 별도의 질화막으로 메우고, 열산화를 실시하여 산소의 측면 확산을 방지하여 크기가 작은 버즈빅을 갖는 두께가 얇은 소자분리 산화막을 형성하여 소자의 고집적화에 유리하고, 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 소자분리 산화막 제조방법에 관한 것이다.
일반적으로 반도체소자의 트랜지스터나 캐패시터등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성영역들을 분리하는 소자분리 영역으로 구성되어 있다.
최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.
이러한 소자분리 영역의 제조 방법으로는 질화막 패턴을 마스크로하여 실리콘 반도체 기판을 열산화시키는 통상의 로코스(local oxidation of silicon; 이하 LOCOS라 칭함) 방법이나, 반도체기판상의 적층된 별도의 폴리실리콘층을 열산화시키는 세폭스(SEFOX) 방법 그리고 반도체기판에 트랜치를 형성하고 이를 절연물질로 메우는 트렌치(trench) 분리등의 방법이 사용되고 있으며, 그중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고, 경계면에 버즈 빅이 생성되어 기판 스트레스에 의한 격자결함이 발생되는 단점이 있다.
상기 LOCOS 필드 산화막 제조방법 방법을 살펴보면 다음과 같다.
먼저, 실리콘으로된 반도체기판의 표면을 열산화시켜 패드 산화막을 형성하고, 상기 패드 산화막 상에 상기 반도체기판의 소자 분리 영역으로 예정된 부분을 노출시키는 질화막 패턴을 형성한 후, 상기 질화막 패턴을 열산화 마스크로하여 반도체 기판을 소정 두께 열산화시켜 필드 산화막을 형성한다.
이러한 종래의 LOCOS 필드산화막은 활성영역과 필드 산화막 사이의 반도체기판 경계에 산소가 측면 침투하여 버즈 빅이라는 경사면이 형성된다.
상기의 버즈빅에 의해 반도체기판에 스트레스가 인가되어 격자결함이 발생되므로 누설전류가 증가되어 소자 동작의 신뢰성이 떨어지고, 활성영역의 면적이 감소되어 소자의 고집적화가 어려워지는 문제점이 있다.
이를 해결하기 위하여 질화막 패턴의 하부에 완충 역할을 하는 다결정실리콘층 패턴을 사용하는 PBL 방법이 사용되고 있다.
제1a도 및 제1b도는 종래 기술에 따른 반도체소자의 소자분리 산화막 제조방법 공정도로서, PBL 공정의 예이다.
먼저, 반도체기판(1)에서 소자분리 영역으로 예정되어 있는 부분을 노출시키는 순차적으로 적층되어있는 패드산화막(2) 패턴과, 다결정실리콘층(3) 패턴 및 질화막(4) 패턴을 각각 150Å, 500Å 및 2000Å의 두께로 형성한다(제1a도 참조).
그다음 상기 질화막(4) 패턴에 의해 노출되어 있는 반도체기판(1)을 예정된 두께만큼 열산화시켜 소자분리 산화막(5)을 형성한다. (제1b도 참조).
여기서 상기 다결정실리콘층 패턴이 완충막이 되어 반도체기판의 산화를 어느정도는 보상하지만, 버즈빅의 크기 감소에는 효과가 미약하여 소자의 고집적화가 어렵고, 단차의 증가에 의해 후속 공정의 신뢰성 및 공정수율이 떨어지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 PBL 공정에서 반도체기판상에 패드산화막 패턴상에 소자분리 영역을 노출시키는 다결정실리콘층 및 질화막 패턴을 형성하되, 하측의 다결정실리콘층 패턴/패드산화막 패턴은 언더컷이 지도록 식각하고, 질화막 패턴 양측의 반도체기판에 트랜치를 형성한 후, 상기 트패턴와 언더컷을 별도의 질화막으로 메우고 열산화를 실시하여 소자분리 절연막을 형성하므로 버즈빅의 크기가 감소되어 소자분리영역의 미세화가 가능하고, 반도체기판의 스트레스를 방지하여 공정수율 및 소자동작의 신뢰성을 향상시킬수 있는 반도체소자의 소자분리 산화막 제조방법을 제공함에 있다.
또한 상기 통상의 LOCOS 공정에서 패드산화막 패턴을 언더컷이 지도록 형성하고, 질화막 패턴 양측의 트랜치를 질소 뎅글링 본드막으로 메운 후, 소자분리 산화막을 형성하거나, 다결정실리콘층 패턴이 없는 일반적인 LOCOS 공정에서 패드산화막 대신 질소 뎅글링 본드막을 사용하고, 질화막 패턴 형성후, 상기 질소 뎅글링 본드막 패턴을 언더컷이 지도록 식각하고 언더컷을 별도의 질화막으로 메우고 소자분리 산화막을 형성하여 공정수율 침소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 소자분리 산화막 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본발명에 따른 반도체소자의 소자분리 산화막 제조방법의 특징은,
패드산화막이 형성된 반도체기판 상에 다결정실리콘층과 제1 질화막을 형성하는 공정과,
상기 제1 질화막, 다결정실리콘층 및 패드산화막을 식각하여 반도체기판의 소자분리영역으로 예정된 부분을 노출시키는 제1 질화막과 다결정실리콘층 및 패드산화막 패턴을 형성하되, 상기 제1 질화막의 하부로 언더컷이 형성되는 공정과,
상기 제1 질화막 양측의 반도체기판에 예정된 폭을 갖는 트랜치를 형성하는 공정과,
상기 언더컷과 트랜치를 매립하는 제2 질화막 패턴을 CVD 방법으로 형성하는 공정과,
상기 반도체기판을 열산화시켜 소자분리 산화막을 형성하는 공정을 구비함에 있다.
본발명에 따른 반도체소자의 소자분리 산화막 제조방법의 다른 특징은,
패드산화막이 형성된 반도체기판 상에 다결정실리콘층 및 제1 질화막을 형성하는 공정과,
상기 제1 질화막, 다결정실리콘층 및 패드산화막의 소자분리영역으로 예정된 부분을 식각하여 제1 질화막과 다결정실리콘층 및 패드산화막 패턴을 형성하되, 상기 다결정실리콘층과 패드산화막 패턴이 측면식각되어 상기 제1 질화막의 하부로 반도체기판을 노출시키는 언더컷이 형성되는 공정과,
상기 제1 질화막 양측의 반도체기판에 예정된 폭을 갖는 트랜치를 형성하는 공정과,
상기 언더컷과 트랜치를 매립하는 제2 질화막을 CVD 방법으로 형성하되, 상기 언더컷이 형성된부분은 반도체기판 표면에 자연산화막이 구비되어 자연산화막, 제2질화막 및 제1질화막의 적층구조를 형성하는 공정과,
상기 반도체기판을 열산화시켜 소자분리 산화막을 형성하는 공정을 구비함에 있다.
본 발명에 따른 반도체소자의 소자분리 산화막 제조방법의 또 다른 특징은, 제1 질소 뎅글링 본드막이 구비된 반도체기판 상에 제1 질화막을 형성하는 공정과,
상기 제1질화막과 제1질소 뎅글링 본드막을 식각하여 소자분리영역으로 예정된 반도체기판을 노출시키는 데1 질화막과 질소 뎅글링 본드막 패턴을 형성하되, 상기 제1 질화막의 하부로 언더컷이 형성되는 공정과,
상기 언더컷을 매립하는 제2 질화막을 CVD 방법으로 형성하는 공정과, 상기 제1 질화막 패턴 양측의 반도체기판에 예정된 폭을 갖는 트랜치를 형성하는 공정과, 상기 트랜치를 제2 질소 뎅글링 본드막으로 메우는 공정과,
상기 노출되어있는 반도체기판을 열산화시켜 소자분리 산화막을 형성하는 공정을 구비함에 있다.
이하, 본발명에 따른 반도체소자의 소자분리 산화막 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
제2a 도 및 제2b도는 본발명의 일실시예에 따른 반도체소자의 소자분리 산화막 제조방법 공정도이다.
먼저, 실리콘으로된 반도체 기판(1)상에 약 100-300Å정도 두께의 패드산화막(2)을 열산화방법으로 형성하며, 그 상측에 300-800Å 정도 두께의 다결정실리콘층(30과 1000-3000Å 정도 두께의 제1 질화막(4)을 순차적으로 화학기상증착(chemical vapor deposition; 이하 CVD라 칭함) 방법으로 형성한다.
그후, 상기 반도체기판(1)에서 소자분리 영역으로 예정되어 있는 부분 상측의 제1 질화막(4)에서 패드산화막(2)까지를 순차적으로 제거하여 제1 질화막(4)과 다결정실리콘층(3) 및 패드산화막(2) 패턴을 형성한다. 이때 상기 다결정실리콘층(3) 패턴은 언더컷(6A)이 지도록 등방성 식각한다.
그 다음, 상기 제1 질화막(4) 패턴 양측의 반도체기판(1)을 예정된 깊이, 예를들어 50-300Å정도 깊이로 식각하여 트랜치(7)를 형성한 후, 상기 언더컷(6A)과 트랜치(7)를 메우는 제2 질화막(8) 패턴을 형성한다.
여기서, 상기 제2 질화막(8) 패턴은 모서리나 오목한 곳이 더 빨리 도포되는 CVD의 특성을이용하여 별도의 마스크 없이 공정시간을 조절하여 형성한다. (제2a도 참조).
그후, 상기 제1 및 제2 질화막(4),(8) 패턴에 의해 노출되어 있는 반도체기판(1)을 예정된 온도, 예를들어 800-1200℃ 정도의 온도에서 건식 또는 습식으로 열산화시켜 소자분리 산화막(5)을 형성한다.
이때, 상기 제2 질화막(8) 패턴이 반도체기판(1) 및 다결정실리콘층(3) 패턴으로의 산소 침투를 방지하여 버즈빅의 크기가 감소되고, 토폴로지가 원만하게 변화된다. (제2b도 참조).
제3a도 및 제3b도는 본발명의 다른 실시예에 따른 반도체소자의 소자분리 산화막 제조방법 공정도이다.
먼저, 제2a도에 도시되어 있는 공정을 순차적으로 진행하여 반도체기판(1)에서 소자분리 영역으로 예정되어 있는 부분을 노출시키는 패드산화막(2)과 다결정실리콘층(3) 및 제1 질화막(4)을 형성하되, 상기 다결정실리콘층(3)과 패드산화막(2) 패턴은 언더컷(6B)이 지도록 등방성 식각한다. 이때 상기 언더컷(6B)에 의해 노출된 반도체기판(1)의 표면에 자연산화막(9)이 형성된다.
그다음 상기 제1 질화막(4) 패턴 양측의 반도체기판(1)에 트랜치(7)를 형성한 후, 상기 언더컷과 트랜치(6)를 메우는 제2 질화막(8) 패턴을 형성한 후, (제3a도 참조), 상기 제1 및 제2 질화막(4),(8) 패턴에 의해 노출되어 있는 반도체기판(1)을 건식 또는 습식으로 열산화시켜 소자분리 산화막(5)을 형성한다. (제3b도 참조).
이때, 상기 질소 뎅글링 본드막은, 반도체기판 상부에 N2O 가스나 NH3가스를 H2+O2분위기, 800-1000℃ 정도의 온도에서 반응시켜 열산화시킴으로써 열산화막(SiO2) 본드(bond)에서 Si-N, O-N의 형태로 존재하는 질소 뎅글링 본드(nitrogen dangling bond)를 형성한다. 그리고, 상기 질소 뎅글링 본드막은, 산화막의 성질을 그대로 유지하면서 질소의 뎅글링 본드로서 산화를 방지하는 역할을 한다.
제4a도 및 제4b도는 본발명의 또 다른 실시예에 따른 반도체소자의 소자분리 산화막 제조방법 공정도로서, 통상의 LOCOS 공정에 적용한 예이다.
먼저, 실리콘으로된 반도체 기판(1)상에 패드산화막을 대신하는 제1질소 뎅글링 본드막(10)을 30-100Å 정도 두께로 형성하고, 상기 제1 질소 뎅글링 본드막(10)상에 제1 질화막(4)을 형성한 후, 상기 반도체기판(1)에서 소자분리 영역으로 예정되어 있는 부분 상측의 제1 질화막(4)과 질소 뎅글링 본드막(10)을 순차적으로 제거하여 제1 질화막(4)과 질소 뎅글링 본드막(10) 패턴을 형성한다.
이때, 상기 제1 질소 뎅글링 본드막(10) 패턴은 등방성 식각하여 언더컷(6C)이 지도록하고, 여기서 노출되는 반도체기판(1)의 표면에는 자연산화막(9)이 형성된다.
그다음 상기 언더컷(6C)를 메우는 제2 질화막(8) 패턴을 형성하고, 상기 제1 질화막(4) 패턴 양측의 반도체기판(1)에 트랜치(7)를 형성한 후, 상기 트랜치(7)를 제2 질소 뎅글링 본드막(11)으로 메운다.
여기서, 상기 제1 및 제2 질소 뎅글링 본드막은, 반도체기판 상부에 N2O가스나 NH3가스를 H2+O2분위기, 800-1000℃정도의 온도에서 반응시켜 열산화시킴으로써 열산화막(SiO2) 본드(bond)에서 Si-N, O-N의 형태로 존재하는 질소 뎅글링 본드(nitrogen dangling bond)를 형성하되, 5-50Å정도 두께로 형성한다. 이때, 상기 제1 및 제2 질소 뎅글링 본드막은, 산화막의 성질을 그대로 유지하면서 질소의 뎅글링 본드로서 산화를 방지하는 역할을 한다. (제4a도 참조).
그후, 상기 제1 질화막(4) 패턴과 제2 질소 뎅글링 본드막(11)에 의해 노출되어 있는 반도체기판(1)을 예정된 온도, 예를들어 800-1200℃정도의 온도에서 건식 또는 습식으로 열산화시켜 소자분리 산화막(5)을 형성한다. (제4b도 참조).
이상에서 설명한 바와 같이, 본발명에 따른 반도체소자의 소자분리 산화막 제조방법은 반도체기판에서 소자분리 영역으로 예정되어 있는 부분을 노출시키는 중첩되어진 패드산화막과 다결정실리콘층 및 제1 질화막 패턴을 형성하되, 상기 다결정실리콘층 패턴/패드산화막 패턴을 언더컷이 지도록 형성하고, 상기 제1 질화막 패턴 양측의 반도체기판에 트랜치를 형성한 후, 상기 언더컷과 트랜치를 제2 질화막 패턴으로 메우고, 노출되어 있는 반도체기판을 열산화시켜 소자분리 산화막을 형성하였으므로, 트랜치나 언더컷을 메운 질화막 패턴에 의해 패드산화막 패턴이나 테두리 부분으로의 산소 침투가 방지되어 버즈빅의 크기가 작아지며, 패드산화막 패턴대신 질소 뎅글링 본드막을 사용하는 경우에는 질소 뎅글링 본드막에 의해 질화막 패턴과 반도체기판간의 스트레스가 완충되어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (11)

  1. 패드산화막이 형성된 반도체기판 상에 다결정실리콘층과 제1 질화막을 형성하는 공정과, 상기 제1 질화막, 다결정실리콘층 및 패드산화막을 식각하여 반도체기판의 소자분리영역으로 예정된 부분을 노출시키는 제1 질화막과 다결정실리콘층 및 패드산화막 패턴을 형성하되, 상기 제1 질화막의 하부로 언더컷이 형성되는 공정과, 상기 제1 질화막 양측의 반도체기판에 예정된 폭을 갖는 트랜치를 형성하는 공정과, 상기 언더컷과 트랜치를 매립하는 제2 질화막 패턴을 CVD 방법으로 형성하는 공정과, 상기 반도체기판을 열산화시켜 소자분리 산화막을 형성하는 공정을 구비하는 반도체소자의 소자분리 산화막 제조방법.
  2. 제1항에 있어서, 상기 패드산화막은 질소 뎅글링 본드막으로 대체하는 것을 특징으로하는 반도체소자의 소자분리 산화막 제조방법.
  3. 제1항에 있어서, 상기 패드산화막을 100-300Å 두께로 형성하는 것을 특징으로하는 반도체소자의 소자분리 산화막 제조방법.
  4. 제1항에 있어서, 상기 다결정실리콘층을 300-800Å 두께로 형성하는 것을 특징으로하는 반도체소자의 소자분리 산화막 제조방법.
  5. 제1항에 있어서, 상기 제1 질화막을 1000-3000Å 두께로 형성하는 것을 특징으로하는 반도체소자의 소자분리 산화막 제조방법.
  6. 제1항에 있어서, 상기 소자분리 산화막 형성을 위한 열산화 공정을 900-1200℃ 온도에서 실시하는 것을 특징으로하는 반도체소자의 소자분리 산화막 제조방법.
  7. 제1항에 있어서, 상기 소자분리 산화막 형성을 위한 열산화 공정을 건식이나 습식으로 실시하는 것을특징으로하는 반도체소자의 소자분리 산화막 제조방법.
  8. 패드산화막이 형성된 반도체기판 상에 다결정실리콘층 및 제1 질화막을 형성하는 공정과, 상기 제1 질화막, 다결정실리콘층 및 패드산화막의 소자분리영역으로 예정된 부분을 식각하여 제1 질화막과 다결정실리콘층 및 패드산화막 패턴을 형성하되, 상기 다결정실리콘층과 패드산화막 패턴이 측면식각되어 상기 제1 질화막의 하부로 반도체기판을 노출시키는 언더컷이 형성되는 공정과, 상기 제1 질화막 양측의 반도체기판에 예정된 폭을 갖는 트랜치를 형성하는 공정과, 상기 언더컷과 트랜치를 매립하는 제2 질화막을 CVD 방법으로 형성하되, 상기 언더컷이 형성된 부분은반도체기판 표면에 자연산화막이 구비되어 자연산화막, 제2질화막 및 제1질화막의 적층구조로 형성되는 공정과, 상기 반도체기판을 열산화시켜 소자분리 산화막을 형성하는 공정을 구비하는 반도체소자의 소자분리 산화막 제조방법.
  9. 제1 질소 뎅글링 본드막이 구비된 반도체기판 상에 제1 질화막을 형성하는 공정과, 상기 제1질화막과 제1질소 뎅글링 본드막을 식각하여 소자분리영역으로 예정된 반도체기판을 노출시키는제1 질화막과 질소 뎅글링 본드막 패턴을 형성하되, 상기 제1 질화막의 하부로 언더컷이 형성되는 공정과, 상기 언더컷을 매립하는 제2 질화막을 CVD 방법으로 형성하는 공정과, 상기 제1 질화막 패턴 양측의 반도체기판에 예정된 폭을 갖는 트랜치를 형성하는 공정과, 상기 트랜치를 제2 질소 뎅글링 본드막으로 메우는 공정과, 상기 노출되어있는 반도체기판을 열산화시켜 소자분리 산화막을 형성하는 공정을 구비하는 반도체소자의 소자분리 산화막 제조방법.
  10. 제9항에 있어서, 상기 제1 및 제2 질소 뎅글링 본드막을 5-100Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리 산화막 제조방법.
  11. 제9항에 있어서, 상기 제1 및 제2 질소 뎅글링 본드막 형성 공정은 반도체기판 상부에 N2O 가스나 NH3가스를 H2+O2분위기, 800-1000℃ 정도의 온도에서 반응시켜 열산솨시킴으로써 열산화막(SiO2) 본드(bond)에서 Si-N, O-N의 형태로 형성하는 것을 특징으로하는 반도체소자의 소자분리 산화막 제조방법.
KR1019940039219A 1994-12-30 1994-12-30 반도체 소자의 소자분리 산화막 제조방법 KR0166037B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039219A KR0166037B1 (ko) 1994-12-30 1994-12-30 반도체 소자의 소자분리 산화막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039219A KR0166037B1 (ko) 1994-12-30 1994-12-30 반도체 소자의 소자분리 산화막 제조방법

Publications (2)

Publication Number Publication Date
KR960026603A KR960026603A (ko) 1996-07-22
KR0166037B1 true KR0166037B1 (ko) 1999-02-01

Family

ID=19405352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039219A KR0166037B1 (ko) 1994-12-30 1994-12-30 반도체 소자의 소자분리 산화막 제조방법

Country Status (1)

Country Link
KR (1) KR0166037B1 (ko)

Also Published As

Publication number Publication date
KR960026603A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US5966606A (en) Method for manufacturing a MOSFET having a side-wall film formed through nitridation of the gate electrode
KR100234408B1 (ko) 반도체장치의 소자분리방법
JPS63137457A (ja) 半導体装置の製造方法
JP2002076113A (ja) 半導体装置およびその製造方法
KR0166037B1 (ko) 반도체 소자의 소자분리 산화막 제조방법
KR19990080168A (ko) 반도체 소자 분리를 위한 얕은 트랜치 제조 방법
KR0166042B1 (ko) 반도체 소자의 소자분리 산화막 제조방법
KR100281278B1 (ko) 반도체 소자의 소자분리 산화막의 제조방법
KR100297171B1 (ko) 반도체소자의소자분리방법
KR100281277B1 (ko) 반도체 소자의 소자분리 산화막의 제조방법
KR100297170B1 (ko) 반도체소자의소자분리산화막의제조방법
KR100281279B1 (ko) 반도체 소자의 소자분리 산화막의 제조방법
KR100324813B1 (ko) 반도체소자의소자분리산화막제조방법
KR0161722B1 (ko) 반도체소자의 소자분리 방법
KR19990006000A (ko) 반도체 소자의 소자분리막 제조방법
JPH10199875A (ja) 半導体装置の製造方法
KR20010001201A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100361763B1 (ko) 반도체소자의소자분리막제조방법
KR0139267B1 (ko) 반도체 소자의 필드산화막 형성방법
JP2995948B2 (ja) 半導体装置の製造方法
KR0140734B1 (ko) 반도체 소자의 제조방법
KR19990042453A (ko) 반도체소자의 소자분리막 제조방법
KR0172466B1 (ko) 반도체 소자의 소자분리막 형성방법
KR940008320B1 (ko) 반도체 장치의 제조방법
KR0146526B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 16