KR100281279B1 - 반도체 소자의 소자분리 산화막의 제조방법 - Google Patents
반도체 소자의 소자분리 산화막의 제조방법 Download PDFInfo
- Publication number
- KR100281279B1 KR100281279B1 KR1019940040551A KR19940040551A KR100281279B1 KR 100281279 B1 KR100281279 B1 KR 100281279B1 KR 1019940040551 A KR1019940040551 A KR 1019940040551A KR 19940040551 A KR19940040551 A KR 19940040551A KR 100281279 B1 KR100281279 B1 KR 100281279B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- semiconductor substrate
- film
- forming
- oxide film
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Abstract
본발명은 반도체소자의 소자분리 산화막의 제조방법에 관한것으로서, 반도체기판상에 질소 뎅글링 본드막을 형성하고, 소자분리 영역으로 예정되어 있는 부분을 노출시키는 제 1 질화막 패턴을 형성한 후, 상기 제 1 질화막 패턴 양측의 반도체기판에 예정된 깊이의 트랜치를 형성하되, 식각용액의 온도를 내려하며 식각하여 상기 트랜치의 측벽을 계단형상으로 차례로 단차가 지게 형성하고, 상기 단차의 상측 표면에 제 2 질화막 패턴을 형성한 후, 상기 제 1 및 제 2 질화막 패턴에 의해 노출되어 있는 반도체기판을 열산화시켜 소자분리 산화막을 형성하였으므로, 질소 뎅글링 본드막 패턴에 의해 제 1 질화막 패턴과 반도체기판 계면으로의 수분 침투가 방지되어 버즈빅의 크기가 작아지며, 질소 뎅글링 본드막에 의해 반도체기판과 질화막 패턴간의 스트레스가 완충되어 격자결함이 방지되므로 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.
Description
제1a도 및 제1b도는 종래 기술에 따른 반도체소자의 소자분리 산화막의 제조 공정도.
제2a도 내지 제2b도는 본발명에 따른 반도체소자의 소자분리 산화막의 제조 공정도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 반도체 기판 2 : 패드산화막
3, 7 : 질화막 4 : 소자분리 산화막
5 : 질소 뎅글링 본드막 6 : 트랜치
본발명은 반도체소자의 소자분리 산화막의 제조방법에 관한 것으로서, 특히 질화막 패턴을 마스크로 열산화 실시하는 소자분리 공정에서 패드산화막 대신에 질소 뎅글링 본드막을 형성하고, 상기 질소 뎅글링 본드막상에 질화막 패턴을 형성하며, 상기 질화막 패턴 양측의 반도체기판에 트랜치를 형성하되 측벽이 계단 형상이 되도록하고, 상기 계단의 상측 표면에 질화막 패턴들을 형성하여 산화 마스크로 사용하여 노출되어 있는 반도체기판을 열산화하여 크기가 작은 버즈빅을 갖는 단차가 작은 소자분리 산화막을 형성하여 소자의 고집적화에 유리하고, 기판의 스트레스에 의한 격자결함이 방지되어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 소자분리 산화막의 제조방법에 관한 것이다.
일반적으로 반도체소자는 트랜지스터나 캐패시터등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성 영역들을 분리하는 소자분리 영역으로 구성되어 있다.
최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.
이러한 소자분리 영역의 제조 방법으로는 질화막 패턴을 마스크로하여 실리콘 반도체 기판을 열산화시키는 통상의 로코스(local oxidation of silicon; 이하 LOCOS라 칭함) 방법이나, 반도체기판상에 적층된 별도의 폴리실리콘층을 열산화시키는 세폭스(SEFOX) 방법 그리고 반도체기판에 트랜치를 형성하고 이를 절연물질로 메우는 트렌치(trench) 분리등의 방법이 사용되고 있으며, 그중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고, 경계면에 버즈 빅이 생성되어 기판 스트레스에 의한 격자결함이 발생되는 단점이 있다.
상기 LOCOS 필드 산화막의 제조 방법을 살펴보면 다음과 같다.
먼저, 실리콘으로된 반도체기판의 표면을 열산화시켜 패드 산화막을 형성하고, 상기 패드 산화막 상에 상기 반도체기판의 소자 분리 영역으로 예정된 부분을 노출시키는 질화막 패턴을 형성한 후, 상기 질화막 패턴을 열산화 마스크로하여 반도체 기판을 소정 두께 열산화시켜 필드 산화막을 형성한다.
이러한 종래의 LOCOS 필드산화막은 활성영역과 필드 산화막 사이의 반도체 기판 경계에 산소가 측면 침투하여 버즈 빅이라는 경사면이 형성된다.
상기의 버즈빅에 의해 반도체기판에 스트레스가 인가되어 격자결함이 발생되므로 누설전류가 증가되어 소자 동작의 신뢰성이 떨어지고, 활성영역의 면적이 감소되어 소자의 고집적화가 어려워지는 문제점이 있다.
제 1a 도 및 제 1b 도는 종래 기술에 따른 반도체소자의 소자분리 산화막의 제조 공정도로서, 통상의 LOCOS 공정의 예이다.
먼저, 반도체기판(1)에서 소자분리 영역으로 예정되어 있는 부분을 노출시키는 순차적으로 적층되어있는 패드산화막(2) 패턴과 질화막(4) 패턴을 각각 150Å, 및 2000Å의 두께로 형성한다. (제 1a 도 참조).
그다음 상기 질화막(3) 패턴에 의해 노출되어 있는 반도체기판(1)을 예정된 두께 만큼 열산화시켜 소자분리 산화막(4)을 형성한다. (제 1b 도 참조).
상기와 같은 종래 반도체소자의 소자분리 산화막의 제조방법은 상기 다결정실리콘층 패턴이 완충막이 되어 반도체기판의 산화를 어느정도는 보상하지만, 고온에서 다결정실리콘층 패턴도 함께 산화되어 소자분리 산화막의 두께를 증가시켜 단차가 증가되어 후속 공정이 어려워져 공정 수율이 감소되고, 버즈빅 감소의 효과가 미약하여 기판의 스트레스에 의한 결함에 의해 소자동작의 신뢰성이 떨어지며, 소자의 고집적화가 어려운 문제점이 있다.
본발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본발명의 목적은 반도체기판상에 패드산화막 대신 질소 뎅글링 본드막을 형성하고, 소자분리 영역을 노출시키는 질화막 패턴을 형성하며, 상기 질화막 패턴은 양측의 반도체기판에 트랜치를 형성하되 상기 트랜치의 측벽을 계단 형상으로 형성하고, 상기 계단의 상측 표면에 질화막 패턴을 형성한후, 열산화하여 소자분리 절연막을 형성하여 버즈빅의 크기가 감소되어 소자분리영역의 미세화에 유리하고, 반도체기판의 스트레스를 방지하며, 공정이 간단하고 후속공정이 용이하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 소자분리 산화막의 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본발명에 따른 반도체소자의 소자분리 산화막의 제조방법의 특징은, 반도체기판상에 질소 뎅글링 본드막을 형성하는 공정과, 상기 질소 뎅글링 본드막 상에 제 1 질화막을 형성하는 공정과, 상기 반도체기판에서 소자분리영역으로 예정되어 있는 부분 상측의 제 1 질화막과 질소 뎅글링 본드막을 순차적으로 제거하여 반도체기판을 노출시키는 제 1 질화막 및 질소 뎅글링 본드막 패턴을 형성하는 공정과, 상기 질화막 패턴 양측의 반도체기판에 트랜치를 형성하되 상기 트랜치의 측벽을 계단 형상으로 형성하는 공정과, 상기 트랜치의 측벽 계단 상측 표면에 제 2 질화막 패턴을 형성하는 공정과, 상기 제 1 및 제 2 질화막 패턴에 의해 노출되어있는 반도체기판을 열산화시켜 소자분리 산화막을 형성하는 공정을 구비함에 있다.
이하, 본발명에 따른 반도체소자의 소자분리 산화막의 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
제 2a 도 및 제 2b 도는 본발명에 따른 반도체소자의 소자분리 산화막의 제조 공정도이다.
먼저, 실리콘으로된 반도체 기판(1)상에 패드산화막 대신 Si-N 결합과 함께 뎅글링 본드를 갖는 질소 뎅글링 본드막(5)을 5~100Å 정도 두께로 형성하고, 그 상측에 약 1000~3000Å 정도 두께의 제 1 질화막(3)을 화학기상증착(chemical vapor deposition; 이하 CVD라 칭함) 방법으로 형성한다.
여기서 상기 질소 뎅글링 본드막(5)을 5~100Å 정도로 비교적 얇게 형성하므로, 공정시간이 짧고, 얇은 두께에 비해 우수한 수분 침투 장벽 역할을 하며, 질화막(3)과 반도체기판(1) 사이의 완충 역할을 한다. .
그후, 상기 반도체기판(1)에서 소자분리 영역으로 예정되어 있는 부분 상측의 제 1 질화막(3)과 질소 뎅글링 본드막(5)을 순차적으로 제거하여 질화막(4)과 질소 뎅글링 본드막(5) 패턴을 형성한다. 이때 상기 질소 뎅글링 본드막(5)은 3.9 이상의 비교적 큰 유전상수를 가지는 산화막 성질의 절연막으로서 산소 및 수소등과 같은 수분에 대하여 강한 장벽 역할을 한다.
상기 질소 뎅글링 본드막(5) 형성 공정은 H2+ O2분위기에서 N2O 가스나 NH3가스를 첨가하여 800~1000℃ 정도의 온도에서 열산화시키면, 산화막 구조내에 질소 뎅글링 본드를 갖는 질소 뎅글링 본드막이 형성된다.
그다음 상기 질화막(3) 패턴에 의해 노출되어 있는 양측의 반도체기판(1)에 예정된 깊이, 예를들어 0.3~3㎛ 정도 깊이의 트랜치(6)를 형성하되, 상기 트랜치(6)의 측벽이 계단형상으로 턱이 지도록 형성한 후, 상기 측벽의 단차 상측 표면에 제 2 질화막(7) 패턴들을 형성한다.
여기서 상기 트랜치(6) 형상 공정은 반도체기판(1)의 금속불순물 제거공정에 사용된 NH3OH 용액을 사용하여 예정된 온도, 예를들어 120℃ 정도의 온도에서 소정시간을 식각한 후, 다시 온도를 10~20℃ 정도 낮추어 실시하면, 상기 NH3OH 용액에 일차 식각된 측벽 부분은 식각 속도가 떨어지고, 온도에 따라 식각속도가 비례하는 성질을 이용하면, 상기와 같이 계단 형상으로 단차진 측벽을 얻을 수 있다. 예를들어 120℃와 100℃ 및 80℃에서 각각 5-30초씩 식각하여 계단 형상의 측벽을 형성한다.
또한 상기 제 2 질화막(7) 패턴 형성 공정은 CVD 공정의 특성상 모난 부분에 먼저 도포되는 성질을 이용하여 단차의 모서리 부분 부터 질화막이 도포되어 상측 표면을 덮는 정도의 시간 동안만 CVD 공정을 진행하여 형성한다. (제 2a 도 참조).
그다음 상기 제 1 및 제 2 질화막(3), (7) 패턴에 의해 노출되어 있는 반도체기판(1)을 예정된 온도, 예를들어 800~1200℃ 정도의 온도에서 건식 또는 습식으로 열산화시켜 소자분리 산화막(4)을 형성한다.
이때 상기 질소 뎅글링 본드막(5) 패턴이 제 1 질화막(3) 패턴과 반도체기판과의 계면에서 완충 역할을 하여 격자결함의 생성을 억제하고, 트랜치(6) 및 제 2 질화막(7) 패턴에 의해 단차 및 버즈빅의 크기가 감소된다. (제 2b 도 참조).
이상에서 설명한 바와 같이, 본발명에 따른 반도체소자의 소자분리 산화막의 제조방법은 반도체기판상에 질소 뎅글링 본드막을 형성하고, 소자분리 영역으로 예정되어 있는 부분을 노출시키는 제 1 질화막 패턴을 형성한 후, 상기 제 1 질화막 패턴 양측의 반도체기판에 예정된 깊이의 트랜치를 형성하되, 식각용액의 온도를 내려하며 식각하여 상기 트랜치의 측벽을 계단형상으로 차례로 단차가 지게 형성하고, 상기 단차의 상측 표면에 제 2 질화막 패턴을 형성한 후, 상기 제 1 및 제 2 질화막 패턴에 의해 노출되어 있는 반도체기판을 열산화시켜 소자분리 산화막을 형성하였으므로, 질소 뎅글링 본드막 패턴에 의해 제 1 질화막 패턴과 반도체기판 계면으로의 수분 침투가 방지되어 버즈빅의 크기가 작아지며, 질소 뎅글링 본드막에 의해 반도체기판과 질화막 패턴간의 스트레스가 완충되어 격자결함이 방지되므로 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (10)
- 반도체기판상에 질소 뎅글링 본드막을 형성하는 공정과, 상기 질소 뎅글링 본드막 상에 제 1 질화막을 형성하는 공정과, 상기 반도체기판에서 소자분리영역으로 예정되어 있는 부분 상측의 제 1 질화막과 질소 뎅글링 본드막을 순차적으로 제거하여 반도체기판을 노출시키는 제 1 질화막 및 질소 뎅글링 본드막 패턴을 형성하는 공정과, 상기 질화막 패턴 양측의 반도체기판에 트랜치를 형성하되 상기 트랜치의 측벽을 계단 형상으로 단차가 지도록 형성하는 공정과, 상기 트랜치의 측벽 계단 상측 표면에 제 2 질화막 패턴을 형성하는 공정과, 상기 제 1 및 제 2 질화막 패턴에 의해 노출되어있는 반도체기판을 열산화시켜 소자분리 산화막을 형성하는 공정을 구비하는 반도체소자의 소자분리 산화막의 제조방법.
- 제1항에 있어서, 상기 질소 뎅글링 본드막을 5~100Å 정도의 두께로 형성하는 것을 특징으로하는 반도체소자의 소자분리 산화막의 제조방법.
- 제1항에 있어서, 상기 질소 뎅글링 본드막 형성 공정은 H2+ O2분위기에서 N2O 가스 또는 NH3가스를 첨가하여 형성하는 것을 특징으로하는 반도체소자의 소자분리 산화막의 제조방법.
- 제1항에 있어서, 상기 질소 뎅글링 본드막 형성공정을 800~1000℃ 온도에서 실시하는 것을 특징으로하는 반도체소자의 소자분리 산화막의 제조방법.
- 제1항에 있어서, 상기 제 1 질화막을 1000~3000Å 두께로 형성하는 것을 특징으로하는 반도체소자의 소자분리 산화막의 제조방법.
- 제1항에 있어서, 상기 트랜치 형성공정은 NH3OH 용액을 사용하여 예정된 온도에서 온도를 낮추어가며 단계적으로 실시하는 것을 특징으로하는 반도체소자의 소자분리 산화막의 제조방법.
- 제6항에 있어서, 상기 식각공정은 80~120℃의 온도에서 단계적으로 낮추면 실시하는 것을 특징으로하는 반도체소자의 소자분리 산화막의 제조방법.
- 제6항에 있어서, 상기 식각공정은 80~120℃ 의 온도에서 20℃ 간격으로 단계적으로 낮추면 실시하는 것을 특징으로하는 반도체소자의 소자분리 산화막의 제조방법.
- 제1항에 있어서, 상기 소자분리 산화막 형성을 위한 열산화 공정을 900℃~1200℃ 온도에서 실시하는 것을 특징으로하는 반도체소자의 소자분리 산화막의 제조방법.
- 제1항에 있어서, 상기 소자분리 산화막 형성을 위한 열산화 공정을 건식이나 습식으로 실시하는 것을 특징으로하는 반도체소자의 소자분리 산화막의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940040551A KR100281279B1 (ko) | 1994-12-31 | 1994-12-31 | 반도체 소자의 소자분리 산화막의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940040551A KR100281279B1 (ko) | 1994-12-31 | 1994-12-31 | 반도체 소자의 소자분리 산화막의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100281279B1 true KR100281279B1 (ko) | 2001-03-02 |
Family
ID=71783667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940040551A KR100281279B1 (ko) | 1994-12-31 | 1994-12-31 | 반도체 소자의 소자분리 산화막의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100281279B1 (ko) |
-
1994
- 1994-12-31 KR KR1019940040551A patent/KR100281279B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100280106B1 (ko) | 트렌치 격리 형성 방법 | |
| US5966606A (en) | Method for manufacturing a MOSFET having a side-wall film formed through nitridation of the gate electrode | |
| KR100270464B1 (ko) | 함몰형 산화절연을 형성하는 방법 | |
| US6322634B1 (en) | Shallow trench isolation structure without corner exposure | |
| US6221736B1 (en) | Fabrication method for a shallow trench isolation structure | |
| KR20000013397A (ko) | 트렌치 격리 형성 방법 | |
| KR20020042251A (ko) | 반도체 소자의 분리구조 제조방법 | |
| KR100190363B1 (ko) | 반도체 소자의 소자분리 방법 | |
| KR100271399B1 (ko) | 반도체 소자 분리를 위한 얕은 트랜치 제조 방법 | |
| KR100281279B1 (ko) | 반도체 소자의 소자분리 산화막의 제조방법 | |
| KR20000003352A (ko) | 반도체 장치 제조방법 | |
| KR100196420B1 (ko) | 소자격리영역의 형성방법 | |
| US5977608A (en) | Modified poly-buffered isolation | |
| KR100281278B1 (ko) | 반도체 소자의 소자분리 산화막의 제조방법 | |
| KR100297171B1 (ko) | 반도체소자의소자분리방법 | |
| KR100324813B1 (ko) | 반도체소자의소자분리산화막제조방법 | |
| KR100281277B1 (ko) | 반도체 소자의 소자분리 산화막의 제조방법 | |
| KR100335264B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR0166042B1 (ko) | 반도체 소자의 소자분리 산화막 제조방법 | |
| KR0166037B1 (ko) | 반도체 소자의 소자분리 산화막 제조방법 | |
| KR100297170B1 (ko) | 반도체소자의소자분리산화막의제조방법 | |
| KR19990021366A (ko) | 반도체 장치의 소자 분리방법 | |
| KR19990042453A (ko) | 반도체소자의 소자분리막 제조방법 | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| KR100365740B1 (ko) | 질소확산을이용한트렌치소자분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051021 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |