KR100280106B1 - 트렌치 격리 형성 방법 - Google Patents

트렌치 격리 형성 방법 Download PDF

Info

Publication number
KR100280106B1
KR100280106B1 KR1019980013554A KR19980013554A KR100280106B1 KR 100280106 B1 KR100280106 B1 KR 100280106B1 KR 1019980013554 A KR1019980013554 A KR 1019980013554A KR 19980013554 A KR19980013554 A KR 19980013554A KR 100280106 B1 KR100280106 B1 KR 100280106B1
Authority
KR
South Korea
Prior art keywords
trench
oxide film
film
trench isolation
nitride film
Prior art date
Application number
KR1019980013554A
Other languages
English (en)
Other versions
KR19990080352A (ko
Inventor
박영우
오용철
이원성
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980013554A priority Critical patent/KR100280106B1/ko
Priority to US09/290,890 priority patent/US6326282B1/en
Priority to JP10854399A priority patent/JP4573922B2/ja
Publication of KR19990080352A publication Critical patent/KR19990080352A/ko
Application granted granted Critical
Publication of KR100280106B1 publication Critical patent/KR100280106B1/ko
Priority to US09/948,799 priority patent/US6844240B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Abstract

본 발명은 트렌치 격리의 절연 특성을 향상시키는 트렌치 격리 형성 방법에 관한 것으로, 반도체 기판 상에 트렌치 형성 영역을 정의하여 트렌치 마스크가 형성된다. 트렌치 마스크를 사용하여 반도체 기판을 식각 하여 트렌치가 형성된다. 트렌치 형성시 발생된 기판 손상을 제거하기 위해 트렌치 내벽에 열산화막이 형성된다. 열산화막 상에 후속 산화 공정시 트렌치 내벽의 산화를 방지하기 위한 실리콘 질화막이 30Å 내지 100Å의 얇은 두께로 형성된다. 실리콘 질화막 상에 후속 플라즈마 처리 내지 트렌치 격리막 형성시 실리콘 질화막의 손상을 방지하는 산화막이 형성된다. 트렌치 격리 물질이 트렌치 내벽에 균일하게 형성되도록 트렌치 내벽이 플라즈마 처리된다. 트렌치가 트렌치 격리 물질로 완전히 채워진다. 이와 같은 반도체 장치의 제조 방법에 의해서, 트렌치 내벽에 실리콘 질화막을 형성함으로써 후속 산화 공정시 트렌치 내벽이 산화되어 부피 팽창에 따른 트렌치 내벽에 가해지는 스트레스를 방지할 수 있고, 트렌치 격리막 형성시 트렌치 내벽에 가해지는 스트레스를 완화시킬 수 있다. 또한, 상기 실리콘 질화막 상에 고온 산화막 등으로 보호 산화막을 더 형성함으로써 플라즈마 처리 공정 내지 트렌치 격리막 형성 공정시 실리콘 질화막이 손상되어 그 스트레스 버퍼 기능이 상실되는 것을 방지할 수 있고, 따라서 트렌치 격리의 절연 특성을 향상시킬 수 있다.

Description

트렌치 격리 형성 방법(METHOD FOR FORMING TRENCH ISOLATION)
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로는 트렌치 격리(trench isolation)의 절연 특성을 향상시키는 트렌치 격리 형성 방법에 관한 것이다.
도 1a 내지 도 1e는 종래의 반도체 장치의 트렌치 격리 형성 방법의 공정들을 순차적으로 보여주는 흐름도 이다.
도 1a를 참조하면, 종래의 반도체 장치의 트렌치 격리 형성 방법은 먼저, 반도체 기판(2) 상에 패드 산화막(pad oxide)(3), 질화막(4), HTO(High Temperature Oxidation) 산화막(5), 그리고 반사 방지막(Anti-Reflective Layer; ARL)(6)이 차례로 형성된다.
상기 반사 방지막(6) 상에 트렌치 형성 영역을 정의하여 포토레지스트 패턴(10)이 형성된다. 상기 포토레지스트 패턴(10)을 마스크로 사용하여 반도체 기판(2)의 상부가 노출될 때까지 상기 반사 방지막(6), HTO 산화막(5), 질화막(4), 그리고 패드 산화막(3)이 차례로 식각 되어 트렌치 마스크(8)가 형성된다.
도 1b에서와 같이, 상기 포토레지스트막 패턴(10)이 제거된 후, 상기 트렌치 마스크(8)를 사용하여 반도체 기판(2)이 식각 되어 트렌치(12)가 형성된다. 이때, 상기 반사 방지막(6)이 동시에 식각 되어 제거된다.
도 1c 및 도 1d를 참조하면, 상기 트렌치 내벽(interior walls of trench) 즉, 트렌치 바닥 및 양측벽에 트렌치(12) 형성을 위한 식각 공정시 발생된 반도체 기판(2)의 손상 부위를 제거하기 위해 열산화막(14)이 형성된다. 상기 열산화막(14)을 포함하여 트렌치(12)를 완전히 채우도록 상기 트렌치 마스크(8a)상에 트렌치 격리막인 USG(Undoped Silicate Glass)막(15) 그리고 USG막의 스트레스(stress)를 완화시키기 위한 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate) 산화막(16)이 차례로 형성된다.
마지막으로, 상기 질화막(4)의 상부 표면이 노출될 때까지 평탄화 식각 공정이 수행되면 도 1e에 도시된 바와 같이, 트렌치 격리(18)가 형성된다.
후속 공정으로, 상기 질화막(4) 및 패드 산화막(3)이 제거된다.
그러나, 상술한 바와 같은 종래 트렌치 격리(18)는 상기 트렌치(12)에 채워지는 트렌치 격리막(15)에 의해 트렌치 내벽에 스트레스가 가해지게 된다. 또한, 게이트 산화막 형성 등의 후속 산화 공정시 트렌치 내벽에 스트레스가 가해지게 된다. 즉, 후속 산화 공정시 트렌치 내벽이 산화되고, 이때 형성되는 산화막에 의해 부피 팽창에 의한 스트레스가 발생된다. 이러한 스트레스들은 트렌치 내벽의 실리콘 격자 손상 및 디스로케이션(dislocation) 등 마이크로 디펙트(micro defect)를 발생시키게 된다. 이에 따라, 접합 누설 및 소오스/드레인 턴 온이 항상 유지되는 등 트렌치 격리의 절연 특성이 열화 되는 문제점이 발생된다.
상기 문제점을 해결하기 위해서, Fahey et al., "SHALLOW TRENCH ISOLATION WITH THIN NITRIDE LINER"(U. S. P 5,447,884, 1995)에 개시된 바와 같이, 트렌치 내벽에 형성된 열산화막 상에 트렌치 내벽의 산화를 방지하기 위한 질화막을 형성하는 기술이 소개된 바 있다.
트렌치 격리막 형성 전에 그 막이 균일하게 형성되도록 하기 위해서는 본 발명에서와 같이 트렌치 내벽을 플라즈마 처리하는 것이 바람직하다. 그러나, 상기 개시된 발명은 플라즈마 처리에 의해 질화막이 식각 되거나 손상되어 초기 목적인 트렌치 내벽의 산화 방지 기능이 제대로 수행되지 못하는 문제점이 발생된다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 트렌치 내벽의 산화 및 이에 따른 스트레스를 방지할 수 있고, 트렌치 격리막 형성시 트렌치 내벽에 가해지는 스트레스를 완화시킬 수 있는 트렌치 격리 형성 방법 및 그 구조를 제공함에 그 목적이 있다.
본 발명의 다른 목적은 트렌치 내벽의 산화를 방지하기 위한 실리콘 질화막 상에 산화막을 더 형성하여 플라즈마 처리 공정 내지 트렌치 격리막 형성 공정시 실리콘 질화막이 손상되는 것을 방지할 수 있는 트렌치 격리 형성 방법 및 그 구조를 제공함에 있다.
제1a도 내지 제1e도는 종래의 트렌치 격리 형성 방법의 공정들을 순차적으로 보여주는 흐름도.
제2a도 내지 제2e도는 본 발명의 실시예에 따른 트렌치 격리 형성 방법의 공정들을 순차적으로 보여주는 흐름도.
제3도는 본 발명의 실시예에 따른 트렌치 격리 구조를 보여주는 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
2, 100 : 반도체 기판 3, 102 : 패드 산화막
4, 103 : 질화막 5, 104 : 고온 산화막
6, 105 : 반사 방지막 8, 106 : 트렌치 마스크
10, 108 : 포토레지스트 패턴 12, 110 : 트렌치
14, 112 : 열산화막 15, 116 : 트렌치 격리막
18, 120 : 트렌치 격리 114 : 산화 마스크층
115 : 고온 산화막 124 : 트랜지스터
[구성]
상술한 목적을 달성하기 위한 본 발명에 의하면, 트렌치 격리 형성 방법은, 반도체 기판 상에 트렌치 형성 영역을 정의하여 트렌치 마스크를 형성하는 단계; 상기 트렌치 마스크를 사용하여 반도체 기판을 식각 하여 트렌치를 형성하는 단계; 상기 트렌치 형성시 발생된 기판 손상을 제거하기 위해 트렌치의 양측벽 및 바닥에 열산화막을 형성하는 단계; 상기 열산화막 상에 트렌치의 양측벽 및 바닥의 산화를 방지하기 위한 실리콘질화막을 저압화학기상증착 공정으로 30Å 내지 100Å의 얇은 두께로 형성하는 단계; 상기 실리콘질화막 상에 상기 실리콘질화막을 보호하기 위한 절연막을 형성하는 단계; 상기 트렌치의 양측벽 및 바닥을 플라즈마 처리하는 단계; 및 상기 트렌치를 트렌치 격리 물질로 완전히 채우는 단계를 포함하고, 상기 플라즈마 처리 공정은 트렌치 격리 물질이 트렌치의 양측벽 및 바닥에 균일하게 형성되도록 한다.
이 방법의 바람직한 실시예에 있어서, 상기 트렌치 격리 형성 방법은, 트렌치를 트렌치 격리 물질로 완전히 채운 후, 트렌치 격리 물질을 치밀화 시키기 위한 어닐링 공정을 수행하는 단계를 더 포함할 수 있다.
상술한 목적을 달성하기 위한 본 발명에 의하면, 트렌치 격리 구조는, 반도체 기판을 식각 하여 형성된 트렌치; 상기 트렌치의 양측벽 및 바닥에 질화막을 사이에 두고 형성된 제 1 산화막 및 제 2 산화막; 및 상기 제 2 산화막 상에 트렌치를 완전히 채우도록 형성된 제 3 산화막을 포함한다.
[작용]
도 2d를 참조하면, 본 발명의 실시예에 따른 신규한 트렌치 격리 형성 방법 및 그 구조는, 트렌치 내벽에 트렌치 형성시 발생된 기판 손상을 제거하기 위한 열산화막이 형성된다. 상기 열산화막 상에 트렌치 내벽의 산화를 방지하는 실리콘 질화막이 형성된다. 상기 실리콘 질화막 상에 플라즈마 처리 공정 내지 트렌치 격리막 형성 공정시 실리콘 질화막의 손상을 방지하기 위한 산화막이 형성된다. 이와 같은 반도체 장치의 제조 방법 및 그 구조에 의해서, 트렌치 격리 형성용 산화막 형성 및 후속 산화 공정시 트렌치 내벽에 가해지는 스트레스를 완화시킬 수 있고, 스트레스에 의한 실리콘 격자 손상 및 접합 누설 등을 방지할 수 있으며, 따라서 트렌치 격리의 절연 특성을 향상시킬 수 있다.
[실시예]
이하, 도 2 및 도 3을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 트렌치 격리 형성 방법의 공정들을 순차적으로 보여주는 흐름도 이다.
도 2a를 참조하면, 본 발명의 실시예에 따른 트렌치 격리 형성 방법은 먼저, 반도체 기판(100) 상에 패드 산화막(102), 질화막(103), HTO 산화막(104), 그리고 반사 방지막(105)이 차례로 형성된다. 상기 패드 산화막(102)은, 예를 들어 열산화(thermal oxidation) 방법으로 형성되고, 약 70Å - 160Å의 두께 범위 내로 형성된다. 상기 질화막(103)은, 약 1500Å 두께로 증착 되고, 상기 HTO 산화막(104)은 약 500Å 두께로 증착 된다. 상기 반사 방지막(105)은 예를 들어, SiON으로 형성되고 약 600Å 두께로 증착 된다.
이때, 상기 HTO 산화막(104) 및 반사 방지막(105)은, 후속 트렌치 식각 공정 및 평탄화 식각 공정에서 마스크 역할을 하게 된다. 또한, 상기 반사 방지막(105)은 트렌치 형성 영역을 정의하여 포토레지스트 패턴을 형성하는 공정에서, CD(Critical Dimension)의 균일도 및 공정 조건이 확보되도록 한다. 그러나, 상기 HTO 산화막(104) 및 반사 방지막(105)은 소자의 집적도에 따라 형성되지 않을 수 있다.
상기 반사 방지막(105) 상에 트렌치 형성 영역을 정의하여 포토레지스트 패턴(108)이 형성된다. 상기 포토레지스트 패턴(108)을 마스크로 사용하여 상기 반사 방지막(105), HTO 산화막(104), 질화막(103), 그리고 패드 산화막(102)이 건식 식각 공정으로 차례로 식각 되어 트렌치 마스크(106)가 형성된다.
도 2b를 참조하면, 상기 포토레지스트 패턴(108)이 애싱(ashing) 등으로 제거된 후, 상기 트렌치 마스크(106)를 사용하여 반도체 기판(100)이 건식 방법으로 식각 되어 트렌치(110)가 형성된다. 상기 트렌치(110)는 약 0.1㎛ - 1.5㎛ 범위 내의 깊이 바람직하게는, 0.25㎛의 얕은 깊이를 갖도록 형성된다.
상기 트렌치(110) 형성을 위한 식각 공정 조건에 의해서, 트렌치(110) 상부의 에지 부분이 계단형의 프로파일을 갖도록 형성할 수 있다. 이것은 트렌치 상부 에지 부분의 급경사가 완화되도록 하여 후속 게이트 산화막 형성시 게이트 산화막의 씨닝(thinning) 현상을 방지하기 위한 것이다. 즉, 게이트 산화막의 신뢰성을 확보하기 위한 것이다.
상기 트렌치(110) 형성 동안에 상기 반사 방지막(105)이 제거된다.
도 2c에 있어서, 상기 트렌치(110) 형성시 발생된 실리콘 격자 손상 등 누설 소오스(leakage source)로 작용하는 결함(defect)을 제거하기 위해 트렌치(110)의 내벽 즉, 트렌치(110) 바닥 및 양측벽에 열산화막(112)이 형성된다. 이 열산화막(112)은 약 100Å - 500Å의 두께 범위 내로 형성된다.
도 2d를 참조하면, 상기 열산화막(112)을 포함하여 트렌치 마스크(106a) 상에 트렌치 내벽의 산화를 방지하기 위한 마스크층(114)인 질화막(114)이 LPCVD( 방법으로 약 30Å - 100Å의 두께 범위 내로 얇게 형성된다. 상기 질화막(114)은 예를 들어, 실리콘 질화막으로서 바람직하게는, 고유의 스트레스가 적은 실리콘 리치(Si-rich) 질화막이다. 상기 질화막(114)은 후속 트렌치 격리막 형성 공정 및 게이트 산화막 형성 등의 후속 산화 공정시 트렌치 내벽에 가해지는 스트레스를 완화시키는 버퍼층(buffer layer) 역할을 하게 된다.
상기 질화막(114) 상에 고온 산화막(115) 예를 들어, HTO 산화막 또는 LP-TEOS 산화막이 형성된다. 이 고온 산화막(115)은 후속 플라즈마 처리 공정에서 상기 질화막(114)이 식각 되거나 손상되어 버퍼층 기능을 상실하는 것을 방지하기 위해 형성된다. 또한, 후속 트렌치 격리막(116) 형성 공정시 상기 질화막(114)이 손상되어 버퍼층 기능을 상실하는 것을 방지하기 위해 형성된다. 즉, 상기 질화막(114)을 보호하기 위해 형성된다. 상기 고온 산화막(115)은 약 10Å - 1000Å의 두께 범위 내로 형성된다.
상기 트렌치 내벽 즉, 상기 고온 산화막(115)의 표면에 대해 예를 들어, NH3가스 등을 이용한 플라즈마 처리 공정이 수행된다. 상기 플라즈마 처리 공정은 후속 트렌치 격리막(116)이 균일한 두께로 증착 되도록 하는 기능을 갖는다. 상기 고온 산화막(115) 상에 트렌치(110)가 완전히 채워지도록 필링(filling) 특성이 좋은 트렌치 격리막(116) 예를 들어, USG막(O3TEOS)(116)이 형성된다. 상기 USG막(O3TEOS)(116) 상에 USG막(O3TEOS)(116)의 스트레스 특성을 상쇄시키는 막질 예를 들어, PE-TEOS막(또는 PE-OX막)(118)이 형성된다. 상기 USG막(O3TEOS)(116)은 트렌치 깊이가 0.25㎛의 경우, 약 5000Å의 두께로 형성된다.
마지막으로, 후속 평탄화 식각 공정에서 트렌치 격리막(116)의 과도한 리세스(recess)를 방지하기 위해서 상기 USG막(O3TEOS)(116)을 치밀화(densification)시키는 어닐링 공정이 수행된다. 예를 들어, 상기 USG막(O3TEOS)(116)이 900℃ 이상의 고온에서 어닐링 된다. 이와 같은 어닐링 공정은 N2분위기 또는 습식 분위기(H2 및 O2 분위기) 조건으로 진행된다. 상기 습식 어닐링은, 850℃ 이하의 온도 예를 들어, 700℃에서도 수행될 수 있다.
상기 PE-TEOS막(또는 PE-OX막)(118) 및 USG막(O3TEOS)(116)이 CMP(Chemical Mechanical Polishing) 등의 평탄화 식각 공정을 통해 식각 된다. 그러면, 도 2e에 도시된 바와 같이, 얕은 트렌치 격리(120)가 형성된다.
상기 평탄화 식각 공정은, 상기 질화막(103)을 식각 정지층으로 사용하여 수행되고, 이로써 활성 영역과 비활성 영역의 단차가 없는 상태가 된다.
후속 공정으로, 상기 트렌치 마스크로 사용된 질화막(103) 및 패드 산화막(102)이 제거된 후, 게이트 산화막 및 게이트 전극을 포함하는 트랜지스터 형성 공정이 수행된다.
도 3은 본 발명의 실시예에 따른 트렌치 격리(120) 구조를 보여주는 단면도이다.
도 3을 참조하면, 상술한 바와 같은 트렌치 격리 형성 방법에 의한 트렌치 격리(120)는, 반도체 기판(100)을 식각 하여 트렌치(110)가 형성되어 있다. 상기 트렌치(110)의 내벽에 열산화막(112) 및 질화막(114)이 차례로 형성되어 있다. 상기 열산화막(112)은 약 100Å - 500Å의 두께 범위를 갖는다. 상기 질화막은 트렌치 내벽의 산화를 방지하고, 트렌치 내벽에 가해지는 스트레스를 완화시키는 버퍼층으로 작용한다. 상기 질화막은 예를 들어, LPCVD 방법으로 약 30Å - 100Å의 두께 범위를 갖도록 형성된 실리콘 질화막으로서, 바람직하게는 구성 요소 중 실리콘 함량이 상대적으로 많은 실리콘 리치 질화막이다.
상기 질화막(114) 상에 트렌치(110)를 완전히 채우도록 트렌치 격리막(116)이 형성되어 있다. 상기 트렌치 격리막(116)은 예를 들어, USG막(O3TEOS)(116)이다.
상기 질화막(114)과 트렌치 격리막(116) 사이에 본 발명에 따른 고온 산화막(115) 예를 들어, HTO 산화막 또는 LP-TEOS 산화막이 더 형성되어 있다. 상기 고온 산화막(115)은 약 10Å - 1000Å의 두께 범위를 갖는다.
상기 트렌치 격리(120) 양측의 반도체 기판(100) 상에 게이트 산화막(122)이 형성되어 있다. 상기 게이트 산화막(122) 상에 게이트 전극 및 게이트 스페이서를 갖는 트랜지스터(124)가 형성되어 있다.
본 발명은 트렌치 내벽에 실리콘 질화막을 형성함으로써, 후속 산화 공정시 트렌치 내벽이 산화되어 부피 팽창에 따른 트렌치 내벽에 가해지는 스트레스를 방지할 수 있고, 트렌치 격리막 형성시 트렌치 내벽에 가해지는 스트레스를 완화시킬 수 있는 효과가 있다.
또한, 실리콘 질화막 상에 HTO 산화막 또는 LP-TEOS 산화막 등의 보호 산화막을 더 형성함으로써, 플라즈마 처리 공정 내지 트렌치 격리막 형성 공정시 실리콘 질화막이 손상되어 그 스트레스 버퍼 기능이 상실되는 것을 방지할 수 있고, 따라서 트렌치 격리의 절연 특성을 향상시킬 수 있는 효과가 있다.

Claims (11)

  1. 반도체 기판 상에 트렌치 형성 영역을 정의하여 트렌치 마스크를 형성하는 단계; 상기 트렌치 마스크를 사용하여 반도체 기판을 식각 하여 트렌치를 형성하는 단계; 상기 트렌치 형성시 발생된 기판 손상을 제거하기 위해 트렌치의 양측벽 및 바닥에 열산화막을 형성하는 단계; 상기 열산화막 상에 상기 트렌치의 양측벽 및 바닥의 산화를 방지하기 위한 실리콘질화막을 저압화학기상증착(LPCVD) 공정을 사용하여 30Å 내지 100Å의 얇은 두께로 형성하는 단계; 상기 실리콘질화막 상에 상기 실리콘질화막을 보호하기 위한 절연막을 형성하는 단계; 상기 트렌치의 양측벽 및 바닥 상의 상기 절연막을 플라즈마 처리하는 단계; 및 상기 트렌치를 트렌치 격리 물질로 완전히 채우는 단계를 포함하고, 상기 플라즈마 처리 공정은 트렌치 격리 물질이 트렌치의 양측벽 및 바닥에 균일하게 형성되도록 하는 트렌치 격리 형성 방법.
  2. 제1항에 있어서, 상기 열산화막은, 약 100Å - 500Å의 두께 범위 내로 형성되는 트렌치 격리 형성 방법.
  3. 제1항에 있어서, 상기 물질층은, 트렌치의 양측벽 및 바닥에 가해지는 스트레스를 완화시키는 버퍼층으로 작용하는 트렌치 격리 형성 방법.
  4. 제1항에 있어서, 상기 실리콘 질화막은, 구성 요소 중 실리콘 함량이 상대적으로 많은 실리콘 리치(Si-rich) 질화막인 트렌치 격리 형성 방법.
  5. 제1항에 있어서, 상기 보호 절연막은, 고온에서 증착 되는 산화막으로 형성되는 트렌치 격리 형성 방법.
  6. 제5항에 있어서, 상기 산화막은, HTO 산화막 및 LP-TEOS 산화막 중 어느 하나로 형성되는 트렌치 격리 형성 방법.
  7. 제1항에 있어서, 상기 보호 절연막은, 약 10Å - 1000Å의 두께 범위 내로 형성되는 트렌치 격리 형성 방법.
  8. 제1항에 있어서, 상기 플라즈마 처리 공정은, NH3가스를 사용하여 수행되는 트렌치 격리 형성 방법.
  9. 제1항에 있어서, 상기 트렌치 격리 형성 방법은, 트렌치를 트렌치 격리 물질로 완전히 채운 후, 트렌치 격리 물질을 치밀화 시키기 위한 어닐링 공정을 수행하는 단계를 더 포함하는 트렌치 격리 형성 방법.
  10. 제9항에 있어서, 상기 어닐링 공정은, N2분위기에서 적어도 900℃ 이상의 온도에서 수행되는 트렌치 격리 형성 방법.
  11. 제9항에 있어서, 상기 어닐링 공정은, 습식 분위기에서 적어도 700℃ 이상의 온도에서 수행되는 트렌치 격리 형성 방법.
KR1019980013554A 1998-04-16 1998-04-16 트렌치 격리 형성 방법 KR100280106B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980013554A KR100280106B1 (ko) 1998-04-16 1998-04-16 트렌치 격리 형성 방법
US09/290,890 US6326282B1 (en) 1998-04-16 1999-04-14 Method of forming trench isolation in a semiconductor device and structure formed thereby
JP10854399A JP4573922B2 (ja) 1998-04-16 1999-04-15 トレンチ隔離部形成方法及びその構造
US09/948,799 US6844240B2 (en) 1998-04-16 2001-09-10 Semiconductor device having trench isolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980013554A KR100280106B1 (ko) 1998-04-16 1998-04-16 트렌치 격리 형성 방법

Publications (2)

Publication Number Publication Date
KR19990080352A KR19990080352A (ko) 1999-11-05
KR100280106B1 true KR100280106B1 (ko) 2001-03-02

Family

ID=19536303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980013554A KR100280106B1 (ko) 1998-04-16 1998-04-16 트렌치 격리 형성 방법

Country Status (3)

Country Link
US (2) US6326282B1 (ko)
JP (1) JP4573922B2 (ko)
KR (1) KR100280106B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361764B1 (ko) * 1999-12-30 2002-11-23 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157385B2 (en) * 2003-09-05 2007-01-02 Micron Technology, Inc. Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry
KR100481844B1 (ko) * 1998-06-02 2005-06-08 삼성전자주식회사 트렌치 격리 제조 방법
JP3955404B2 (ja) * 1998-12-28 2007-08-08 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4649006B2 (ja) * 1999-07-16 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US6300219B1 (en) * 1999-08-30 2001-10-09 Micron Technology, Inc. Method of forming trench isolation regions
KR100308793B1 (ko) * 1999-10-18 2001-11-02 윤종용 반도체 소자 제조방법
KR20010066386A (ko) * 1999-12-31 2001-07-11 박종섭 플래시 메모리의 게이트전극 제조방법
US20020005539A1 (en) 2000-04-04 2002-01-17 John Whitman Spin coating for maximum fill characteristic yielding a planarized thin film surface
KR100375229B1 (ko) * 2000-07-10 2003-03-08 삼성전자주식회사 트렌치 소자분리 방법
US8030172B1 (en) 2000-09-12 2011-10-04 Cypress Semiconductor Corporation Isolation technology for submicron semiconductor devices
KR100378186B1 (ko) * 2000-10-19 2003-03-29 삼성전자주식회사 원자층 증착법으로 형성된 박막이 채용된 반도체 소자 및그 제조방법
KR100512167B1 (ko) * 2001-03-12 2005-09-02 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 트렌치형 소자 분리막형성방법
JP5121102B2 (ja) * 2001-07-11 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100428805B1 (ko) * 2001-08-09 2004-04-28 삼성전자주식회사 트렌치 소자분리 구조체 및 그 형성 방법
US6426272B1 (en) * 2001-09-24 2002-07-30 Taiwan Semiconductor Manufacturing Company Method to reduce STI HDP-CVD USG deposition induced defects
US6723616B2 (en) * 2001-09-27 2004-04-20 Texas Instruments Incorporated Process of increasing screen dielectric thickness
JP2003179157A (ja) * 2001-12-10 2003-06-27 Nec Corp Ｍｏｓ型半導体装置
TWI248160B (en) * 2002-01-28 2006-01-21 Nanya Technology Corp Manufacturing method of shallow trench isolation
US6806165B1 (en) * 2002-04-09 2004-10-19 Advanced Micro Devices, Inc. Isolation trench fill process
KR100461330B1 (ko) * 2002-07-19 2004-12-14 주식회사 하이닉스반도체 반도체 소자의 ｓｔｉ 형성공정
US7494894B2 (en) * 2002-08-29 2009-02-24 Micron Technology, Inc. Protection in integrated circuits
US6784077B1 (en) * 2002-10-15 2004-08-31 Taiwan Semiconductor Manufacturing Co. Ltd. Shallow trench isolation process
KR100826791B1 (ko) * 2002-12-05 2008-04-30 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
JP2004207564A (ja) * 2002-12-26 2004-07-22 Fujitsu Ltd 半導体装置の製造方法と半導体装置
US6913959B2 (en) * 2003-06-23 2005-07-05 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device having a MESA structure
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
KR100526575B1 (ko) * 2003-12-11 2005-11-04 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP2005175277A (ja) * 2003-12-12 2005-06-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100521050B1 (ko) * 2003-12-30 2005-10-11 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
US7053010B2 (en) * 2004-03-22 2006-05-30 Micron Technology, Inc. Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
JP2006024895A (ja) * 2004-06-07 2006-01-26 Renesas Technology Corp 半導体装置およびその製造方法
US7199021B2 (en) * 2004-06-22 2007-04-03 Texas Instruments Incorporated Methods and systems to mitigate etch stop clipping for shallow trench isolation fabrication
KR100546161B1 (ko) * 2004-07-13 2006-01-24 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 제조 방법
US7235459B2 (en) 2004-08-31 2007-06-26 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry
US7279393B2 (en) * 2004-09-29 2007-10-09 Agere Systems Inc. Trench isolation structure and method of manufacture therefor
US7217634B2 (en) * 2005-02-17 2007-05-15 Micron Technology, Inc. Methods of forming integrated circuitry
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
US7238564B2 (en) * 2005-03-10 2007-07-03 Taiwan Semiconductor Manufacturing Company Method of forming a shallow trench isolation structure
US8012847B2 (en) 2005-04-01 2011-09-06 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
JP2008547194A (ja) * 2005-06-15 2008-12-25 ダウ・コーニング・コーポレイション 水素シルセスキオキサンを硬化させていき、ナノスケールのトレンチ中において密にさせる方法
US20070045717A1 (en) * 2005-08-31 2007-03-01 Stefano Parascandola Charge-trapping memory device and method of production
KR100842904B1 (ko) * 2005-09-30 2008-07-02 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
TWI288437B (en) * 2005-12-30 2007-10-11 Nanya Technology Corp Method to define a pattern having shrunk critical dimension
US20100117188A1 (en) * 2007-03-05 2010-05-13 General Electric Company Method for producing trench isolation in silicon carbide and gallium nitride and articles made thereby
US8093678B2 (en) * 2007-04-05 2012-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabricating the same
KR100891534B1 (ko) * 2007-10-26 2009-04-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
WO2009069421A1 (ja) * 2007-11-28 2009-06-04 Murata Manufacturing Co., Ltd. 弾性波装置
US20090184402A1 (en) * 2008-01-22 2009-07-23 United Microelectronics Corp. Method of fabricating a shallow trench isolation structure including forming a second liner covering the corner of the trench and first liner.
US8013372B2 (en) * 2008-04-04 2011-09-06 Globalfoundries Singapore Pte. Ltd. Integrated circuit including a stressed dielectric layer with stable stress
US8105956B2 (en) 2009-10-20 2012-01-31 Micron Technology, Inc. Methods of forming silicon oxides and methods of forming interlevel dielectrics

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US5189501A (en) * 1988-10-05 1993-02-23 Sharp Kabushiki Kaisha Isolator for electrically isolating semiconductor devices in an integrated circuit
JPH0897277A (ja) * 1994-09-29 1996-04-12 Toshiba Corp 半導体装置の製造方法
US5985735A (en) * 1995-09-29 1999-11-16 Intel Corporation Trench isolation process using nitrogen preconditioning to reduce crystal defects
KR0179554B1 (ko) * 1995-11-30 1999-04-15 김주용 반도체 소자의 소자분리절연막 형성방법
JPH09260484A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 半導体装置の製造方法
US5780346A (en) * 1996-12-31 1998-07-14 Intel Corporation N2 O nitrided-oxide trench sidewalls and method of making isolation structure
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
KR100274601B1 (ko) * 1997-11-11 2001-02-01 윤종용 반도체장치의식각마스크형성방법
US6146970A (en) * 1998-05-26 2000-11-14 Motorola Inc. Capped shallow trench isolation and method of formation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361764B1 (ko) * 1999-12-30 2002-11-23 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법

Also Published As

Publication number Publication date
KR19990080352A (ko) 1999-11-05
US6326282B1 (en) 2001-12-04
US20020137279A1 (en) 2002-09-26
JPH11330227A (ja) 1999-11-30
JP4573922B2 (ja) 2010-11-04
US6844240B2 (en) 2005-01-18

Similar Documents

Publication Publication Date Title
KR100280106B1 (ko) 트렌치 격리 형성 방법
KR100280107B1 (ko) 트렌치 격리 형성 방법
KR100253079B1 (ko) 반도체 장치의 트렌치 격리 형성 방법
US6261921B1 (en) Method of forming shallow trench isolation structure
US6037238A (en) Process to reduce defect formation occurring during shallow trench isolation formation
KR20000025276A (ko) 트렌치 격리의 제조 방법
KR20020071063A (ko) 덴트 없는 트렌치 격리 구조 및 그 형성 방법
KR100407567B1 (ko) 덴트 없는 트렌치 격리 형성 방법
KR100261018B1 (ko) 반도체장치의트렌치격리형성방법
KR20000013397A (ko) 트렌치 격리 형성 방법
US6503815B1 (en) Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation
KR19990010757A (ko) 반도체 장치의 소자 분리 방법
KR100381849B1 (ko) 트렌치 소자분리 방법
KR20000002887A (ko) 반도체 장치의 트렌치 격리 형성 방법
KR100335264B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100492790B1 (ko) 반도체소자의소자분리절연막형성방법
KR100344765B1 (ko) 반도체장치의 소자격리방법
KR100905997B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20000015466A (ko) 트렌치 격리의 제조 방법
KR100437541B1 (ko) 반도체소자의소자분리절연막형성방법
KR20010019185A (ko) 트렌치 격리 제조 방법
KR20080002613A (ko) 반도체 소자의 소자분리 형성방법
KR20000039029A (ko) 이중 라이너를 구비한 트렌치 격리 형성 방법
KR100506051B1 (ko) 반도체 소자의 소자분리 방법
KR20030088235A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee