KR100521050B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100521050B1
KR100521050B1 KR10-2003-0100163A KR20030100163A KR100521050B1 KR 100521050 B1 KR100521050 B1 KR 100521050B1 KR 20030100163 A KR20030100163 A KR 20030100163A KR 100521050 B1 KR100521050 B1 KR 100521050B1
Authority
KR
South Korea
Prior art keywords
metal
forming
metal wiring
seed layer
trench
Prior art date
Application number
KR10-2003-0100163A
Other languages
English (en)
Other versions
KR20050068579A (ko
Inventor
이세영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2003-0100163A priority Critical patent/KR100521050B1/ko
Priority to US10/876,725 priority patent/US20050142857A1/en
Publication of KR20050068579A publication Critical patent/KR20050068579A/ko
Application granted granted Critical
Publication of KR100521050B1 publication Critical patent/KR100521050B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 절연막에 트렌치 및 비아홀로 이루어진 듀얼 다마신 패턴을 형성한 후, 트렌치의 측벽을 제외한 듀얼 다마신 패턴의 측벽 및 저면에 금속 시드층을 형성한 후, 전기 도금법으로 듀얼 다마신 패턴을 금속 물질로 매립하여 금속 배선을 형성함으로써, 특정 부분에서 돌출된 형태로 금속 도금이 이루어지는 것을 방지하고 균일한 두께로 금속 배선을 형성하여 금속 배선의 브릿지 발생을 방지하고, 공정의 신뢰성을 향상시킬 수 있다.

Description

반도체 소자의 금속 배선 형성 방법{Method of forming a metal wiring in a semiconductor device}
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히, 전기 도금법을 이용한 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
RF IC에서 Si CMOS 테크널러지를 구현하기 위한 필수적인 소자가 인덕터(Inductor)이다. 그러나, 스탠다드 로직(Standard logic) 공정으로는 RF IC에서 요구되는 Q(Quality Factor; 충실도)를 얻을 수 없으며, 높은 Q값을 확보하기 위해서는 메탈 라인에서 발생되는 기생저항 성분을 줄이는 것과, Si 기판으로 통하는 맴돌이 전류(Eddy Current) 및 변위 전류(Displacement current)의 손실을 줄여야 한다. 이를 위하여 인덕터를 형성하는데 사용되는 금속을 기존의 Al 대신에 Cu를 사용하거나, 두께를 표준 공정에서 적용하는 두께보다 두껍게 하여 저항을 낮추고, 하지층과의 거리(높이)를 최대한 확보한다.
이러한 문제를 해결하기 위하여 종래에 발표된 방법은 포지티브 감광막에 빛을 조사하는 시간으로 감광막이 현상(Development)되는 깊이를 조절함으로써, 최종적으로 인덕터를 형성하기 위하여 형성되는 메탈 라인의 두께를 조절한다. 이때, 일반적인 CMP 방법으로는 수 um 이상의 Cu를 제거하는데 어려움이 있으므로, 감광막 상부에 배리어막과 1000Å 내지 2000Å의 Cu 시드층을 형성하고 CMP로 구리 시드층을 감광막의 트렌치에만 잔류시킨 후 전기 도금법으로 트렌치에만 Cu를 형성한다.
도 1은 종래 기술에 따른 반도체 소자의 장벽 금속층 형성방법을 설명하기 위한 소자이 단면도이다.
도 1을 참조하면, 반도체 소자를 형성하기 위한 여러 요소(도시되지 않음)가 형성된 반도체 기판(101) 상에는 장벽 금속층(102) 및 층간 절연막(103)이 순차적으로 형성되며, 층간 절연막(103)에는 트렌치(104a) 및 비아홀(104b)로 이루어진 듀얼 다마신 패턴(104)이 형성된다. 여기서, 층간 절연막(103)은 포토레지스트로 형성될 수 있으며, 이 경우 듀얼 다마신 패턴(104)은 노광 깊이와 폭을 조절하여 형성할 수 있다. 한편, 듀얼 다마신 패턴(104)의 내벽에는 금속 시드층(105)이 형성되며, 전기 도금법에 의해 듀얼 다마신 패턴(104)이 금속 물질로 매립되어 금속 배선(106)이 형성된다. 이때, 금속 시드층(105)이나 금속 배선(106)은 구리로 형성하는 것이 바람직하다.
상기에서와 같이, 듀얼 다마신 패턴(04)의 내벽에 금속 시드층(105)을 형성한 후 전기 도금법으로 금속을 도금하는 경우, 트렌치(104a)의 측벽에 수직 방향으로 형성된 금속 시드층의 끝부분(105a)에서도 수직방향으로 금속 도금이 진행된다. 이로 인해, 금속 시드층의 끝부분(105a)에서는 층간 절연막(103)의 표면 높이에서부터 도금이 진행되기 때문에, 금속 배선(106)이 층간 절연막(103)의 표면보다 높게 형성된다.
이렇게, 금속 배선(106)이 부분적으로 돌출된 형태로 형성되면 배선간의 쇼트가 발생될 수 있으며, 이를 CMP 방식으로 제거하기도 어렵다.
이에 대하여, 본 발명이 제시하는 반도체 소자의 금속 배선 형성 방법은 절연막에 트렌치 및 비아홀로 이루어진 듀얼 다마신 패턴을 형성한 후, 트렌치의 측벽을 제외한 듀얼 다마신 패턴의 측벽 및 저면에 금속 시드층을 형성한 후, 전기 도금법으로 듀얼 다마신 패턴을 금속 물질로 매립하여 금속 배선을 형성함으로써, 특정 부분에서 돌출된 형태로 금속 도금이 이루어지는 것을 방지하고 균일한 두께로 금속 배선을 형성하여 금속 배선의 브릿지 발생을 방지하고, 공정의 신뢰성을 향상시킬 수 있다.
본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법은 비아홀과 트렌치로 이루어진 듀얼 다마신 패턴이 형성된 반도체 기판이 제공되는 단계와, 트렌치의 저면과, 비아홀의 측벽 및 저면에 금속 시드층을 형성하는 단계, 및 전기 도금법으로 듀얼 다마신 패턴 내부에 금속 배선을 형성하는 단계를 포함한다.
본 발명의 다른 실시예에 따른 반도체 소자의 금속 배선 형성 방법은반도체 기판 상에 감광막을 형성하는 단계와, 트렌치 마스크를 이용한 1차 노광 공정으로 트렌치가 형성될 영역의 감광막을 소정 깊이까지 사다리꼴 형태로 변화시키는 단계와, 비아홀 마스크를 이용한 2차 노광 공정으로 비아홀이 형성될 영역의 감광막을 변화시키는 단계와, 노광 공정들에 의해 변화된 감광막을 제거하는 단계와, 금속 시드층을 형성하되, 트렌치의 측벽에는 금속 시드층이 형성되지 않도록 금속 시드층을 물리 기상 증착법으로 형성하는 단계와, 감광막 상부에 형성된 금속 시드층을 제거하는 단계, 및 전기 도금법으로 듀얼 다마신 패턴 내부에 금속 배선을 형성하는 단계를 포함한다.
상기에서, 금속 배선은 구리로 형성되는 것이 바람직하다.
1차 노광 공정은 렌즈로부터 투과된 빛이 감광막에 디포커싱(Defocusing) 되도록 하여 감광막을 소정 깊이까지 사다리꼴 형태로 변화시킬 수 있다.
감광막 상부의 금속 시드층은 화학적 기계적 연마 공정으로 제거할 수 있다. 화학적 기계적 연마 공정 시 연마제가 0wt% 내지 5wt% 포함된 슬러리가 공급된다. 슬러리에는 DL_말산, 메탄올, 벤조트리아졸 또는 사과산이 포함될 수 있다.
한편, 화학적 기계적 연마 공정의 연마율을 산화제 또는 부식방지제로 조절할 수 있다.
부식 방지제를 사용하여 연마율을 조절하는 화학적 기계적 연마 공정은, 부식방지제를 10초 내지 3분 동안 패드에 공급하여 금속 시드층의 표면과 접촉시키는 단계와, 화학적 기계적 연마 공정을 실시하는 중간에 슬러리의 공급을 중단하고, 부식방지제를 10초 내지 3분 동안 공급하는 단계, 및 화학적 기계적 연마 공정을 완료한 후, 부식방지제를 10초 내지 3분 동안 공급하는 단계를 포함한다. 이때, 부식 방지제는 BTA가 될 수 있으며, 부식방지제의 농도는 0.01wt% 내지 1wt%로 설정할 수 있다.
산화제를 사용하여 연마율을 조절하는 화학적 기계적 연마 공정에서, 슬러리와 혼합되는 산화제의 혼합비가 1wt% 내지 50wt%이다. 이때, 산화제는 H2O2, Fe(NO3)3, KIO2, H5IO6가 될 수 있다.
금속 배선을 형성한 후에에 감광막을 제거하는 단계, 및 금속 배선을 포함한 전체 구조 상에 절연막을 형성하는 단계를 더 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
본 발명은 금속 시드층을 트렌치의 측벽에는 형성하지 않고, 트렌치의 저면과 비아홀의 측벽 및 저면에만 형성한 상태에서 전기 도금법으로 금속 배선을 형성한다. 여기서, 금속 시드층을 트렌치의 저면과 비아홀의 측벽 및 저면에만 형성하는 방법은 여러 가지가 있을 수 있으며, 그 중 하나의 실시예를 설명하면 다음과 같다.
도 2a 내지 도 2i는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 2a를 참조하면, 트랜지스터와 같이 반도체 소자를 형성하기 위한 여러 요소(도시되지 않음)가 형성된 반도체 기판(201) 상에 장벽 금속층(202)을 형성한 후, 그 상부에 감광막(203)을 형성한다.
도 2b를 참조하면, 트렌치가 형성될 영역이 정의된 트렌치 마스크(204)를 이용하여 1차 노광 공정을 실시한다. 1차 노광 공정은 감광막(203)에 트렌치를 형성하기 위하여 감광막(203)이 트렌치를 형성하기 위한 목표 깊이까지만 변하도록 노광 시간이나 강도를 조절한다. 이로써, 트렌치가 형성될 부분의 감광막(203a)이 1차 노광 공정에 의해 정의된다.
이때, 1차 노광 공정을 렌즈로부터 투과된 빛이 감광막에 디포커싱(Defocusing) 되도록 실시하여, 트렌치가 형성될 부분을 상부보다 하부가 넓은 사다리꼴 형태로 정의한다. 즉, 트렌치 측벽이 수직이 아닌 89.9도 내지 80도의 각도가 되도록 1차 노광 공정으로 트렌치가 형성될 부분을 정의한다.
도 2c를 참조하면, 비아홀이 형성될 영역이 정의된 비아홀 마스크(205)를 이용하여 2차 노광 공정을 실시한다. 이로써, 비아홀이 형성될 부분의 감광막(203b)이 2차 노광 공정에 의해 정의된다. 여기서, 비아홀이 형성될 영역은 트렌치가 형성될 영역에 포함된다.
도 2b 및 도 2c에서 실시한 1차 및 2차 노광 공정은 순서를 바꾸어 2차 노광 공정을 먼저 실시한 후, 1차 노광 공정을 실시할 수도 있다.
도 2d를 참조하면, 1차 및 2차 노광 공정에 의해 감광막(203)의 변한 부분을 제거한다. 이로써, 감광막(203)에는 트렌치(206a)와 비아홀(206b)로 이루어진 듀얼 다마신 패턴(206)이 형성된다.
도 2e를 참조하면, 듀얼 다마신 패턴(206)을 포함한 전체 구조 상에 금속 시드층(207)을 형성한다. 금속 시드층(207)은 구리로 형성하는 것이 바람직하다. 이때, 금속 시드층(207)이 트렌치(206a)의 측벽에는 형성되지 않도록 금속 시드층(207)을 물리기상 증착법으로 형성한다. 물리기상 증착법은 직진성을 갖기 때문에, 물리기상 증착법으로 금속 시드층(207)을 형성하면 감광막(203)의 상부 모서리에 의해 트렌치(206a)의 측벽이 가려져 사다리꼴 형태의 트렌치(206a) 측벽에는 금속이 증착되지 않는다. 즉, 금속 시드층(207)은 감광막(203)이 상부 표면과, 트렌치(206a)의 저면과, 비아홀(206b)의 측벽 및 저면에만 형성된다. 단, 트렌치(206a)의 상부 폭이 하부 폭보다 좁기 때문에, 상부 폭에 해당하는 영역의 트렌치(206a) 저면에만 금속 시드층(207)이 형성되고, 트렌치(206a) 가장자리의 저면에는 형성되지 않는다.
도 2f를 참조하면, 감광막(203) 상부에 형성된 금속 시드층(207)을 제거한다. 감광막(203) 상부의 금속 시드층은 화학적 기계적 연마 공정으로 제거할 수 있다. 이 경우, 연마제가 없는 슬러리(Abrasive free slurry)나 연마제(Abrasive)가 5wt% 이하로 함유된 슬러리를 사용하여 금속 시드층을 제거할 수 있다. 한편, 슬러리에는 DL_말산(DL_malicacid), 메탄올(Methanol), 벤조트리아졸(Benzotriazole) 또는 사과산이 포함될 수 있다.
한편, 금속 시드층(207)의 연마율에 대해 설명하면 다음과 같다.
예를 들어, 금속 시드층(207)이 구리로 이루어진 경우, 구리 산화제(예를 들면, H2O2) 또는 구리 부식방지제(예를 들면, BenzoTriaZole; BTA)로 금속 시드층(207)의 연마율을 조절할 수 있다. 좀 더 구체적으로 설명하면 다음과 같다.
먼저, 부식 방지제로 연마율을 조절하는 경우에는, 화학적 기계적 연마 공정을 실시하기 전에 부식방지제로 농도가 0.01wt% 내지 1wt%인 BTA를 10초 내지 3분 동안 패드에 공급하여 금속 시드층(207)의 표면과 접촉시킨다. 이어서, 듀얼 다마신 패턴(206)의 내부에 형성된 금속 시드층(207)을 보호하기 위하여 화학적 기계적 연마 공정을 실시하는 과정에서 슬러리의 공급을 중단하고 부식방지제를 공급한다. 이때, 5psi 이하의 압력과 플래이튼의 회전 속도가 600rpm 이하인 상태에서 부식방지제를 공급하며, 부식방지제로 농도가 0.01wt% 내지 1wt%인 BTA를 10초 내지 3분 동안 공급할 수 있다. 다시, 슬러리를 공급하면서 화학적 기계적 연마 공정을 실시한다. 화학적 기계적 연마 공정이 완료된 후에는 다시 부식방지제로 농도가 0.01wt% 내지 1wt%인 BTA를 10초 내지 3분 동안 공급한다.
한편, 산화제로 연마율을 조절하는 경우에는, 슬러리와 혼합되는 산화제의 혼합비를 1wt% 내지 50wt%로 조절하며, 이 범위 내에서도 20wt% 내지 40wt%로 조절하는 것이 바람직하다. 이때, 산화제로 H2O2를 사용할 수 있다. 슬러리와 산화제를 혼합한 상태에서 화학적 기계적 연마 공정을 실시하다가, 듀얼 다마신 패턴(206)이 형성된 영역 이외의 영역(도시되지 않음)에서 금속 시드층이 제거되어 장벽 금속층이 노출될때 화학적 기계적 연마 공정을 종료한다. 이렇게, 장벽 금속층이 노출되는 시점을 연마 종료 시점으로 하는 경우, 장벽 금속층과 금속(예를 들면, 구리)의 연마비가 1:1 내지 1:5000이 되도록 슬러리와 산화제의 혼합비를 조절하는 것이 바람직하다.
한편, 장벽 금속층과 금속의 연마비를 조절하기 위하여 산화제와 부식 방지제를 사용할 수 있다. 이때, 부식 방지제로는 BTA를 사용할 수 있으며, 산화제로는 H2O2, Fe(NO3)3, KIO2, H5IO6를 사용할 수 있다.
이로써, 금속 시드층(207)은 비아홀(206b)의 측벽 및 저면과 트렌치(206a)의 저면 일부에만 잔류된다.
도 2g를 참조하면, 전기 도금법으로 듀얼 다마신 패턴(206) 내부를 금속 물질로 매립하여 금속 배선(208)을 형성한다. 이때, 금속 배선(208)은 구리로 형성하는 것이 바람직하다. 전기 도금법을 실시하는 과정에서, 금속이 트렌치(106a)의 측벽에서는 성장하지 않고 저면에서만 수직방향으로 균일하게 성장하므로, 특정 부분에서 돌출된 형태로 금속 도금이 이루어지는 것을 방지할 수 있다. 그리고, 금속 배선(108)을 균일한 두께로 형성할 수 있다.
한편, 전기 도금법을 실시한 후에는, 감광막(203) 상에 도금된 금속을 제거하기 위한 공정이 추가로 진행될 수 있다.
도 2h를 참조하면, 감광막(도 2g의 203)을 제거한다.
도 2i를 참조하면, 금속 배선(208)을 포함한 전체 구조 상에 절연막(209)을 형성하여 금속 배선(208)을 전기적으로 격리시킨다.
상술한 바와 같이, 본 발명은 절연막에 트렌치 및 비아홀로 이루어진 듀얼 다마신 패턴을 형성한 후, 트렌치의 측벽을 제외한 듀얼 다마신 패턴의 측벽 및 저면에 금속 시드층을 형성한 후, 전기 도금법으로 듀얼 다마신 패턴을 금속 물질로 매립하여 금속 배선을 형성함으로써, 특정 부분에서 돌출된 형태로 금속 도금이 이루어지는 것을 방지하고 균일한 두께로 금속 배선을 형성하여 금속 배선의 브릿지 발생을 방지하고, 공정의 신뢰성을 향상시킬 수 있다.
도 1은 종래 기술에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a 내지 도 2i는 본 발명의 실시예에 따른 명칭을 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101, 201 : 반도체 기판 102, 20 : 장벽 금속층
103 : 층간 절연막 203 : 감광막
203a : 트렌치가 형성될 영역의 감광막
203b : 비아홀이 형성될 영역의 감광막
104a, 206a : 트렌치 104b, 206b : 비아홀
104, 206 : 듀얼 다마신 패턴 204 : 트렌치 마스크
105, 207 : 금속 시드층 105a : 금속 시드층의 상부 끝부분
205 : 비아홀 마스크 106, 208 : 금속 배선
209 : 절연막

Claims (14)

  1. 비아홀과 트렌치로 이루어진 듀얼 다마신 패턴이 형성된 반도체 기판이 제공되는 단계;
    상기 트렌치의 저면과, 상기 비아홀의 측벽 및 저면에 금속 시드층을 형성하는 단계;
    전기 도금법으로 상기 듀얼 다마신 패턴 내부에 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
  2. 반도체 기판 상에 감광막을 형성하는 단계;
    트렌치 마스크를 이용한 1차 노광 공정으로 트렌치가 형성될 영역의 감광막을 소정 깊이까지 사다리꼴 형태로 변화시키는 단계;
    비아홀 마스크를 이용한 2차 노광 공정으로 비아홀이 형성될 영역의 감광막을 변화시키는 단계;
    상기 노광 공정들에 의해 변화된 감광막을 제거하는 단계;
    금속 시드층을 형성하되, 상기 트렌치의 측벽에는 상기 금속 시드층이 형성되지 않도록 상기 금속 시드층을 물리 기상 증착법으로 형성하는 단계;
    상기 감광막 상부에 형성된 상기 금속 시드층을 제거하는 단계; 및
    전기 도금법으로 상기 듀얼 다마신 패턴 내부에 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 배선이 구리로 형성되는 반도체 소자의 금속 배선 형성 방법.
  4. 제 2 항에 있어서,
    상기 1차 노광 공정은 렌즈로부터 투과된 빛이 상기 감광막에 디포커싱 되도록 하여 상기 감광막을 소정 깊이까지 사다리꼴 형태로 변화시키는 반도체 소자의 금속 배선 형성 방법.
  5. 제 2 항에 있어서,
    상기 감광막 상부의 상기 금속 시드층은 화학적 기계적 연마 공정으로 제거되는 반도체 소자의 금속 배선 형성 방법.
  6. 제 5 항에 있어서,
    상기 화학적 기계적 연마 공정 시 연마제가 0wt% 내지 5wt% 포함된 슬러리가 공급되는 반도체 소자의 금속 배선 형성 방법.
  7. 제 6 항에 있어서,
    상기 슬러리에 DL_말산, 메탄올, 벤조트리아졸 또는 사과산이 포함된 반도체 소자의 금속 배선 형성 방법.
  8. 제 5 항에 있어서,
    상기 화학적 기계적 연마 공정의 연마율을 산화제 또는 부식방지제로 조절하는 반도체 소자의 금속 배선 형성 방법.
  9. 제 8 항에 있어서, 상기 부식 방지제를 사용하여 연마율을 조절하는 화학적 기계적 연마 공정은,
    상기 부식방지제를 10초 내지 3분 동안 패드에 공급하여 상기 금속 시드층의 표면과 접촉시키는 단계;
    상기 화학적 기계적 연마 공정을 실시하는 중간에 상기 슬러리의 공급을 중단하고, 부식방지제를 10초 내지 3분 동안 공급하는 단계; 및
    상기 화학적 기계적 연마 공정을 완료한 후, 부식방지제를 10초 내지 3분 동안 공급하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 부식 방지제가 BTA인 반도체 소자의 금속 배선 형성 방법.
  11. 제 8 항 또는 제 9 항에 있어서,
    상기 부식방지제의 농도가 0.01wt% 내지 1wt%인 반도체 소자의 금속 배선 형성 방법.
  12. 제 8 항에 있어서, 상기 산화제를 사용하여 연마율을 조절하는 화학적 기계적 연마 공정은,
    상기 슬러리와 혼합되는 상기 산화제의 혼합비가 1wt% 내지 50wt%인 반도체 소자의 금속 배선 형성 방법.
  13. 제 8 항 또는 제 12 항에 있어서,
    상기 산화제가 H2O2, Fe(NO3)3, KIO2, H5IO 6 인 반도체 소자의 금속 배선 형성 방법.
  14. 제 2 항에 있어서, 상기 금속 배선을 형성한 후,
    상기 감광막을 제거하는 단계; 및
    상기 금속 배선을 포함한 전체 구조 상에 절연막을 형성하는 단계를 더 포함하는 반도체 소자의 금속 배선 형성 방법.
KR10-2003-0100163A 2003-12-30 2003-12-30 반도체 소자의 금속 배선 형성 방법 KR100521050B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0100163A KR100521050B1 (ko) 2003-12-30 2003-12-30 반도체 소자의 금속 배선 형성 방법
US10/876,725 US20050142857A1 (en) 2003-12-30 2004-06-28 Method for forming metal line in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0100163A KR100521050B1 (ko) 2003-12-30 2003-12-30 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20050068579A KR20050068579A (ko) 2005-07-05
KR100521050B1 true KR100521050B1 (ko) 2005-10-11

Family

ID=34698739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0100163A KR100521050B1 (ko) 2003-12-30 2003-12-30 반도체 소자의 금속 배선 형성 방법

Country Status (2)

Country Link
US (1) US20050142857A1 (ko)
KR (1) KR100521050B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI349358B (en) * 2007-06-08 2011-09-21 Advanced Semiconductor Eng Device having high aspect ratio via in low dielectric material and method for manufacturing the same
CN103094196B (zh) * 2011-11-02 2016-02-03 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN103094197B (zh) * 2011-11-02 2015-11-25 中芯国际集成电路制造(上海)有限公司 互连结构制造方法
US9373586B2 (en) 2012-11-14 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Copper etching integration scheme
US9343399B2 (en) 2013-07-12 2016-05-17 Qualcomm Incorporated Thick conductive stack plating process with fine critical dimension feature size for compact passive on glass technology
CN104900582A (zh) * 2014-03-06 2015-09-09 中芯国际集成电路制造(上海)有限公司 一种半导体结构及其制作方法
US9406629B2 (en) * 2014-10-15 2016-08-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125637A (ja) * 1996-10-15 1998-05-15 Toshiba Corp 半導体装置の製造方法
JP3209169B2 (ja) * 1997-11-28 2001-09-17 日本電気株式会社 ゲート電極の形成方法
KR100280106B1 (ko) * 1998-04-16 2001-03-02 윤종용 트렌치 격리 형성 방법
KR100350811B1 (ko) * 2000-08-19 2002-09-05 삼성전자 주식회사 반도체 장치의 금속 비아 콘택 및 그 형성방법
US6897120B2 (en) * 2001-01-03 2005-05-24 Micron Technology, Inc. Method of forming integrated circuitry and method of forming shallow trench isolation in a semiconductor substrate
US6540935B2 (en) * 2001-04-05 2003-04-01 Samsung Electronics Co., Ltd. Chemical/mechanical polishing slurry, and chemical mechanical polishing process and shallow trench isolation process employing the same
US6569778B2 (en) * 2001-06-28 2003-05-27 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
US6736701B1 (en) * 2001-11-20 2004-05-18 Taiwan Semiconductor Manufacturing Company Eliminate broken line damage of copper after CMP
US6875692B1 (en) * 2002-07-09 2005-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Copper electromigration inhibition by copper alloy formation
KR100482179B1 (ko) * 2002-12-16 2005-04-14 동부아남반도체 주식회사 반도체 소자 제조방법
US7201784B2 (en) * 2003-06-30 2007-04-10 Intel Corporation Surfactant slurry additives to improve erosion, dishing, and defects during chemical mechanical polishing of copper damascene with low k dielectrics
KR100542388B1 (ko) * 2003-07-18 2006-01-11 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US6936534B2 (en) * 2003-09-17 2005-08-30 Micron Technology, Inc. Method for the post-etch cleaning of multi-level damascene structures having underlying copper metallization
US6911399B2 (en) * 2003-09-19 2005-06-28 Applied Materials, Inc. Method of controlling critical dimension microloading of photoresist trimming process by selective sidewall polymer deposition

Also Published As

Publication number Publication date
US20050142857A1 (en) 2005-06-30
KR20050068579A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
US6245663B1 (en) IC interconnect structures and methods for making same
US6071809A (en) Methods for forming high-performing dual-damascene interconnect structures
US6380087B1 (en) CMP process utilizing dummy plugs in damascene process
US7166922B1 (en) Continuous metal interconnects
US7208404B2 (en) Method to reduce Rs pattern dependence effect
KR20000048235A (ko) 집적 회로를 응용한 구리 상감 상호 접속 프로세스에서구리 화학적-기계적 연마를 최적화하기 위한 방법
KR100521050B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2011204750A (ja) 半導体装置の製造方法
KR100664870B1 (ko) 저저항 구리배선 및 그 형성 방법
JP2005333153A (ja) 電子デバイスの製造方法
KR100559041B1 (ko) 반도체 소자의 구리 배선 형성 방법
US20040094511A1 (en) Method of forming planar Cu interconnects without chemical mechanical polishing
US6174813B1 (en) Dual damascene manufacturing process
TW200535987A (en) Reverse-tone mask method for post-cmp elimination of copper overburden humps
KR100567540B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100788352B1 (ko) 반도체 소자의 구리 배선 형성방법
KR101162597B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20060005502A (ko) 반도체 소자의 배선 형성방법
KR20050070528A (ko) 반도체 소자의 금속배선 형성방법
KR100866122B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
KR100567913B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100493428B1 (ko) 반도체 소자의 금속 배선 연마 방법
KR20050056383A (ko) 반도체 소자의 금속배선 형성방법
KR100789612B1 (ko) 금속 배선 형성 방법
KR20050010160A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 14