KR100567913B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents
반도체 소자의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR100567913B1 KR100567913B1 KR1020030094454A KR20030094454A KR100567913B1 KR 100567913 B1 KR100567913 B1 KR 100567913B1 KR 1020030094454 A KR1020030094454 A KR 1020030094454A KR 20030094454 A KR20030094454 A KR 20030094454A KR 100567913 B1 KR100567913 B1 KR 100567913B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- chemical mechanical
- metal wiring
- mechanical polishing
- dual damascene
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 99
- 239000002184 metal Substances 0.000 title claims abstract description 98
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000000126 substance Substances 0.000 claims abstract description 39
- 230000009977 dual effect Effects 0.000 claims abstract description 37
- 239000002002 slurry Substances 0.000 claims abstract description 35
- 238000007517 polishing process Methods 0.000 claims abstract description 32
- 238000005260 corrosion Methods 0.000 claims abstract description 30
- 230000007797 corrosion Effects 0.000 claims abstract description 30
- 238000005498 polishing Methods 0.000 claims abstract description 28
- 230000004888 barrier function Effects 0.000 claims abstract description 19
- 238000009713 electroplating Methods 0.000 claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 claims abstract 5
- 239000003112 inhibitor Substances 0.000 claims description 23
- 239000007800 oxidant agent Substances 0.000 claims description 19
- QRUDEWIWKLJBPS-UHFFFAOYSA-N benzotriazole Chemical compound C1=CC=C2N[N][N]C2=C1 QRUDEWIWKLJBPS-UHFFFAOYSA-N 0.000 claims description 11
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- BJEPYKJPYRNKOW-UHFFFAOYSA-N malic acid Chemical compound OC(=O)C(O)CC(O)=O BJEPYKJPYRNKOW-UHFFFAOYSA-N 0.000 claims description 6
- 239000012964 benzotriazole Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- BJEPYKJPYRNKOW-REOHCLBHSA-N (S)-malic acid Chemical compound OC(=O)[C@@H](O)CC(O)=O BJEPYKJPYRNKOW-REOHCLBHSA-N 0.000 claims description 3
- 235000011090 malic acid Nutrition 0.000 claims description 3
- 239000001630 malic acid Substances 0.000 claims description 3
- 239000003755 preservative agent Substances 0.000 claims description 3
- 230000002335 preservative effect Effects 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 6
- 239000000779 smoke Substances 0.000 abstract description 4
- 238000012216 screening Methods 0.000 abstract description 2
- 239000003082 abrasive agent Substances 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 47
- 239000011229 interlayer Substances 0.000 description 8
- 239000007769 metal material Substances 0.000 description 6
- 238000007747 plating Methods 0.000 description 3
- 238000006748 scratching Methods 0.000 description 3
- 230000002393 scratching effect Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- -1 and H 2 O 2 Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 듀얼 다마신 패턴이 형성된 절연막 상에 장벽 금속층과 금속 시드층을 순차적으로 형성한 후, 연마제가 없는 슬러리(Abrasive free slurry)나 최소한의 연마제(Abrasive)가 함유된 슬러리를 이용하여 화학적 기계적 연마 공정으로 금속 시드층을 연마하여 듀얼 다마신 패턴 내부에만 잔류시킨 상태에서 전기 도금법으로 듀얼 다마신 패턴 내부에 금속 배선과 비아 플러그를 형성함으로써, 금속 배선을 형성한 후 실시하는 화학적 기계적 연막 공정의 목표 연마 두께를 최소화하여 디싱 현상(Dishing), 부식(Erosion), 산화막이 얇아지거나, 긁힘(Scratch) 등과 같은 결함이 발생되는 것을 억제하고 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
금속 배선, 전기 도금법, 화학적 기계적 연마, 디싱, 부식, 긁힘, 슬러리, 연마제
Description
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 102 : 층간 절연막
103a : 비아홀 103b : 트렌치
103 : 듀얼 다마신 패턴 105 : 장벽 금속층
106 : 금속 시드층 107 : 금속 배선
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 전기 도 금법을 이용한 반도체 소자의 금속배선 형성방법에 관한 것이다.
반도체 소자가 고집적화 되어 갈수록 매 공정 단계마다 웨이퍼의 표면을 보다 더 평탄하게 유지해야 한다. 따라서, 현재까지 개발된 기술 중 가장 효과적인 웨이퍼 평탄화 기술인 화학적 기계적 연마 기술의 적용 범위가 날로 확대될 것이 자명하다.
화학적 기계적 연마 공정이란 웨이퍼 표면에 연마액인 슬러리와 기계적 압력을 인가하면서 웨이퍼와 패드를 마찰시켜 웨이퍼 표면에 형성된 수 천 Å의 단차를 제거하는데 적용된다. 듀얼 다마신 공정을 적용하여 금속 배선을 형성하는 과정에서도 화학적 기계적 연마 공정이 적용되는데, 구체적으로 설명하면 다음과 같다.
먼저, 층간 절연막에 비아홀과 트렌치로 이루어진 듀얼 다마신 패턴을 형성한다. 이어서, 전체 구조 상에 금속의 확산을 방지하고 접착 특성을 향상시키기 위하여 장벽 금속층을 형성한 후, 전기 도금법을 적용하기 위하여 장벽 금속층 상부에 금속 시드층을 형성한다. 계속해서, 전기 도금법으로 듀얼 다마신 패턴을 금속 물질로 매립하여 금속 배선을 형성한다. 이후, 층간 절연막 상에 형성된 금속 물질이나 장벽 금속층을 제거하기 위하여 화학적 기계적 연마 공정을 실시한다.
상기에서와 같이, 전기 도금법으로 금속 배선을 형성한 후에는 화학적 기계적 연마 공정이 실시되는데, 디싱 현상(Dishing), 부식(Erosion), 산화막이 얇아지거나, 긁힘(Scratch) 등과 같은 결함이 발생된다.
디싱 현상은 금속과 절연물질간의 연마속도 차이에 의해 발생되며, 금속 배 선의 중앙 부분이 보다 더 많이 연마되면서 낮아져 금속 배선을 균일한 두께로 형성할 수 없다.
부식 공정은 금속과 절연물질간의 연마속도 차이와 패턴 밀도에 따라 발생되며, 패턴 밀도가 높은 지역의 금속 패턴과 실리콘 산화막이 타 지역보다 빠르게 연마되는 현상을 말한다.
산화막이 얇아지는 것은 목표 연마 두께보다 연마가 더 많이 진행되어 옥사이드의 두께가 얇아진다.
긁힘 현상은 슬러리 내에 연마제 제어가 정상적으로 이루어지지 않을때 발생하는 현상으로 연마제의 사이즈가 일정하게 유지되지 못하는 경우 발생된다.
상기의 결함들로 인하여, 금속 배선의 두께를 일정하게 제어할 수 없고, 때론 배선간의 브릿지를 유발하여 공정의 신뢰성과 소자의 전기적 특성이 저하되는 문제점이 발생된다.
이에 대하여, 본 발명이 제시하는 반도체 소자의 금속 배선 형성 방법은 듀얼 다마신 패턴이 형성된 절연막 상에 장벽 금속층과 금속 시드층을 순차적으로 형성한 후, 연마제가 없는 슬러리(Abrasive free slurry)나 최소한의 연마제(Abrasive)가 함유된 슬러리를 이용하여 화학적 기계적 연마 공정으로 금속 시드층을 연마하여 듀얼 다마신 패턴 내부에만 잔류시킨 상태에서 전기 도금법으로 듀얼 다마신 패턴 내부에 금속 배선과 비아 플러그를 형성함으로써, 금속 배선을 형성한 후 실시하는 화학적 기계적 연막 공정의 목표 연마 두께를 최소화하여 디싱 현상(Dishing), 부식(Erosion), 산화막이 얇아지거나, 긁힘(Scratch) 등과 같은 결함이 발생되는 것을 억제하고 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법은 반도체 기판 상에 절연막을 형성하는 단계와, 절연막에 듀얼 다마신 패턴을 형성하는 단계와, 듀얼 다마신 패턴을 포함한 전체 구조 상에 장벽 금속층을 형성하는 단계와, 장벽 금속층을 포함한 전체 구조 상에 금속 시드층을 형성한 후, 연마제가 없는 슬러리나 연마를 위해 최소한의 연마제가 함유된 슬러리를 사용한 화학적 기계적 연마 공정으로 절연막 상부의 금속 시드층을 제거하여 듀얼 다마신 패턴의 내부에만 잔류시키는 단계와, 전기 도금법으로 듀얼 다마신 패턴 내부에 금속 배선을 형성하는 단계, 및 절연막 상부의 전도성 물질을 제거하는 단계를 포함한다.
상기에서, 금속 시드층 또는 금속 배선은 구리로 형성되는 것이 바람직하다.
연마제에는 슬러리가 0wt% 내지 5wt% 포함되는 것이 바람직하다. 또한, 슬러리에는 DL_말산, 메탄올, 벤조트리아졸 또는 사과산이 포함될 수 있다.
한편, 화학적 기계적 연마 공정의 연마율을 산화제 또는 부식방지제로 조절할 수 있다.
부식 방지제를 사용하여 연마율을 조절하는 화학적 기계적 연마 공정은, 부 식방지제를 10초 내지 3분 동안 패드에 공급하여 금속 시드층의 표면과 접촉시키는 단계와, 화학적 기계적 연마 공정을 실시하는 중간에 슬러리의 공급을 중단하고, 부식방지제를 10초 내지 3분 동안 공급하는 단계, 및 화학적 기계적 연마 공정을 완료한 후, 부식방지제를 10초 내지 3분 동안 공급하는 단계를 포함한다. 이때, 부식 방지제는 BTA가 될 수 있으며, 부식방지제의 농도는 0.01wt% 내지 1wt%로 설정할 수 있다.
산화제를 사용하여 연마율을 조절하는 화학적 기계적 연마 공정에서, 듀얼 다마신 패턴 내부에 형성된 금속 시드층이 식각되는 것을 방지하기 위하여 화학적 기계적 연마 공정 중에 부식 방지제를 공급할 수 있다. 한편, 슬러리와 혼합되는 산화제의 혼합비가 1wt% 내지 50wt%로 조절되는 것이 바람직하며, 이때 산화제는 H2O2, Fe(NO3)3, KIO2, H5IO6가 될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경 우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소(도시되지 않음)가 형성된 반도체 기판(101)이 제공된다. 예를 들면, 반도체 기판(101)에는 트랜지스터나 메모리 셀(도시되지 않음)이 형성될 수 있다.
이어서, 반도체 기판(101) 상에 층간 절연막(102)을 형성한 후, 듀얼 다마신 공정으로 층간 절연막(102)에 비아홀(103a)과 트렌치(103b)로 이루어진 듀얼 다마신 패턴(103)을 형성한다.
도 1b를 참조하면, 듀얼 다마신 패턴(103)을 포함한 전체 구조 상에 장벽 금속층(104)을 형성한다. 여기서, 장벽 금속층(104)은 Ta막, TaN막, Ti막, TiN막 또는 TiW막으로 형성하거나, 이들 막들 중에서 선택된 막들을 적층시켜 형성할 수도 있다. 이때, 장벽 금속층(104)을 30Å 내지 1000Å의 두께로 형성할 수 있다.
도 1c를 참조하면, 듀얼 다마신 패턴(103)의 측벽 및 저면에 금속 시드층(105)을 형성한다. 금속 시드층(105)은 구리로 형성하는 것이 바람직하며, 30Å 내지 5000Å의 두께로 형성할 수 있다. 한편, 금속 시드층(105)은 듀얼 다마신 패턴(103)을 포함한 전체 구조 상에 금속 물질을 증착한 후 화학적 기계적 연마 공정으로 층간 절연막(102) 상의 금속 물질을 제거하는 방법으로 듀얼 다마신 패턴(103)의 측벽 및 저면에만 형성할 수 있다.
이때, 화학적 기계적 공정 시 연마제가 없는 슬러리(Abrasive free slurry)나 연마제(Abrasive)가 5wt% 이하로 함유된 슬러리를 사용하여 금속 시드층을 제거할 수 있다. 한편, 슬러리에는 DL_말산(DL_malicacid), 메탄올(Methanol), 벤조트리아졸(Benzotriazole) 또는 사과산이 포함될 수 있다.
이렇게, 연마제가 없는 슬러리를 사용하거나 연마제가 최소한의 양만큼만 포함된 슬러리를 사용하는 이유는, 기존의 슬러리를 사용하면 트렌치 부분에 슬러리 입자들이 채워지는 문제가 발생되기 때문이다.
한편, 연마제가 없는 슬러리를 사용하여 금속 시드층의 일부를 제거할 경우, 듀얼 다마신 패턴(103)의 내벽에 증착된 금속 시드층까지 슬러리의 화학적 식각 능력에 의해 식각되는 것을 방지하기 위하여, 금속 산화제의 비율을 조절하면서 화학적 기계적 연마 공정 중에 부식 방지제를 투입할 수 있다. 즉, 산화제나 부식방지제를 사용하여 듀얼 다마신 패턴(103) 내부의 금속 시드층을 보호하면서 금속 시드층(105)의 연마율을 조절할 수 있다.
예를 들어, 금속 시드층(105)이 구리로 이루어진 경우, 구리 산화제(예를 들면, H2O2) 또는 구리 부식방지제(예를 들면, BenzoTriaZole; BTA)로 금속 시드층(105)의 연마율을 조절할 수 있다. 좀 더 구체적으로 설명하면 다음과 같다.
먼저, 부식 방지제로 연마율을 조절하는 경우에는, 화학적 기계적 연마 공정 을 실시하기 전에 부식방지제로 농도가 0.01wt% 내지 1wt%인 BTA를 10초 내지 3분 동안 패드에 공급하여 금속 시드층(105)의 표면과 접촉시킨다. 이어서, 듀얼 다마신 패턴(103)의 내부에 형성된 금속 시드층(105)을 보호하기 위하여 화학적 기계적 연마 공정을 실시하는 과정에서 슬러리의 공급을 중단하고 부식방지제를 공급한다. 이때, 5psi 이하의 압력과 플래이튼의 회전 속도가 600rpm 이하인 상태에서 부식방지제를 공급하며, 부식방지제로 농도가 0.01wt% 내지 1wt%인 BTA를 10초 내지 3분 동안 공급할 수 있다. 다시, 슬러리를 공급하면서 화학적 기계적 연마 공정을 실시한다. 화학적 기계적 연마 공정이 완료된 후에는 다시 부식방지제로 농도가 0.01wt% 내지 1wt%인 BTA를 10초 내지 3분 동안 공급한다.
한편, 산화제로 연마율을 조절하는 경우에는, 슬러리와 혼합되는 산화제의 혼합비를 1wt% 내지 50wt%로 조절하며, 이 범위 내에서도 20wt% 내지 40wt%로 조절하는 것이 바람직하다. 이때, 산화제로 H2O2를 사용할 수 있다. 슬러리와 산화제를 혼합한 상태에서 화학적 기계적 연마 공정을 실시하다가, 듀얼 다마신 패턴(103)이 형성된 영역 이외의 영역(도시되지 않음)에서 금속 시드층이 제거되어 장벽 금속층이 노출될때 화학적 기계적 연마 공정을 종료한다. 이렇게, 장벽 금속층이 노출되는 시점을 연마 종료 시점으로 하는 경우, 장벽 금속층과 금속(예를 들면, 구리)의 연마비가 1:1 내지 1:5000이 되도록 슬러리와 산화제의 혼합비를 조절하는 것이 바람직하다.
한편, 장벽 금속층과 금속의 연마비를 조절하기 위하여 산화제와 부식 방지 제를 사용할 수 있다. 이때, 부식 방지제로는 BTA를 사용할 수 있으며, 산화제로는 H2O2, Fe(NO3)3, KIO2, H5IO6를 사용할 수 있다.
도 1d를 참조하면, 전기 도금법으로 듀얼 다마신 패턴(103) 내부를 금속 물질로 매립하여 금속 배선(106)을 형성한다. 이때, 금속 배선(106)은 구리로 형성하는 것이 바람직하다.
전기 도금법을 실시하면, 주로 듀얼 다마신 패턴(103) 내부의 금속 시드층(105) 상에서만 금속 도금이 진행되며, 그 외의 영역에서는 금속 도금이 거의 이루어지지 않는다. 따라서, 후속 공정으로 실시되는 화학적 기계적 연마 공정의 목표 연마 두께를 줄일 수 있다.
도 1e를 참조하면, 층간 절연막(102) 상부의 전도성 물질들(예를 들면, 장벽 금속층, 금속층 등등)을 제거한다. 전도성 물질들은 화학적 기계적 연마 공정으로 제거할 수 있다.
이때, 금속 시드층(105)을 듀얼 다마신 패턴(103) 내부에만 형성한 상태에서 전기 도금법으로 금속 배선(106)을 형성하기 때문에, 금속 도금이 주로 듀얼 다마신 패턴(103) 내부에서만 진행되어 층간 절연막(102) 상에 목표 연마 두께가 낮아진다. 따라서, 상기의 방법으로 금속 배선을 형성하면, 화학적 기계적 연막 공정에 의해 디싱 현상(Dishing), 부식(Erosion), 산화막이 얇아지거나, 긁힘(Scratch) 등과 같은 결함이 발생되는 것을 억제할 수 있다.
상술한 바와 같이, 본 발명은 듀얼 다마신 패턴이 형성된 절연막 상에 장벽 금속층과 금속 시드층을 순차적으로 형성한 후, 연마제가 없는 슬러리(Abrasive free slurry)나 최소한의 연마제(Abrasive)가 함유된 슬러리를 이용하여 화학적 기계적 연마 공정으로 금속 시드층을 연마하여 듀얼 다마신 패턴 내부에만 잔류시킨 상태에서 전기 도금법으로 듀얼 다마신 패턴 내부에 금속 배선과 비아 플러그를 형성함으로써, 금속 배선을 형성한 후 실시하는 화학적 기계적 연막 공정의 목표 연마 두께를 최소화하여 디싱 현상(Dishing), 부식(Erosion), 산화막이 얇아지거나, 긁힘(Scratch) 등과 같은 결함이 발생되는 것을 억제하고 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
Claims (11)
- 반도체 기판 상에 절연막을 형성하는 단계;상기 절연막에 듀얼 다마신 패턴을 형성하는 단계;상기 듀얼 다마신 패턴을 포함한 전체 구조 상에 장벽 금속층을 형성하는 단계;상기 장벽 금속층을 포함한 전체 구조 상에 금속 시드층을 형성한 후, 연마제가 없는 슬러리나 연마를 위해 최소한의 연마제가 함유된 슬러리를 사용한 화학적 기계적 연마 공정으로 상기 절연막 상부의 상기 금속 시드층을 제거하여 상기 듀얼 다마신 패턴의 내부에만 상기 금속 시드층을 잔류시키는 단계;전기 도금법으로 상기 듀얼 다마신 패턴 내부에 금속 배선을 형성하는 단계; 및상기 절연막 상부의 전도성 물질을 제거하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 금속 시드층 또는 상기 금속 배선이 구리로 이루어진 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 연마제에 상기 슬러리가 0wt% 내지 5wt% 포함된 반도체 소자의 금속 배선 형성 방법.
- 제 1 항 또는 제 3 항에 있어서,상기 슬러리에 DL_말산, 메탄올, 벤조트리아졸 또는 사과산이 포함된 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 화학적 기계적 연마 공정의 연마율을 산화제 또는 부식방지제로 조절하는 반도체 소자의 금속 배선 형성 방법.
- 제 5 항에 있어서, 상기 부식 방지제를 사용하여 연마율을 조절하는 화학적 기계적 연마 공정은,상기 부식방지제를 10초 내지 3분 동안 패드에 공급하여 상기 금속 시드층의 표면과 접촉시키는 단계;상기 화학적 기계적 연마 공정을 실시하는 중간에 상기 슬러리의 공급을 중단하고, 부식방지제를 10초 내지 3분 동안 공급하는 단계; 및상기 화학적 기계적 연마 공정을 완료한 후, 부식방지제를 10초 내지 3분 동안 공급하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
- 제 5 항 또는 제 6 항에 있어서,상기 부식 방지제가 BTA인 반도체 소자의 금속 배선 형성 방법.
- 제 5 항 또는 제 6 항에 있어서,상기 부식방지제의 농도가 0.01wt% 내지 1wt%인 반도체 소자의 금속 배선 형성 방법.
- 제 5 항에 있어서, 상기 산화제를 사용하여 연마율을 조절하는 화학적 기계적 연마 공정 시,상기 듀얼 다마신 패턴 내부에 형성된 상기 금속 시드층이 식각되는 것을 방지하기 위하여 상기 화학적 기계적 연마 공정 중에 상기 부식 방지제를 공급하는 반도체 소자의 금속 배선 형성 방법.
- 제 5 항에 있어서, 상기 산화제를 사용하여 연마율을 조절하는 화학적 기계적 연마 공정은,상기 슬러리와 혼합되는 상기 산화제의 혼합비가 1wt% 내지 50wt%인 반도체 소자의 금속 배선 형성 방법.
- 제 5 항 또는 제 10 항에 있어서,상기 산화제가 H2O2, Fe(NO3)3, KIO2, H5IO 6 인 반도체 소자의 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030094454A KR100567913B1 (ko) | 2003-12-22 | 2003-12-22 | 반도체 소자의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030094454A KR100567913B1 (ko) | 2003-12-22 | 2003-12-22 | 반도체 소자의 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050063105A KR20050063105A (ko) | 2005-06-28 |
| KR100567913B1 true KR100567913B1 (ko) | 2006-04-05 |
Family
ID=37254989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030094454A KR100567913B1 (ko) | 2003-12-22 | 2003-12-22 | 반도체 소자의 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100567913B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100889544B1 (ko) * | 2006-12-29 | 2009-03-23 | 동부일렉트로닉스 주식회사 | 반도체 소자 형성방법 |
-
2003
- 2003-12-22 KR KR1020030094454A patent/KR100567913B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050063105A (ko) | 2005-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100746883B1 (ko) | 반도체 장치의 제조 방법 | |
| US5836806A (en) | Slurries for chemical mechanical polishing | |
| US5700383A (en) | Slurries and methods for chemical mechanical polish of aluminum and titanium aluminide | |
| JP4095731B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6946397B2 (en) | Chemical mechanical polishing process with reduced defects in a copper process | |
| US6350694B1 (en) | Reducing CMP scratch, dishing and erosion by post CMP etch back method for low-k materials | |
| US6638326B2 (en) | Compositions for chemical mechanical planarization of tantalum and tantalum nitride | |
| JP2004534377A (ja) | 集積回路を平坦化するための粘性保護オーバレイ層 | |
| KR101335946B1 (ko) | 텅스텐 연마용 ｃｍｐ 슬러리 조성물 | |
| US7731864B2 (en) | Slurry for chemical mechanical polishing of aluminum | |
| JP3904578B2 (ja) | 半導体装置の製造方法 | |
| KR20030048058A (ko) | 구리 다마신 구조물의 화학적-기계적 연마용 슬러리 | |
| JP3033574B1 (ja) | 研磨方法 | |
| JP2010108985A (ja) | 研磨方法 | |
| KR100567913B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US6670272B2 (en) | Method for reducing dishing in chemical mechanical polishing | |
| US20050017367A1 (en) | High ph slurry for chemical mechanical polishing of copper | |
| JP2004172576A (ja) | エッチング液、エッチング方法および半導体装置の製造方法 | |
| KR100567540B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US7709387B2 (en) | Polishing apparatus and two-step method of polishing a metal layer of an integrated circuit | |
| US20220277964A1 (en) | Chemical mechanical planarization slurries and processes for platinum group metals | |
| KR100744601B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR100605943B1 (ko) | 반도체 소자의 텅스텐 플러그 형성 방법 | |
| KR100403197B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2001144050A (ja) | 研磨方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |