CN103094197B - 互连结构制造方法 - Google Patents

互连结构制造方法 Download PDF

Info

Publication number
CN103094197B
CN103094197B CN201110342188.4A CN201110342188A CN103094197B CN 103094197 B CN103094197 B CN 103094197B CN 201110342188 A CN201110342188 A CN 201110342188A CN 103094197 B CN103094197 B CN 103094197B
Authority
CN
China
Prior art keywords
dielectric layer
metal wiring
layer
copper
wiring groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110342188.4A
Other languages
English (en)
Other versions
CN103094197A (zh
Inventor
王冬江
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110342188.4A priority Critical patent/CN103094197B/zh
Publication of CN103094197A publication Critical patent/CN103094197A/zh
Application granted granted Critical
Publication of CN103094197B publication Critical patent/CN103094197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种互连结构制造方法，先在层间介质层中刻蚀金属布线沟槽，然后对金属布线沟槽铜电镀完成后去掉层间介质层再沉积所述低K介质层，避免了现有技术的金属布线工艺中金属布线沟槽刻蚀时造成的两侧低k介质损伤，以及对金属布线沟槽铜电镀时，使用Ta/TaN等内阻挡层和籽晶层而造成的金属布线沟槽的底部低k介质层损伤，而且所述金属阻挡层在对金属布线沟槽铜电镀时起到了电极作用，使得铜沿通孔底部竖直向上生长，可以避免铜填充空隙，获得较好的铜填充性能，提高金属布线质量以及器件的可靠性和电学性能。

Description

互连结构制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种互连结构制造方法。
背景技术
在90nm及其以下节点集成电路制造工艺中，通常采用Cu-CMP的大马士革镶嵌工艺(damascenesprocess)来制造金属布线，一般形成单镶嵌结构和双镶嵌结构，单镶嵌结构通常仅把单层金属布线的制造方式由传统的“金属刻蚀+介电层填充”改为“介电层刻蚀+金属填充”，双镶嵌结构通常通过通孔和金属布线结合在一起，只需要已到金属填充步骤，可简化制程，多用于多层互连结构的制造。
现有技术中，为了适应器件尺寸的缩小和器件性能的要求，无论是采用单镶嵌结构还是双镶嵌结构，如图1所示，一般是在低K介电层100中采用等离子体干法刻蚀工艺形成金属布线沟槽102，然后在布线沟槽102中进行铜电镀工艺以填充铜，并通过化学机械抛光工艺将填充的铜磨平到低K介电层100的表面，这样就形成了金属布线，该技术使用Cu取代传统的Al，可大幅度地减少连线电阻；使用低k介质(指介电常数较低＜3.2)的材料取代传统的SiO2作为层间绝缘，可在不降低布线密度的条件下，有效地减小互连电容值及RC延迟，使芯片工作速度加快、功耗降低。
为了让器件获得好的集成度和可靠性，金属布线沟槽104的侧壁必须笔直或者接近笔直，然而，如图1所示，由于低K介质的机械性能较弱，在低K介电层100中采用等离子体干法刻蚀工艺形成时，等离子体会在金属布线沟槽的侧壁产生低k介质层损伤101；而为了改善金属布线的铜填充的抗电迁移性、粘附性和其它表面特性，一般会在对所述金属布线沟槽102进行铜电镀之前，通过Ta/TaN物理气相沉积工艺在所述金属布线沟槽102的外表面形成阻挡层和籽晶层(barrierseedlayer)103，Ta/TaN高能量攻击效应会使得金属布线沟槽102的底部低k介质层100外形轮廓受损(如图中104所示)，降低金属布线质量，可能造成器件短路、断路以及寄生电容问题，影响器件的可靠性和电学性能。
发明内容
本发明的目的在于提供一种互连结构制造方法，能避免金属布线沟槽刻蚀时其两侧的低k介质损伤，以及避免在对金属布线沟槽铜电镀时，Ta/TaN等内阻挡层和籽晶层造成的金属布线沟槽的底部低k介质层损伤，提高金属布线质量以及器件的可靠性和电学性能。
为解决上述问题，本发明提出一种互连结构制造方法，包括如下步骤：
提供半导体衬底，在所述半导体衬底上依次形成金属阻挡层、层间介质层和掩膜层；
以所述掩膜层为掩膜，刻蚀所述层间介质层形成金属布线沟槽；
移除所述掩膜层，对所述金属布线沟槽进行铜电镀并进行化学机械研磨使其平坦化，形成填满所述金属布线沟槽的铜填充；
移除所述层间介质层以及所述铜填充两侧的金属阻挡层，并对暴露出来的铜填充进行表面处理；
在所述半导体衬底上沉积低K介质层，并平化学机械坦化所述低K介质层以暴露出所述铜填充顶部；
在所述低K介质层和所述铜填充上方形成覆盖层，形成金属布线结构。
进一步的，当所述金属布线结构为第一金属布线层时，所述半导体衬底包括连接前段工艺结构和所述金属布线结构的金属连接层，所述金属连接层包括衬底介质层以及位于衬底介质层中的钨接触。
进一步的，所述衬底介质层包括氧化硅、氮化硅、碳化硅、碳氮化硅及氮氧化硅一种或几种。
进一步的，当所述金属布线结构为第二及以上金属布线层时，所述半导体衬底包括连接前一层金属布线结构的通孔层，所述通孔层包括衬底介质以及位于衬底介质的通孔中的钨填充或铜填充。
进一步的，所述衬底介质层为低K介质材料。
进一步的，所述金属阻挡层包括TiN、Ti、TaN、Ta及Al的一种或多种。
进一步的，所述低K介质层包括非多孔性掺杂二氧化硅、非多孔性有机聚合物、多孔性掺杂二氧化硅及多孔性有机聚合物的一种或多种。
进一步的，所述层间介质层包括非多孔性掺杂二氧化硅、未掺杂的二氧化硅、非多孔性有机聚合物、多孔性掺杂二氧化硅及多孔性有机聚合物一种或多种。
进一步的，所述掩膜层为金属硬掩膜层或有机材料掩膜层。
进一步的，所述金属硬掩膜层为TiN或TaN。
进一步的，在以所述掩膜层为掩膜，刻蚀所述层间介质层形成金属布线沟槽的步骤中还包括：过刻蚀掉部分金属阻挡层。
进一步的，对暴露出来的铜填充进行表面处理时，还包括：在所述铜填充表面形成表面钝化层。
进一步的，在形成所述铜填充之后进行热处理。
与现有技术相比，本发明所提供的互连结构制造方法，先在层间介质层中刻蚀金属布线沟槽，然后对金属布线沟槽铜电镀完成后去掉层间介质层再沉积低K介质层，避免了现有技术的金属布线工艺中金属布线沟槽刻蚀时造成的两侧低k介质损伤，以及对金属布线沟槽铜电镀时，使用Ta/TaN等内阻挡层和籽晶层而造成的金属布线沟槽的底部低k介质层损伤，而且所述金属阻挡层在对金属布线沟槽铜电镀时起到了电极作用，使得铜沿通孔底部竖直向上生长，可以避免铜填充空隙，获得较好的铜填充性能，提高金属布线质量以及器件的可靠性和电学性能。
附图说明
图1是现有技术的金属布线沟槽刻蚀及铜电镀后对应的器件的剖面示意图；
图2是本发明一实施例的互连结构制造方法的流程图；
图3A至3F是本发明一实施例的互连结构制造方法中各步骤对应的器件的剖面结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的互连结构制造方法作进一步详细说明。
如图2所示，本发明提出一种互连结构制造方法，包括如下步骤：
S1，提供半导体衬底，在所述半导体衬底上依次形成金属阻挡层、层间介质层和掩膜层；
S2，以所述掩膜层为掩膜，刻蚀所述层间介质层形成金属布线沟槽；
S3，移除所述掩膜层，对所述金属布线沟槽进行铜电镀并进行化学机械研磨使其平坦化，形成填满所述金属布线沟槽的铜填充；
S4，移除所述层间介质层以及所述铜填充两侧的金属阻挡层，并对暴露出来的铜填充进行表面处理；
S5，在所述半导体衬底上沉积低K介质层，并化学机械平坦化所述低K介质层以暴露出所述铜填充顶部；
S6，在所述低K介质层和所述铜填充上方形成覆盖层，形成金属布线结构。
下面结合附图2中的步骤S1至S6和附图3A至3F对本发明提出的互连结构制造方法作进一步详细说明。
首先，请参考图3A，S1步骤中，在制作某些基于接触孔或接触插塞的第一层金属互连层结构M1时，提供的半导体衬底300包括连接前段工艺结构和所述金属布线结构的金属连接层，所述金属连接层包括衬底介质层301、位于所述衬底介质层301上的衬底盖层303以及贯穿所述衬底盖层303和衬底介质层301的钨接触302。其中，所述衬底介质层301可以包括氧化硅、氮化硅、碳化硅、碳氮化硅及氮氧化硅一种或几种，前段工艺结构主要是指由半导体前段工艺(FEOL，frontendofthelinetechnology)制得的有源器件结构，如晶体管的制造工艺。在多层互连结构中，制作第二及以上金属布线层，所述半导体衬底300一般包括连接前一层金属布线结构的通孔层，所述通孔层包括衬底介质301、位于所述衬底介质301上的衬底盖层303以及位于贯穿所述衬底盖层303和衬底介质层301的通孔中的钨填充或铜填充302，其中，所述衬底介质301为低K介质材料。
优选的，步骤S1中所述的金属阻挡层304可以包括TiN、Ti、TaN、Ta及Al的一种或多种；层间介质层305可以为具有较好的刻蚀性能和机械性能、能选择性地刻蚀掉且利于获得较好的通孔形貌的任何材料，例如包括非多孔性掺杂二氧化硅、未掺杂的二氧化硅、非多孔性有机聚合物、多孔性掺杂二氧化硅及多孔性有机聚合物一种或多种，甚至可以是金属铝，所述掩膜层306可以为金属硬掩膜层，也可以为有机材料掩膜层，优选为所述金属硬掩膜层，例如TiN或TaN。
接着，在步骤S2中，可以先图案化所述掩膜层306，形成暴露出所述层间介质层305的开口，然后，请参考图3B，再以所述掩膜层306为掩膜，沿所述开口刻蚀所述层间介质层305，形成金属布线沟槽307a、307b。本实施例中，金属布线沟槽307a与半导体衬底300中的接触金属对准，以在后续工艺质的互连结构工作时能够导通。
本实施例中，在以所述掩膜层306为掩膜，刻蚀所述层间介质层305形成金属布线沟槽307a、307b时还过刻蚀掉部分金属阻挡层304。
随后，请参考图3C，步骤S3中，移除所述掩膜层306，对所述金属布线沟槽307a、307b进行铜电镀并平坦化，形成填满所述金属布线沟槽的铜填充308a、308b，本步骤中，金属阻挡层304在铜电镀时起到了电极作用，使得铜沿金属布线沟槽307a、307b底部竖直向上生长，可以避免铜填充空隙，获得较好的铜填充性能。
需要说明的是，在移除所述掩膜层306后，可以通过Ta/TaN等物理气相沉积工艺在所述金属布线沟槽307a、307b的外表面形成内阻挡层和籽晶层，也可以不形成内阻挡层和籽晶层，当不使用物理气相沉积内阻挡层和籽晶层时，可以避免现有技术工艺下的使用Ta/TaN等内阻挡层和籽晶层而造成的金属布线沟槽的底部低k介质层损伤问题。
在本发明的其他实施例中，还可以在形成填满所述金属布线沟槽307a、307b的铜填充308a、308b之后进行热处理，以减少铜填充308a、308b的结构缺陷。
接下来，请参考图3D，步骤S4中，移除所述层间介质层305以及铜填充308a、308b两侧金属阻挡层304，即保留了铜填充308a、308b下方的金属阻挡层304a、304b，然后对铜填充308a、308b表面进行处理，减少铜填充308a、308b的缺陷，并形成表面钝化层309a、309b，以防止铜填充308a、308b的铜向后续形成的低K介质层310中扩散。
其后，请参考图3E，步骤S5中，在所述半导体衬底300上沉积低K介质层310，并平坦化所述低K介质层310以暴露出所述铜填充308a、308b顶部，低K介质层310可以包括非多孔性掺杂二氧化硅、非多孔性有机聚合物、多孔性掺杂二氧化硅及多孔性有机聚合物的一种或多种，其中，非多孔性掺杂二氧化硅可以为SiOF(掺氟二氧化硅)、SiOC(掺碳二氧化硅)或a-C:F(氟碳化合物)，非多孔性有机聚合物可以为聚酰亚胺、聚对二甲苯基、二乙烯硅氧烷苯并环丁烯(DVS-BCB)或芳香烃聚合物，多孔性掺杂二氧化硅可以相应为多孔性掺氟二氧化硅、多孔性掺碳二氧化硅或多孔性氟碳化合物，多孔性有机聚合物可以为多孔性的聚酰亚胺、聚对二甲苯基、二乙烯硅氧烷苯并环丁烯(DVS-BCB)或芳香烃聚合物。
本步骤中，由于所述低K介质层310是在铜填充308a、308b形成后沉积，显然不存在现有技术下直接在低K介质层中刻蚀金属布线沟槽造成的金属布线沟槽两侧的低k介质损伤问题，提高了后续制成的器件性能。
最后，请参考图3F，S6步骤中，在所述低K介质层310和所述铜填充308a、308b上方形成覆盖层311，覆盖层311可以在多层互连结构中制造下一层铜互连时，防止所述铜填充308a、308b铜扩散到下一层铜互连的低K介质层中。
综上所述，本发明所提供的互连结构制造方法，先在所述层间介质层中刻蚀金属布线沟槽，然后对金属布线沟槽铜电镀完成后去掉层间介质层再沉积所述低K介质层，避免了现有技术的金属布线工艺中金属布线沟槽刻蚀时造成的两侧低k介质损伤，以及对金属布线沟槽铜电镀时，使用Ta/TaN等内阻挡层和籽晶层而造成的金属布线沟槽的底部低k介质层损伤，而且所述金属阻挡层在对金属布线沟槽铜电镀时起到了电极作用，使得铜沿通孔底部竖直向上生长，可以避免铜填充空隙，获得较好的铜填充性能，提高金属布线质量以及器件的可靠性和电学性能。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种互连结构制造方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上依次形成金属阻挡层、层间介质层和掩膜层；
以所述掩膜层为掩膜，刻蚀所述层间介质层形成金属布线沟槽；
移除所述掩膜层，对所述金属布线沟槽进行铜电镀并进行化学机械研磨使其平坦化，形成填满所述金属布线沟槽的铜填充；
移除所述层间介质层以及所述铜填充两侧的金属阻挡层，并对暴露出来的铜填充进行表面处理；
在所述半导体衬底上沉积低K介质层，并化学机械平坦化所述低K介质层以暴露出所述铜填充顶部；
在所述低K介质层和所述铜填充上方形成覆盖层，形成金属布线结构；
其中，在以所述掩膜层为掩膜，刻蚀所述层间介质层形成金属布线沟槽的步骤中还包括：过刻蚀掉部分金属阻挡层。
2.如权利要求1所述的互连结构制造方法，其特征在于，当所述金属布线结构为第一金属布线层时，所述半导体衬底包括连接前段工艺结构和所述金属布线结构的金属连接层，所述金属连接层包括衬底介质层以及位于衬底介质层中的钨接触。
3.如权利要求2所述的互连结构制造方法，其特征在于，所述衬底介质层包括氧化硅、氮化硅、碳化硅、碳氮化硅及氮氧化硅一种或几种。
4.如权利要求1所述的互连结构制造方法，其特征在于，当所述金属布线结构为第二及以上金属布线层时，所述半导体衬底包括连接前一层金属布线结构的通孔层，所述通孔层包括衬底介质层以及位于衬底介质层的通孔中的钨填充或铜填充。
5.如权利要求4所述的互连结构制造方法，其特征在于，所述衬底介质层为低K介质材料。
6.如权利要求1所述的互连结构制造方法，其特征在于，所述金属阻挡层包括TiN、Ti、TaN、Ta及Al的一种或多种。
7.如权利要求1所述的互连结构制造方法，其特征在于，所述低K介质层包括非多孔性掺杂二氧化硅、非多孔性有机聚合物、多孔性掺杂二氧化硅及多孔性有机聚合物的一种或多种。
8.如权利要求1所述的互连结构制造方法，其特征在于，所述层间介质层包括金属铝、未掺杂的二氧化硅、非多孔性掺杂二氧化硅、非多孔性有机聚合物、多孔性掺杂二氧化硅及多孔性有机聚合物一种或多种。
9.如权利要求1所述的互连结构制造方法，其特征在于，所述掩膜层为金属硬掩膜层或有机材料掩膜层。
10.如权利要求9所述的互连结构制造方法，其特征在于，所述金属硬掩膜层为TiN或TaN。
11.如权利要求1所述的互连结构制造方法，其特征在于，对暴露出来的铜填充进行表面处理时，还包括：在所述铜填充表面形成表面钝化层。
12.如权利要求1所述的互连结构制造方法，其特征在于，在形成所述铜填充之后进行热处理。
CN201110342188.4A 2011-11-02 2011-11-02 互连结构制造方法 Active CN103094197B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110342188.4A CN103094197B (zh) 2011-11-02 2011-11-02 互连结构制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110342188.4A CN103094197B (zh) 2011-11-02 2011-11-02 互连结构制造方法

Publications (2)

Publication Number Publication Date
CN103094197A CN103094197A (zh) 2013-05-08
CN103094197B true CN103094197B (zh) 2015-11-25

Family

ID=48206610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110342188.4A Active CN103094197B (zh) 2011-11-02 2011-11-02 互连结构制造方法

Country Status (1)

Country Link
CN (1) CN103094197B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102420087B1 (ko) * 2015-07-31 2022-07-12 삼성전자주식회사 반도체 소자의 제조 방법
CN112786525B (zh) * 2019-11-07 2023-07-07 长鑫存储技术有限公司 半导体器件及其形成方法
CN112018029A (zh) * 2020-07-31 2020-12-01 中国科学院微电子研究所 半导体制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753258B1 (en) * 2000-11-03 2004-06-22 Applied Materials Inc. Integration scheme for dual damascene structure
CN102082114A (zh) * 2009-12-01 2011-06-01 中芯国际集成电路制造(上海)有限公司 双大马士革结构的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023093B2 (en) * 2002-10-24 2006-04-04 International Business Machines Corporation Very low effective dielectric constant interconnect Structures and methods for fabricating the same
KR100521050B1 (ko) * 2003-12-30 2005-10-11 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753258B1 (en) * 2000-11-03 2004-06-22 Applied Materials Inc. Integration scheme for dual damascene structure
CN102082114A (zh) * 2009-12-01 2011-06-01 中芯国际集成电路制造(上海)有限公司 双大马士革结构的形成方法

Also Published As

Publication number Publication date
CN103094197A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
US9640435B2 (en) Patterning approach for improved via landing profile
KR100422597B1 (ko) 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자
US7514354B2 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
KR100389174B1 (ko) 금속 캐패시터 및 이의 형성 방법
US20060205204A1 (en) Method of making a semiconductor interconnect with a metal cap
US7619310B2 (en) Semiconductor interconnect and method of making same
US9524933B2 (en) Semiconductor structures and fabrication methods thereof
US10629478B2 (en) Dual-damascene formation with dielectric spacer and thin liner
US7253097B2 (en) Integrated circuit system using dual damascene process
US20030186535A1 (en) Method of making semiconductor device using a novel interconnect cladding layer
KR20150057787A (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
CN108183087B (zh) 用于形成应力降低装置的方法
CN103094197B (zh) 互连结构制造方法
US6638849B2 (en) Method for manufacturing semiconductor devices having copper interconnect and low-K dielectric layer
US20070194448A1 (en) Semiconductor interconnection line and method of forming the same
CN103094196B (zh) 互连结构及其制造方法
US7648870B2 (en) Method of forming fuse region in semiconductor damascene process
CN104022070A (zh) 互连结构的形成方法
CN103094198A (zh) 互连结构制造方法
US6590288B1 (en) Selective deposition in integrated circuit interconnects
CN113594133A (zh) 半导体结构及其形成方法
CN113035772A (zh) 半导体结构及其制备方法
US20230187278A1 (en) Via alignment in single damascene structure
KR100835423B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant