CN103094198A

CN103094198A - 互连结构制造方法

Info

Publication number: CN103094198A
Application number: CN2011103421973A
Authority: CN
Inventors: 王冬江; 张海洋
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-11-02
Filing date: 2011-11-02
Publication date: 2013-05-08

Abstract

本发明提供一种互连结构制造方法，先在层间介质层中刻蚀金属布线沟槽，然后对金属布线沟槽铜电镀完成后去掉层间介质层再沉积低K介质层，避免了现有技术的金属布线工艺中金属布线沟槽刻蚀时造成的两侧低k介质损伤，以及防止对金属布线沟槽铜电镀时，使用Ta/TaN等阻挡籽晶层而造成的金属布线沟槽的底部低k介质层损伤，进而确保了铜布线的最终形貌并避免器件漏电的可能性，从而获得较好的铜填充性能，提高金属布线质量以及器件的可靠性和电学性能。

Description

互连结构制造方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种互连结构制造方法。

背景技术

后段(BEOL，backend of the line technology)工艺是指有源器件(如晶体管)与金属连线互连时的芯片制造阶段。在90nm及其以下节点集成电路制造工艺中，通常采用Cu-CMP的大马士革镶嵌工艺(damascenes process)来制造金属布线，一般形成单镶嵌结构和双镶嵌结构，单镶嵌结构通常仅把单层金属布线的制造方式由传统的“金属刻蚀+介电层填充”改为“介电层刻蚀+金属填充”，双镶嵌结构通常通过通孔和金属布线结合在一起，只需要已到金属填充步骤，可简化制程，多用于多层互连结构的制造。

现有技术中，为了适应器件尺寸的缩小和器件性能的要求，无论是采用单镶嵌结构还是双镶嵌结构，如图1所示，一般是在低K介电层100中采用等离子体干法刻蚀工艺形成金属布线沟槽102，然后在布线沟槽102中进行铜电镀工艺以填充铜，并通过化学机械抛光工艺将填充的铜磨平到低K介电层100的表面，这样就形成了金属布线，该技术使用Cu取代传统的Al，可大幅度地减少连线电阻；使用低k介质(指介电常数较低＜3.2)的材料取代传统的SiO₂作为层间绝缘，可在不降低布线密度的条件下，有效地减小互连电容值及RC延迟，使芯片工作速度加快、功耗降低。

为了让器件获得好的集成度和可靠性，金属布线沟槽104的侧壁必须笔直或者接近笔直，然而，如图1所示，由于低K介质的机械性能较弱，在低K介电层100中采用等离子体干法刻蚀工艺形成时，等离子体会在金属布线沟槽的侧壁产生低k介质层损伤101；而为了改善金属布线的铜填充的抗电迁移性、粘附性和其它表面特性，一般会在对所述金属布线沟槽102进行铜电镀之前，通过Ta/TaN物理气相沉积工艺在所述金属布线沟槽102的外表面形成内阻挡层和籽晶层(barrier/seed layer)103，Ta/TaN高能量攻击效应会使得金属布线沟槽102的底部低k介质层100外形轮廓受损(如图中104所示)，降低金属布线质量，可能造成器件短路、断路以及寄生电容问题，影响器件的可靠性和电学性能。

发明内容

本发明的目的在于提供一种互连结构制造方法，能避免金属布线沟槽刻蚀时其两侧的低k介质损伤，以及避免在对金属布线沟槽铜电镀时，Ta/TaN等阻挡籽晶层造成的金属布线沟槽的底部低k介质层损伤，提高金属布线质量以及器件的可靠性和电学性能。

为解决上述问题，本发明提出一种互连结构制造方法，包括如下步骤：

提供半导体衬底，所述半导体衬底包括介电层以及位于所述介电层上方的阻挡层；

在所述半导体衬底上依次形成层间介质层和掩膜层；

以所述掩膜层为掩膜，刻蚀所述层间介质层形成金属布线沟槽；

移除所述掩膜层，对所述金属布线沟槽进行铜电镀并进行化学机械研磨使其平坦化，形成填满所述金属布线沟槽的铜填充；

移除所述层间介质层，并对暴露出来的铜填充进行表面处理；

在所述半导体衬底上沉积低K介质层，并化学机械平坦化所述低K介质层以暴露出所述铜填充顶部；

在所述低K介质层和所述铜填充上方形成覆盖层，形成金属布线结构。

进一步的，所述阻挡层包括氧化硅、氮化硅、碳化硅、碳氮化硅及氮氧化硅一种或几种。

进一步的，当所述金属布线结构为第二及以上金属布线层时，所述介电层为低K介质材料。

进一步的，刻蚀所述层间介质层形成金属布线沟槽之前或之后，形成贯穿所述阻挡层和介电层的通孔。

进一步的，对所述金属布线沟槽进行铜电镀的同时向所述通孔中填充铜。

进一步的，当所述金属布线结构为第一金属布线层时，所述介电层为氧化硅、氮化硅或氮氧化硅。

进一步的，当所述金属布线结构为第一金属布线层时，所述半导体衬底还包括位于所述介电层的接触孔中的连接前段工艺结构和所述金属布线结构的钨填充。

进一步的，所述低K介质层包括非多孔性掺杂二氧化硅、非多孔性有机聚合物、多孔性掺杂二氧化硅及多孔性有机聚合物的的一种或多种。

进一步的，所述层间介质层包括氧化硅、氮化硅、碳化硅、碳氮化硅及氮氧化硅一种或几种

进一步的，所述掩膜层为金属硬掩膜层或有机材料掩膜层。

进一步的，所述金属硬掩膜层为TiN或TaN。

进一步的，移除所述掩膜层后，对所述金属布线沟槽进行铜电镀之前，还包括：通过物理气相沉积工艺在所述金属布线沟槽的外表面形成内阻挡层和籽晶层。

进一步的，对暴露出来的铜填充进行表面处理时，还包括：在所述铜填充表面形成表面钝化层。

进一步的，在形成所述铜填充之后进行热处理。

与现有技术相比，本发明所提供的互连结构制造方法，先在所述层间介质层中刻蚀金属布线沟槽，然后对金属布线沟槽铜电镀完成后去掉层间介质层再沉积所述低K介质层，避免了现有技术的金属布线工艺中金属布线沟槽刻蚀时造成的两侧低k介质损伤，以及对金属布线沟槽铜电镀时，使用Ta/TaN等内阻挡层和籽晶层造成金属布线沟槽底部低k介质层损伤，从而确保了铜布线的最终形貌并避免器件漏电的可能性，获得较好的铜填充性能，提高金属布线质量以及器件的可靠性和电学性能。

附图说明

图1是现有技术的金属布线沟槽刻蚀及铜电镀后对应的器件的剖面示意图；

图2是本发明一实施例的互连结构制造方法的流程图；

图3A至3G是本发明一实施例的互连结构制造方法中各步骤对应的器件的剖面结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的互连结构制造方法作进一步详细说明。

如图2所示，本发明提出一种互连结构制造方法，包括如下步骤：

S1，提供半导体衬底，所述半导体衬底包括介电层以及位于所述介电层上方的阻挡层；

S2，在所述半导体衬底上依次形成层间介质层和掩膜层；

S3，以所述掩膜层为掩膜，刻蚀所述层间介质层形成金属布线沟槽；

S4，移除所述掩膜层，对所述金属布线沟槽进行铜电镀并进行化学机械研磨使其平坦化，形成填满所述金属布线沟槽的铜填充；

S5，移除所述层间介质层，并对暴露出来的铜填充进行表面处理；

S6，在所述半导体衬底上沉积低K介质层，并化学机械平坦化所述低K介质层以暴露出所述铜填充顶部；

S7，在所述低K介质层和所述铜填充上方形成覆盖层，形成金属布线结构。

下面结合附图2中的步骤S1至S7和附图3A至3G对本发明提出的互连结构制造方法作进一步详细说明。

首先，请参考图3A，步骤S1中提供的半导体衬底300包括介电层301以及位于所述介电层301的阻挡层303。在制作某些基于接触孔或接触插塞的第一层金属互连层结构M1时，提供的半导体衬底的介电层为氧化硅、氮化硅或氮氧化硅，所述半导体衬底还包括连接前段工艺结构和所述互连结构的钨填充接触通孔，前段工艺结构主要是指由半导体前段工艺(FEOL，frontend of the linetechnology)制得的有源器件结构，如晶体管的制造工艺。在多层互连结构中，制作第二及以上金属布线层，所述半导体衬底300一般为连接前一层金属布线结构的通孔层，所述介电层301一般为低K介质材料，需要在后续工艺中形成贯穿所述介电层301和阻挡层303的通孔(如图3C中302所示)，该通孔与步骤S3中形成的金属布线槽对准，以在步骤S4中向金属布线槽进行电镀铜的同时向该通孔中填充铜，用于导通后续形成的各层金属布线结构。该通孔的形成可以在步骤S1和S2之间形成，即直接刻蚀半导体衬底300形成；也可以在步骤S3形成金属布线沟槽之后，如图3C所示，进一步刻蚀金属布线沟槽下方的半导体衬底形成，当然也可以一步同时形成。对于前种情况，可以在通孔形成后向其内填充铜，也可以在步骤S2中形成暴露该通孔的层间介质层304和掩膜层305，然后在步骤S3中形成与其对准的的金属布线槽，在步骤S4的金属布线槽铜电镀的同时向该通孔中填充铜；而对于后种情况，可以直接在步骤S4的金属布线槽铜电镀的同时向该通孔中填充铜即可。无论该通孔在金属布线槽形成之前形成还是在之后形成，优选的，如图3C所示，金属布线槽和通孔的铜填充是通过一道铜电镀工艺完成。

接着，请参考图3B，步骤S2中所述的层间介质层304可以为K值相对较高的材料，如氧化硅、氮化硅、碳化硅、碳氮化硅及氮氧化硅等，其机械强度相对于常用的低K介质材料(如掺氟二氧化硅、掺碳二氧化硅、氟碳化合物、聚酰亚胺等)要高，所以能够承受后续的Ta/TaN物理气相沉积工艺在所述金属布线沟槽102的外表面形成内阻挡层和籽晶层时造成的损伤。所述掩膜层305可以为金属硬掩膜层，也可以为有机材料掩膜层，优选为所述金属硬掩膜层，例如TiN或TaN。

然后，在步骤S3中，以所述掩膜层305为掩膜，刻蚀所述层间介质层304，形成金属布线沟槽306a、306b，本步骤中，阻挡层303作为蚀刻停止层，为金属布线沟槽306a、306b提供较好的底部形貌，并且当介电层301为低K介质材料时，还可以保护介电层301不受损，并最终形成想要的金属布线形貌和尺寸。

随后，请参考图3D，步骤S4中，移除所述掩膜层305，对所述金属布线沟槽306a、306b进行铜电镀并平坦化，形成填满所述金属布线沟槽306a、306b的铜填充307a、307b。

在本发明的其他实施例中，为了利于铜填充307a、307b的形成，在对所述金属布线沟槽306a、306b进行铜电镀之前，还可以通过物理气相沉积工艺在所述金属布线沟槽306a、306b的外表面形成阻挡籽晶层(barrier seed layer)，如Ta/TaN等，此时由于阻挡层303和层间介质层304的存在，消除了形成Ta/TaN等阻挡籽晶层时对金属布线沟槽306a、306b的底部和侧部形貌的损伤，解决了现有技术工艺下的使用Ta/TaN等阻挡籽晶层而造成的金属布线沟槽底部的低k介质损伤的问题，因而获得较好的铜填充性能和最终形貌。

在本发明的其他实施例中，还可以在形成填满所述金属布线沟槽306a、306b的铜填充307a、307b之后进行热处理，以减少铜填充307a、307b的结构缺陷。

接下来，请参考图3E，步骤S5中，移除所述层间介质层304，然后对铜填充307a、307b表面进行处理，减少铜填充307a、307b的缺陷，并形成表面钝化层308a、308b，以防止铜填充307a、307b的铜向后续形成的低K介质层309中扩散。此时还可以在铜表面沉积一层阻挡层，如CNSi

其后，请参考图3F，步骤S6中，在所述半导体衬底300上沉积低K介质层309，并平坦化所述低K介质层309以暴露出所述铜填充307a、307b顶部，低K介质层309可以包括非多孔性掺杂二氧化硅、非多孔性有机聚合物、多孔性掺杂二氧化硅及多孔性有机聚合物的一种或多种，其中，非多孔性掺杂二氧化硅可以为SiOF(掺氟二氧化硅)、SiOC(掺碳二氧化硅)或a-C:F(氟碳化合物)，非多孔性有机聚合物可以为聚酰亚胺、聚对二甲苯基、二乙烯硅氧烷苯并环丁烯(DVS-BCB)或芳香烃聚合物，多孔性掺杂二氧化硅可以相应为多孔性掺氟二氧化硅、多孔性掺碳二氧化硅或多孔性氟碳化合物，多孔性有机聚合物可以为多孔性的聚酰亚胺、聚对二甲苯基、二乙烯硅氧烷苯并环丁烯(DVS-BCB)或芳香烃聚合物。

本步骤中，由于所述低K介质层309是在铜填充307a、307b形成后形成，显然不存在现有技术下直接在低K介质层中刻蚀金属布线沟槽造成的金属布线沟槽两侧的低k介质损伤问题，提高了后续制成的器件性能。

最后，请参考图3G，步骤S7中，在所述低K介质层309和所述铜填充307a、307b上方形成覆盖层310，覆盖层310可以在多层互连结构中制造下一层铜互连时，防止所述铜填充307a、307b铜扩散到下一层铜互连的介电层的低K介质中。

综上所述，本发明所提供的互连结构制造方法，先在所述层间介质层中刻蚀金属布线沟槽，然后对金属布线沟槽铜电镀完成后去掉层间介质层再沉积所述低K介质层，避免了现有技术的金属布线工艺中金属布线沟槽刻蚀时造成的两侧低k介质损伤，以及对金属布线沟槽铜电镀时，使用Ta/TaN等内阻挡层和籽晶层造成的金属布线沟槽底部低k介质层损伤，从而确保了铜布线最终的形貌并避免器件漏电的可能性，获得较好的铜填充性能，提高金属布线质量以及器件的可靠性和电学性能。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种互连结构制造方法，其特征在于，包括：

在所述半导体衬底上依次形成层间介质层和掩膜层；

2.如权利要求1所述的互连结构制造方法，其特征在于，所述阻挡层包括氧化硅、氮化硅、碳化硅、碳氮化硅及氮氧化硅一种或几种。

3.如权利要求1所述的互连结构制造方法，其特征在于，当所述金属布线结构为第二及以上金属布线层时，所述介电层为低K介质材料。

4.如权利要求3所述的互连结构制造方法，其特征在于，刻蚀所述层间介质层形成金属布线沟槽之前或之后，形成贯穿所述阻挡层和介电层的通孔。

5.如权利要求4所述的互连结构制造方法，其特征在于，对所述金属布线沟槽进行铜电镀的同时向所述通孔中填充铜。

6.如权利要求1所述的互连结构制造方法，其特征在于，当所述金属布线结构为第一金属布线层时，所述介电层为氧化硅、氮化硅或氮氧化硅。

7.如权利要求6所述的互连结构制造方法，其特征在于，当所述金属布线结构为第一金属布线层时，所述半导体衬底还包括位于所述介电层的接触孔中的连接前段工艺结构和所述金属布线结构的钨填充。

8.如权利要求1所述的互连结构制造方法，其特征在于，所述低K介质层包括非多孔性掺杂二氧化硅、非多孔性有机聚合物、多孔性掺杂二氧化硅及多孔性有机聚合物的一种或多种。

9.如权利要求1所述的互连结构制造方法，其特征在于，所述层间介质层包括氧化硅、氮化硅、碳化硅、碳氮化硅及氮氧化硅一种或几种。

10.如权利要求1所述的互连结构制造方法，其特征在于，所述掩膜层为金属硬掩膜层或有机材料掩膜层。

11.如权利要求10所述的互连结构制造方法，其特征在于，所述金属硬掩膜层为TiN或TaN。

12.如权利要求1所述的互连结构制造方法，其特征在于，移除所述掩膜层后，对所述金属布线沟槽进行铜电镀之前，还包括：通过物理气相沉积工艺在所述金属布线沟槽的外表面形成内阻挡层和籽晶层。

13.如权利要求1所述的互连结构制造方法，其特征在于，对暴露出来的铜填充进行表面处理时，还包括：在所述铜填充表面形成表面钝化层。

14.如权利要求1所述的互连结构制造方法，其特征在于，在形成所述铜填充之后进行热处理。