KR20060032460A - 반도체 소자의 배선 및 그 형성방법 - Google Patents

반도체 소자의 배선 및 그 형성방법 Download PDF

Info

Publication number
KR20060032460A
KR20060032460A KR1020040081412A KR20040081412A KR20060032460A KR 20060032460 A KR20060032460 A KR 20060032460A KR 1020040081412 A KR1020040081412 A KR 1020040081412A KR 20040081412 A KR20040081412 A KR 20040081412A KR 20060032460 A KR20060032460 A KR 20060032460A
Authority
KR
South Korea
Prior art keywords
copper
layer
intermetallic insulating
forming
film
Prior art date
Application number
KR1020040081412A
Other languages
English (en)
Inventor
홍종원
최길현
이상우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040081412A priority Critical patent/KR20060032460A/ko
Publication of KR20060032460A publication Critical patent/KR20060032460A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

구리 배선 사이의 구리 이온 확산이 방지된 구조의 배선 및 그 형성방법에 관한 것이다. 본 발명에 따른 반도체 소자의 배선은, 기판 상에 형성되고 상면을 제외한 외벽과 바닥이 배리어 메탈막으로 둘러싸인 구리 배선, 및 배리어 메탈막의 적어도 일부와 구리 배선 상면을 둘러싸는 구리 확산 방지막을 포함한다.

Description

반도체 소자의 배선 및 그 형성방법{Interconnections of semiconductor device and method for forming the same}
도 1은 종래기술에 따라 단일 다마신 배선이 형성된 상태를 도시한 것이다.
도 2 내지 도 9는 본 발명의 실시예에 따른 배선 및 그 형성방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100...기판 115a, 115b...금속간절연막
120...식각저지막 125a, 125b...개구부
130...배리어 메탈막 135...구리층
135a, 135b...구리 배선 140...구리 확산 방지막
145...제2의 금속간절연막 150...제2의 개구부
160...제2의 구리 배선
본 발명은 반도체 소자의 배선 및 그 형성방법에 관한 것으로, 특히 다마신 구리(Cu) 배선 및 그 형성방법에 관한 것이다.
반도체 소자의 속도를 향상시키기 위해서, 저항이 작은 배선과 유전율이 작은 금속간절연막(inter metal dielectric : IMD)을 사용하여 RC 지연을 감소시키기 위한 노력이 지속되고 있다. 구리로 된 배선은 종래의 알루미늄 배선에 비해 저항이 작고, 전기 이동(electromigration)에 대한 저항이 커서 반도체 소자의 신뢰성을 향상시킬 수 있을 뿐만 아니라, 소비전력이 작고 저렴하여 배선 재료로써 각광받고 있다.
그러나 구리는 식각이 잘 안 되는 물질이라서, 원하는 배선 모양으로 패터닝하기가 매우 어렵다. 따라서, 금속간절연막을 패터닝하여 배선 모양의 개구부를 미리 형성한 다음, 개구부 안에 구리를 채우고 나서 화학 기계적 연마(Chemical Mechanical Polishing : CMP) 등으로 금속간절연막과 동일한 평면이 되게 평탄화시키는 다마신 방법이 이용된다. 특히 비아홀과 그 상부에 중첩되는 도선 트렌치를 모두 형성해 놓은 상태에서, 한 번의 구리 증착으로 비아홀과 도선 트렌치를 채우고 나서 평탄화시킴으로써 비아와 도선을 한꺼번에 형성하는 이중 다마신(dual damascene) 방법이 널리 이용되고 있다. 이것과 비교하여, 다마신 방법에 의하되 비아를 형성한 위에 도선을 따로 형성하는 경우에 그 각각의 공정을 단일 다마신(single damascene)이라고 한다.
도 1은 종래기술에 의해 단일 다마신 구리 배선이 형성된 상태를 도시한 것이다. 도 1을 참조하면, 금속간절연막(1) 안에 형성된 개구부(3a, 3b) 안을 채우며 배리어 메탈막(barrier metal layer)(5a, 5b)으로 둘러싸인 구리 배선(7a, 7b)이 형성되어 있다. 그리고, 금속간절연막(1)과 구리 배선(7a, 7b) 위에는 구리 확산 방지막(capping layer)(9)이 도포되어 있다. 다마신 공정에서 구리 CMP 후 구리 배선(7a, 7b) 위에 증착하는 구리 확산 방지막(9)은 구리 이온에 대한 확산 방지 특성이 우수하여야 한다.
그런데, 현재 65nm 노드(node)향 소자에서 피치가 200nm 이하로 감소하면서 구리 배선(7a, 7b) 사이의 간격이 감소함에 따라 구리 배선(7a, 7b) 사이에 구리 이온 확산이 발생하는 문제점을 야기하고 있다. 이러한 문제점은 구리 단일 또는 이중 다마신 구조에서 CMP 공정 진행으로 인해 구리 확산 방지막(9)과 금속간절연막(1) 사이의 계면에 응력(stress)이 가해지면서 구리 확산 방지막(9)과 금속간절연막(1) 사이의 접착성(adhesion)이 열화되기 때문이다. 이로 인해, TDDB(time dependent dielectric breakdown) 신뢰성 평가동안, 접착성이 열화된 계면을 통하여 구리 배선(7a, 7b)/금속간절연막(1)/구리 확산 방지막(9) 경계면 부근에 전기장(electric field)이 증가하게 되면서 도전성 채널(conductive channel)이 형성되므로 신뢰성 불량이 나타나는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는, 구리 배선 사이의 구리 이온 확산이 방지된 구조의 반도체 소자의 배선을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 구리 확산 방지막과 금속간절연막 사이에 존재하는 접착성 불량의 문제점을 해결한 반도체 소자의 배선 형성방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 소자의 배선은, 기판 상에 형성되고 상면을 제외한 외벽과 바닥이 배리어 메탈막으로 둘러싸인 구리 배선, 및 상기 배리어 메탈막의 적어도 일부와 상기 구리 배선 상면을 둘러싸는 구리 확산 방지막을 포함한다.
상기 구리 배선은 비아, 도선 또는 비아와 그 위에 중첩된 도선으로 이루어진 다마신 배선일 수 있다. 상기 구리 배선은 금속간절연막 위에 형성되고 상기 구리 확산 방지막은 상기 금속간절연막 상면에도 형성된 것이 바람직하다. 이 때, 상기 금속간절연막과 상기 구리 확산 방지막 사이에 식각저지막을 더 포함할 수 있다.
본 발명에 따른 반도체 소자의 배선에 있어서, 상기 구리 확산 방지막 위로 제2의 금속간절연막을 더 포함할 수 있으며, 상기 제2의 금속간절연막 안에 상기 구리 배선과 연결된 제2의 구리 배선을 더 포함할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 소자의 배선 형성방법에서는, 기판 상에 금속간절연막을 형성한 다음, 상기 금속간절연막을 식각하여 개구부를 형성한다. 상기 개구부가 형성된 결과물 상에 배리어 메탈막을 형성한 다음, 상기 배리어 메탈막 위로 구리층을 형성하여 상기 개구부를 매립한다. 상기 금속간절연막이 드러날 때까지 상기 구리층이 형성된 결과물을 평탄화시켜 구리 배선을 형성한 다음, 상기 금속간절연막을 제거하여 상면을 제외한 외벽과 바닥이 상기 배리어 메탈막으로 둘러싸인 상기 구리 배선을 노출시킨다. 그리고 나서, 상기 배리어 메탈막의 적어도 일부와 상기 구리 배선 상면을 둘러싸는 구리 확산 방지막을 형성한다.
상기 구리 확산 방지막을 형성하는 단계 이후에 상기 구리 확산 방지막 위로 제2의 금속간절연막을 형성하는 단계를 더 포함할 수 있다. 이 때, 상기 제2의 금속간절연막은 SOG(Spin On Glass) 또는 CVD(Chemical Vapor Deposition)에 의해 형성할 수 있다. 상기 제2의 금속간절연막을 형성한 다음에는 상기 제2의 금속간절연막을 평탄화하는 단계를 더 포함할 수 있다. 바람직한 실시예에서는, 상기 제2의 금속간절연막을 형성하는 단계 이후, 상기 구리 확산 방지막을 식각저지막으로 이용하여 상기 제2의 금속간절연막을 식각함으로써 제2의 개구부를 형성한 다음, 상기 제2의 개구부에 구리를 채워 넣어 상기 구리 배선과 연결된 제2의 구리 배선을 형성하는 단계를 더 수행한다.
상기 개구부는 비아홀 또는 도선 트렌치일 수 있는데, 이 때 상기 개구부를 형성하기 위해, 상기 금속간절연막을 두 번으로 나누어 형성하고 그 사이에 식각저지막을 형성하며, 상기 개구부를 형성하는 단계는 상기 식각저지막에서 멈추게 상기 금속간절연막을 식각한 다음 상기 식각저지막마저 식각하여 상기 비아홀 또는 도선 트렌치를 형성하는 단계로 이루어질 수 있다.
한편, 상기 개구부는 비아홀과 그 위에 중첩된 도선 트렌치로 이루어진 것일 수도 있다. 이 때에는 상기 개구부를 형성하기 위해, 상기 금속간절연막을 두 번으로 나누어 형성하고 그 사이에 식각저지막을 형성하며, 상기 개구부를 형성하는 단계는 상기 식각저지막을 관통하여 상기 금속간절연막을 식각하여 상기 비아홀을 형성하는 단계와 상기 식각저지막에서 멈추게 상기 금속간절연막을 식각한 다음 상기 식각저지막마저 식각하여 상기 도선 트렌치를 형성하는 단계로 이루어질 수 있다. 상기 도선 트렌치와 비아홀 중 어느 것을 먼저 형성하여도 무방하다.
이렇게 금속간절연막 사이에 식각저지막을 형성하게 되는 경우, 상기 금속간절연막을 제거하는 단계는 상기 식각저지막 위쪽의 금속간절연막만 제거하게 된다. 상기 금속간절연막을 제거하는 단계는 건식 식각 또는 습식 식각에 의할 수 있다.
상기 구리 확산 방지막을 형성하는 단계는 CVD 또는 ALD(Atomic Layer Deposition)에 의할 수 있다. 상기 구리 확산 방지막은 비전도성 물질, 예컨대 TaN, SiNx, SiC 또는 SiCN일 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 설명한다. 본 발명의 목적 및 이점은 하기 설명에 의해 보다 명확하게 나타날 것이다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
도 2 내지 도 9는 본 발명의 실시예에 따른 배선 및 그 형성방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 기판(100) 상에 적당한 하부 구조(110)를 형성한다. 이 하부 구조(105)는 도프트 폴리실리콘, 텅스텐, 알루미늄, 구리 등과 같은 전도성 물질로 형성된 층 및 절연물질로 형성된 층을 포함하는 것으로, 도면에는 절연막(101, 103), 절연막(101, 103) 사이의 식각저지막(102), 절연막(101, 103) 안에 형성되며 배리어 메탈막(104)으로 둘러싸인 저층 금속 배선(105), 그리고, 저층 금속 배선(105)과 절연막(103) 위에 형성된 캡핑막(106)을 포함하는 예를 도시하였다.
이러한 하부 구조(110) 상에 금속간절연막(115a, 115b)을 형성한다. 금속간절연막(115a, 115b)은 RC 지연을 감소시킬 수 있게 낮은 유전상수를 갖는 절연물질로 형성한다. 예를 들어, TEOS(Tetra Ethyl Ortho Silicate), FSG(Fluorine Silicate Glass), SiOC 또는 SiLK로 형성한다. 이 때, 금속간절연막(115a, 115b)을 형성하는 사이에 식각저지막(120)을 형성한다. 식각저지막(120)은 SiNx 또는 SiC로 형성한다. 물론 식각저지막(120)의 형성은 생략할 수 있다.
다음 도 3에서와 같이, 금속간절연막(115a, 115b)을 식각하여 개구부(125a, 125b)를 형성한다. 개구부(125a)는 식각저지막(120)을 관통하여 금속간절연막(115a, 115b)을 식각하여 비아홀을 형성하고 나서, 식각저지막(120)에서 멈추게 금속간절연막(115b)을 식각한 다음 식각저지막(120)마저 식각하여 도선 트렌치를 형성하여 형성한다. 반대로 도선 트렌치를 먼저 형성한 다음 비아홀을 형성하는 순서에 의하여도 된다. 한편, 개구부(125b)는 식각저지막(120)에서 멈추게 금속간절연막(115b)을 식각한 다음 식각저지막(120)마저 식각하여 도선 트렌치로 형성한다.
도 4를 참조하면, 개구부(125a, 125b)가 형성된 결과물 상에 배리어 메탈막(130)을 형성한다. 증착할 수 막질로는 Ta, TaN, TiN, TaSiN 또는 TiSiN 등이 있으며, CVD나 스퍼터링으로 증착할 수 있다. 그런 다음, 배리어 메탈막(130) 위로 구리층(135)을 형성하여 개구부(125a, 125b)를 매립한다. 구리층(135) 형성은 도금법에 의할 수 있다. 먼저 씨드 금속막을 배리어 메탈막(130) 상에 형성한다. 씨드 금속막은 도금층의 균일성을 증가시키며 초기 핵생성 자리 역할을 한다. 증착하는 방법은 주로 스퍼터링에 의하지만, CVD로 증착할 수도 있다. 그런 다음, 전기도금법 또는 무전해도금법으로 구리 도금을 실시한다.
다음, 도 5에 도시한 바와 같이 금속간절연막(115b)이 드러날 때까지 구리층(135)이 형성된 도 4의 결과물을 평탄화시켜 구리 배선(135a, 135b)을 형성한다. 평탄화는 잘 알려진 바와 같이 CMP에 의할 수 있다.
계속된 도 6에서와 같이, 도 5의 결과물로부터 금속간절연막(115b)을 제거한다. 식각저지막(120)이 있으므로, 식각저지막(120) 위쪽의 금속간절연막(115b), 다시 말해 트렌치 레벨의 금속간절연막(115b)만 제거된다. 금속간절연막(115b)의 제거시 건식 식각 또는 습식 식각에 의할 수 있다. 이렇게 하여 상면을 제외한 외벽과 바닥이 배리어 메탈막(130)으로 둘러싸인 구리 배선(135a, 135b)을 노출시킨다.
다음, 도 7을 참조하여, 도 6의 결과물 상에 구리 확산 방지막(140)을 형성한다. 구리 확산 방지막(140)은 배리어 메탈막(130)의 일부와 구리 배선(135a, 135b) 상면을 둘러싸면서 식각저지막(120) 위에도 형성된다. 구리 확산 방지막 (140)은 비전도성 물질, 예컨대 TaN, SiNx, SiC 또는 SiCN일 수 있으며 유전상수가 낮은 물질로 형성함이 바람직하다. 그리고, 구리 확산 방지막(140)은 CVD 또는 ALD에 의해 형성할 수 있다.
이렇게 형성하는 구리 확산 방지막(140)은 후속 공정에서 식각저지막으로 사용되어질 수 있으며 구리 배선(135a, 135b)의 상면뿐만 아니라 외벽을 한 번 더 피복하여 줌으로써 구리 확산 장벽으로서의 역할을 확실히 할 수 있다. 또한, 구리 배선(135a, 135b)을 형성하는 단계의 CMP와 직접적인 접촉이 없으므로 금속간절연막과의 계면에 응력 인가가 적거나 없다. 따라서, 종래 응력 발생으로 인해 구리 확산 방지막과 금속간절연막 사이의 접착성이 열화되어 구리 이온 확산이 증가, 신뢰성이 저하되던 문제를 개선할 수 있다. 뿐만 아니라 CMP에 의해 손상을 입은 금속간절연막(115b)을 제거하여 주기 때문에 유전상수값의 증가를 줄일 수 있는 부가적인 효과도 있다.
계속된 도 8을 참조하여, 구리 확산 방지막(140) 위로 제2의 금속간절연막(145)을 형성한다. 제2의 금속간절연막(145)은 SOG 또는 CVD에 의해 형성하여 구리 배선(135a, 135b) 사이의 공간을 잘 매립할 수 있게 한다. 후속 배선 공정을 위해 필요한 경우, 제2의 금속간절연막(145)에 대한 평탄화를 실시할 수도 있다.
다음으로 도 9를 참조하여, 제2의 금속간절연막(145)을 식각하여 제2의 개구부(150)를 형성한다. 이 때, 구리 확산 방지막(140)을 식각저지막으로 이용하여 제2의 금속간절연막(145)을 식각할 수 있다. 그런 다음, 제2의 개구부(150)에 배리어 메탈막(155)을 형성하고 구리를 채워 구리 배선(135b)과 연결된 제2의 구리 배선(160)을 형성한다.
도 9에 도시한 바와 같이, 본 발명에 따른 반도체 소자의 배선은, 기판(100) 상에 형성되고 상면을 제외한 외벽과 바닥이 배리어 메탈막(130)으로 둘러싸인 구리 배선(135a, 135b), 및 배리어 메탈막(130)의 적어도 일부와 구리 배선(135a, 135b) 상면을 둘러싸는 구리 확산 방지막(140)을 포함한다. 구리 배선(135a)은 도시한 바와 같이 비아와 그 위에 중첩된 도선이고 구리 배선(135b)은 도선이다. 구리 배선(135a, 135b)은 금속간절연막(115a) 위에 형성되고 구리 확산 방지막(140)은 금속간절연막(115a) 상면에도 형성되는데. 금속간절연막(115a)과 구리 확산 방지막(140) 사이에 식각저지막(120)이 더 포함되어 있다. 구리 확산 방지막(140) 위로 제2의 금속간절연막(145)을 더 포함할 수 있으며, 제2의 금속간절연막(145) 안에는 구리 배선(135b)과 연결된 제2의 구리 배선(160)을 더 포함할 수 있다.
이상과 같이 본 발명에 따른 구리 배선(135a, 135b)은 배리어 메탈막(130)과 구리 확산 방지막(140)으로 둘러싸이게 되어 구리 배선(135a, 135b) 사이의 구리 이온 확산이 효율적으로 방지된다.
이상 특정 실시예에 관하여 설명하였지만, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 수정 및 변형이 가능함은 명백하다. 따라서, 본 발명의 범주는 첨부된 청구범위 및 그들의 등가물에 의해 정해져야 할 것이다.
본 발명에 따르면, CMP후 금속간절연막을 제거하고 배리어 메탈막으로 둘러싸인 구리 배선을 구리 확산 방지막으로 한 번 더 감싸줌으로써 구리 확산 방지막과 금속간절연막 사이의 계면 접착성 불량으로 인한 구리 배선 사이의 구리 이온 확산을 억제할 수 있다. 뿐만 아니라 CMP에 의해 손상을 입은 금속간절연막을 제거하여 주기 때문에 유전상수값의 증가를 줄일 수 있는 부가적인 효과도 있다. 이로써 향후 65nm 노드 이하 금속 배선의 누설(leakage) 특성과 신뢰성을 개선할 수 있다.

Claims (20)

  1. 기판 상에 형성되고 상면을 제외한 외벽과 바닥이 배리어 메탈막으로 둘러싸인 구리 배선; 및
    상기 배리어 메탈막의 적어도 일부와 상기 구리 배선 상면을 둘러싸는 구리 확산 방지막을 포함하는 것을 특징으로 하는 반도체 소자의 배선.
  2. 제1항에 있어서, 상기 구리 배선은 비아, 도선 또는 비아와 그 위에 중첩된 도선으로 이루어진 다마신 배선인 것을 특징으로 하는 반도체 소자의 배선.
  3. 제1항에 있어서, 상기 구리 배선은 금속간절연막 위에 형성되고 상기 구리 확산 방지막은 상기 금속간절연막 상면에도 형성된 것을 특징으로 하는 반도체 소자의 배선.
  4. 제3항에 있어서, 상기 금속간절연막과 상기 구리 확산 방지막 사이에 식각저지막을 더 포함하는 것을 특징으로 하는 반도체 소자의 배선.
  5. 제3항 또는 제4항에 있어서, 상기 구리 확산 방지막 위로 제2의 금속간절연막을 더 포함하는 것을 특징으로 하는 반도체 소자의 배선.
  6. 제5항에 있어서, 상기 제2의 금속간절연막 안에 상기 구리 배선과 연결된 제2의 구리 배선을 더 포함하는 것을 특징으로 하는 반도체 소자의 배선.
  7. 기판 상에 금속간절연막을 형성하는 단계;
    상기 금속간절연막을 식각하여 개구부를 형성하는 단계;
    상기 개구부가 형성된 결과물 상에 배리어 메탈막을 형성하는 단계;
    상기 배리어 메탈막 위로 구리층을 형성하여 상기 개구부를 매립하는 단계;
    상기 금속간절연막이 드러날 때까지 상기 구리층이 형성된 결과물을 평탄화시켜 구리 배선을 형성하는 단계;
    상기 금속간절연막을 제거하여 상면을 제외한 외벽과 바닥이 상기 배리어 메탈막으로 둘러싸인 상기 구리 배선을 노출시키는 단계; 및
    상기 배리어 메탈막의 적어도 일부와 상기 구리 배선 상면을 둘러싸는 구리 확산 방지막을 형성하는 단계를 포함하는 것을 특징으로 하는 구리 배선 형성방법.
  8. 제7항에 있어서, 상기 구리 확산 방지막을 형성하는 단계 이후에 상기 구리 확산 방지막 위로 제2의 금속간절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 구리 배선 형성방법.
  9. 제8항에 있어서, 상기 제2의 금속간절연막을 형성하는 단계는 SOG(Spin On Glass) 또는 CVD(Chemical Vapor Deposition)에 의하는 것을 특징으로 하는 구리 배선 형성방법.
  10. 제8항에 있어서, 상기 제2의 금속간절연막을 형성한 다음 상기 제2의 금속간절연막을 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 구리 배선 형성방법.
  11. 제8항에 있어서, 상기 제2의 금속간절연막을 형성하는 단계 이후,
    상기 구리 확산 방지막을 식각저지막으로 이용하여 상기 제2의 금속간절연막을 식각함으로써 제2의 개구부를 형성하는 단계; 및
    상기 제2의 개구부에 구리를 채워 넣어 상기 구리 배선과 연결된 제2의 구리 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 구리 배선 형성방법.
  12. 제7항에 있어서, 상기 개구부는 비아홀 또는 도선 트렌치인 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  13. 제12항에 있어서, 상기 개구부를 형성하기 위해, 상기 금속간절연막을 두 번으로 나누어 형성하고 그 사이에 식각저지막을 형성하며,
    상기 개구부를 형성하는 단계는 상기 식각저지막에서 멈추게 상기 금속간절연막을 식각한 다음 상기 식각저지막마저 식각하여 상기 비아홀 또는 도선 트렌치를 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  14. 제7항에 있어서, 상기 개구부는 비아홀과 그 위에 중첩된 도선 트렌치로 이루어진 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  15. 제14항에 있어서, 상기 개구부를 형성하기 위해, 상기 금속간절연막을 두 번으로 나누어 형성하고 그 사이에 식각저지막을 형성하며,
    상기 개구부를 형성하는 단계는 상기 식각저지막을 관통하여 상기 금속간절연막을 식각하여 상기 비아홀을 형성하는 단계와 상기 식각저지막에서 멈추게 상기 금속간절연막을 식각한 다음 상기 식각저지막마저 식각하여 상기 도선 트렌치를 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  16. 제13항 또는 제15항에 있어서, 상기 금속간절연막을 제거하는 단계는 상기 식각저지막 위쪽의 상기 금속간절연막만 제거하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  17. 제7항, 제13항 및 제15항 중 어느 하나의 항에 있어서, 상기 금속간절연막을 제거하는 단계는 건식 식각 또는 습식 식각에 의하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  18. 제7항에 있어서, 상기 구리 확산 방지막을 형성하는 단계는 CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition)에 의하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  19. 제7항에 있어서, 상기 구리 확산 방지막은 비전도성 물질로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  20. 제19항에 있어서, 상기 구리 확산 방지막은 TaN, SiNx, SiC 또는 SiCN으로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
KR1020040081412A 2004-10-12 2004-10-12 반도체 소자의 배선 및 그 형성방법 KR20060032460A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040081412A KR20060032460A (ko) 2004-10-12 2004-10-12 반도체 소자의 배선 및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040081412A KR20060032460A (ko) 2004-10-12 2004-10-12 반도체 소자의 배선 및 그 형성방법

Publications (1)

Publication Number Publication Date
KR20060032460A true KR20060032460A (ko) 2006-04-17

Family

ID=37141836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040081412A KR20060032460A (ko) 2004-10-12 2004-10-12 반도체 소자의 배선 및 그 형성방법

Country Status (1)

Country Link
KR (1) KR20060032460A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150062626A (ko) * 2013-11-29 2015-06-08 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
CN114980477A (zh) * 2021-02-18 2022-08-30 合肥鑫晟光电科技有限公司 背板、背光源、照明装置及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150062626A (ko) * 2013-11-29 2015-06-08 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
CN114980477A (zh) * 2021-02-18 2022-08-30 合肥鑫晟光电科技有限公司 背板、背光源、照明装置及显示装置

Similar Documents

Publication Publication Date Title
US8138082B2 (en) Method for forming metal interconnects in a dielectric material
US6893959B2 (en) Method to form selective cap layers on metal features with narrow spaces
US6037664A (en) Dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US6297554B1 (en) Dual damascene interconnect structure with reduced parasitic capacitance
US6187672B1 (en) Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US7550822B2 (en) Dual-damascene metal wiring patterns for integrated circuit devices
JP3887282B2 (ja) 金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法
KR100422597B1 (ko) 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자
US8791013B2 (en) Pattern forming method
US20040232552A1 (en) Air gap dual damascene process and structure
US20060205204A1 (en) Method of making a semiconductor interconnect with a metal cap
US20070155165A1 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
KR100459733B1 (ko) 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법
KR20120106545A (ko) 금속 확산 방지막을 갖는 다마신 배선을 포함하는 집적 회로 장치 및 그 방법에 의해 제조된 장치
US7056826B2 (en) Method of forming copper interconnects
KR100703559B1 (ko) 듀얼다마신 구조를 가지는 반도체 소자 및 그 제조방법
KR100854910B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20060032460A (ko) 반도체 소자의 배선 및 그 형성방법
US6403471B1 (en) Method of forming a dual damascene structure including smoothing the top part of a via
CN108573912B (zh) 半导体结构及其形成方法
KR20080001905A (ko) 반도체 소자의 금속 배선 형성방법
US8048799B2 (en) Method for forming copper wiring in semiconductor device
KR100641498B1 (ko) 듀얼 다마신 구조를 갖는 금속 배선의 제조 방법
KR100338102B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100621228B1 (ko) 반도체 소자의 배선 및 배선연결부 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination