JPH10125637A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10125637A
JPH10125637A JP8291243A JP29124396A JPH10125637A JP H10125637 A JPH10125637 A JP H10125637A JP 8291243 A JP8291243 A JP 8291243A JP 29124396 A JP29124396 A JP 29124396A JP H10125637 A JPH10125637 A JP H10125637A
Authority
JP
Japan
Prior art keywords
polishing
film
mask layer
polished
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8291243A
Other languages
English (en)
Inventor
Masahiro Inohara
正弘 猪原
Tadashi Matsunou
正 松能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8291243A priority Critical patent/JPH10125637A/ja
Priority to US08/951,164 priority patent/US5948698A/en
Publication of JPH10125637A publication Critical patent/JPH10125637A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Abstract

(57)【要約】 【課題】 セルフアラインで研磨停止膜を形成すること
により、低価格で研磨停止膜として被研磨膜の研磨速度
を研磨停止膜の研磨速度で割算した研磨選択比が非常に
大きなマスク層を用いる半導体装置の製造方法を提供す
る。 【解決手段】 半導体基板１上の凹凸を有する被研磨膜
２の上に、研磨速度が遅い研磨停止膜３と、その上に被
研磨膜と研磨速度が同程度のマスク層５を堆積した後、
被研磨膜の凸部上のマスク層を化学的機械的研磨で除去
する。この状態で研磨停止膜のエッチングをマスク層が
エッチングされない条件で行い、段差凸部、段差側壁の
研磨停止層を除去する。凸部の研磨停止膜を化学的機械
的研磨を用いず化学反応を利用したエッチングで除去す
るので研磨速度が極めて遅い材料を選択できる。その
後、化学的機械的研磨によりマスク層と被研磨膜の凸部
を除去して被研磨膜を凹部と同一平面になるように平坦
化する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板に形成
された凹凸を有する堆積層を化学的機械的研磨（ＣＭ
Ｐ;Chemical Mechanical Polishing) により平坦化する
半導体装置の製造方法に関し、特に研磨停止膜の形成に
関するものである。
【０００２】
【従来の技術】集積回路の高密度化に伴う配線パターン
の微細化が進むにつれて、リングラフィ工程での焦点深
度の低減、凹凸段差部での加工の困難化が顕著になって
きている。そのため半導体基板の表面に形成される絶縁
膜などの堆積膜を平坦化することは精密な加工を行うた
めに必須となっている。現在堆積膜の平坦化を実現する
手段の一つとして化学的機械的研磨（ＣＭＰ）が用いら
れている。化学的機械的研磨では、平坦化したい堆積層
を堆積したままの状態で研磨を行った場合、研磨布が変
形して大きな面積の凹部へ接触が生ずることがある。こ
のような場合凹部の堆積膜も必要以上に除去されてしま
うことになる。従来この問題を解決するために、図１５
や図１６に示すような方法を用いている。まず、図１５
では、シリコン半導体基板１０主面には絶縁膜９を介し
て配線１が形成されている。この配線１の上にＣＶＤＳ
ｉＯ2 膜などの層間絶縁膜２を堆積させる。半導体基板
１０には配線１が主面上に選択的に配置されているの
で、層間絶縁膜２の表面には凹凸が形成されている。配
線１の上の部分には凸部が形成され、配線１が形成され
ていない絶縁膜９の上の部分には凹部が形成される。こ
の層間絶縁膜２の全表面には、カーボンなどの研磨停止
膜３を堆積する。この状態で化学的機械的研磨を行う。
【０００３】研磨装置の研磨布４が研磨停止膜３で被覆
された半導体基板１０の主面を研磨する。半導体基板１
０主面は、図の両側の凸部部分が研磨され、それは図の
中央部分の凹部の底面の研磨停止膜３と同じ平面になる
まで行われる。図１６では、シリコン半導体基板１０主
面に絶縁膜９、配線１、ＣＶＤＳｉＯ2 膜などの層間絶
縁膜２を形成し、この層間絶縁膜２の全表面には、カー
ボンなどの研磨停止膜３を堆積するまでは、図１５と同
じである。研磨停止膜３を堆積したあと、リソグラフィ
(Lithography) 技術を用いて、研磨停止膜３の上におい
てホトレジストのパターニングを行い、パターニングさ
れたホトレジストをマスクにして研磨停止膜３のエッチ
ングを行い、層間絶縁膜２の凹部にのみ研磨停止膜３を
形成する。このような状態で半導体基板１０の主面の化
学的機械的研磨を行う。半導体技術の分野では、リソグ
ラフィは、パターンを転写する意味に用いられている。
リソグラフィ工程は、フォトレジストにマスクパターン
を転写するプロセスとフォトレジストのパターンを用い
てその下地の膜をエッチング加工し、その後フォトレジ
ストを除去するプロセスから構成されている。
【０００４】
【発明が解決しようとする課題】平坦化したい堆積層を
堆積したままの状態で化学的機械的研磨を行うと、大き
な凹部の堆積膜も除去されてしまうという問題があり、
これを解決するために図１５に示す方法を用いた場合、
凸部の研磨停止層３を化学的機械的研磨に用いる研磨布
で除去する。そのため研磨停止層３としては被研磨膜で
ある層間絶縁膜２よりも研磨速度が遅いが現実的な時間
で除去できる研磨速度を有する材料である必要がある。
したがって、層間絶縁膜２の研磨速度を研磨停止層３の
研磨速度で割り算した研磨選択比（層間絶縁膜の研磨速
度／研磨停止膜）を大きく確保することができず、被研
磨膜２の層厚を研磨停止膜３の研磨速度で割り算した時
間以上に研磨布４が研磨停止膜３の凹部に触れると凸部
ばかりか凹部の被研磨膜２をも研磨除去してしまう（図
１７（ａ））。さらに、このまま化学的機械的研磨を継
続すると下地段差がない部分に新たな凹部が形成されて
しまい、完全な平坦化ができない（図１７（ｂ））。
【０００５】また、図１６に示す方法を用いた場合、研
磨停止膜３として、被研磨膜２の研磨速度を研磨停止層
３の研磨速度で割り算した研磨選択比が非常に大きい素
材を使用することができる。しかし、半導体装置の製造
費用を大幅に上昇させる複雑な工程を有するリソグラフ
ィ工程を必要とするという問題がある。本発明は、セル
フアラインで研磨停止膜を形成することにより、研磨停
止膜を使用しない場合と比較して大幅に半導体装置の製
造費の上昇を抑えつつ、研磨停止膜として、被研磨膜の
研磨速度を研磨停止膜の研磨速度で割算した研磨選択比
が非常に大きな材料を用いる半導体装置の製造方法を提
供する。
【０００６】
【課題を解決するための手段】半導体基板上の凹凸を有
する被研磨膜の上に、被研磨膜に対して研磨速度が非常
に遅い研磨停止膜と、その上に被研磨膜に対して研磨速
度が同程度のマスク層を堆積した後、被研磨膜の凸部上
のマスク層を化学的機械的研磨で除去する。この段階で
は段差高が十分にあるため、凹部には、研磨布が接触せ
ず、凹部のマスク層は除去されない。この状態で研磨停
止膜のエッチングをマスク層がエッチングされない条件
で行い、段差凸部、段差側壁の研磨停止層を除去する。
化学的機械的研磨の条件によっては段差側壁の研磨停止
膜は除去しない場合もある。この方法では、凸部の研磨
停止膜を化学的機械的研磨を用いず化学反応を利用した
エッチングで除去するため、研磨停止膜として被研磨層
に対する研磨速度が極めて遅い材料を選択することがで
きる。その後、化学的機械的研磨によりマスク層と被研
磨膜の凸部を除去して被研磨膜を凹部と同一平面になる
ように平坦化する。
【０００７】段差が低くなるにつれて、被研磨膜の凹部
で研磨布が研磨停止膜に接触するが本発明では、研磨停
止膜の研磨速度が極めて遅いため、研磨停止膜が消失し
て凹部の被研磨膜が除去されることはない。また、マス
ク層として、研磨速度が被研磨膜の研磨速度に対して遅
い材料を用いる場合には、研磨停止膜のエッチング後に
マスク層を化学反応を利用したエッチングで除去してか
ら、被研磨膜の段差を化学的機械的研磨で平坦化する。
従来、半導体基板主面を平坦化する技術は、通常、被研
磨膜形成→研磨停止膜形成→化学的機械的研磨→平坦化
のステップで行われるが、本発明では、被研磨膜形成→
研磨停止膜形成→マスク層形成→第１の化学的機械的研
磨→研磨停止膜エッチング→第２の化学的機械的研磨→
平坦化のステップで処理される。
【０００８】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、本発明に用いられるシリコン
半導体などのウェーハ表面を平坦化する化学的機械的研
磨（ＣＭＰ）用研磨装置の構成と動作を説明する。この
研磨装置には、台上にベアリングを介して研磨盤受けが
配置されている。この研磨受け上には研磨盤が取り付け
られている。この研磨盤上にはウェーハを研磨する研磨
布が張り付けられている。研磨受け及び研磨盤を回転さ
せるためにこれらの中心部分に駆動シャフトが接続され
ている。この駆動シャフトは、モータにより回転ベルト
を介して回転される。一方、ウェーハは、研磨布と対抗
する位置にくるように真空などにより、テンプレート及
び吸着布が設けられた吸着盤により吸着されている。こ
の吸着盤は、駆動シャフトに接続されている。また、こ
の駆動シャフトは、モータによりギアを介し回転され
る。駆動シャフトは、上下方向の移動に対し研磨盤上方
に配置された駆動台に固定されている。このような構造
によって、シリンダによる上下の移動に伴い、駆動台が
上下移動し、これにより吸着盤に固定されたウェーハが
研磨布に押しつけられたり、研磨布から離れたりする。
ウェーハと研磨布の間には目的に応じて研磨剤が流され
これによりウェーハの研磨が行われる。ウェーハは、研
磨の間に別の駆動系によりＸ−Ｙ方向（水平方向）に移
動可能となっている。
【０００９】次に、図１乃至図３を参照して第１の実施
例を説明する。シリコン半導体基板１０主面にはＳｉＯ
2 などの絶縁膜９を介してアルミニウムなどの金属や合
金等からなる配線１が形成されている。この配線１の上
にＣＶＤＳｉＯ2 膜などの層間絶縁膜２を堆積させる。
半導体基板１０には配線１が主面上に選択的に配置され
ているので、層間絶縁膜２の表面には凹凸が形成されて
いる。凸部と凹部との段差は、４００〜１５００ｎｍ程
度である。配線１の上の部分には凸部が形成され、配線
１が形成されていない絶縁膜９の上の部分には凹部が形
成される。この層間絶縁膜２の全表面には、例えば、化
学気相成長（ＣＶＤ）法やスパッタリング法などにより
カーボンからなる研磨停止膜３を１０ｎｍ程度の膜厚に
堆積する。本発明では、カーボン以外に、窒化シリコン
（Ｓｉ3 Ｎ4 ）、ポリシリコン、タングステンシリサイ
ドなどの金属シリサイドなどを用いることができる。研
磨停止膜３としては、層間絶縁膜２と比較して研磨速度
が１／１０以下の極めて遅い材料を用いる。研磨停止膜
の膜厚は、配線の高さ、化学的機械的研磨の条件、研磨
停止膜の材料によって決定される。研磨停止膜の上に
は、さらに、層間絶縁膜２と研磨速度が同程度のマスク
層５を化学気相成長法、スパッタリング法により、例え
ば、１００〜５００ｎｍ程度堆積する。マスク層５とし
ては、例えば、シリコン酸化膜を用いる。
【００１０】この時の状態で、半導体基板１０主面を化
学的機械的研磨により研磨する。研磨に用いる研磨布４
は、主面のマスク層５に接触している（図１（ａ））。
この研磨布４を用いた研磨により凸部のマスク層５を除
去する。このとき凹部及び段差部のマスク層５は研磨布
４が接触しないため除去されない（図１（ｂ））。次
に、マスク層５がエッチングされない条件で半導体技術
において良く知られた、例えば、ドライエッチングなど
により凸部及び段差側壁部の研磨停止膜３をエッチング
除去する（図２（ａ））。この場合には段差側壁部のマ
スク層５と層間絶縁膜２の間には空間が存在する。エッ
チング条件によって、図２（ａ）に示すように凹部底
部まで研磨停止膜３が除去される、凹部側壁の途中ま
で研磨停止膜３が除去される（図２（ｂ））、凸部の
研磨停止膜３のみが除去される（図２（ｃ））、という
３つの状態が起こり得る。
【００１１】マスク層５の厚さは、研磨停止膜３を除去
するエッチング条件によって変えることができる。その
後、凸部部分の層間絶縁膜２と凹部部分のマスク層５
を、化学的機械的研磨で同時に除去する（図２
（ｄ））。研磨が終了すると、凹部の層間絶縁膜２は除
去されず、層間絶縁膜２は完全に平坦化される（図
３）。段差が低くなるにつれて、被研磨膜の凹部で研磨
布が研磨停止膜に接触するが、研磨停止膜の研磨速度が
極めて遅いため、研磨停止膜が消失して凹部の被研磨膜
が除去されることはない。また、マスク層として、研磨
速度が被研磨膜の研磨速度に対して遅い材料を用いる場
合には、研磨停止膜のエッチング後にマスク層を化学反
応を利用したエッチングで除去してから被研磨膜の段差
を化学的機械的研磨で平坦化する。つまり、リソグラフ
ィ技術を用いないで凹部にのみ研磨停止膜を残存させて
から化学的機械的研磨を行うので平坦化が安価で容易に
できる。
【００１２】次に、図４を参照して第２の実施例を説明
する。図２（ａ）までの工程は第１の実施例と同じであ
る。その後、全面のマスク層５を除去する（図４
（ａ））。そして、層間絶縁膜２の凸部を化学的機械的
研磨により除去する（図４（ｂ））。マスク層５を除去
する方法は、例えば、マスク層のエッチングレートが研
磨停止膜のエッチングレートより大きいエッチング方法
により行う。全面のマスク層５を除去してから、層間絶
縁膜２の研磨を行うため、マスク層５として、層間絶縁
膜２よりも研磨速度が遅いシリコン窒化膜、タングステ
ンなどの材料を用いることができる。
【００１３】次に、図５及び図６を参照して第３の実施
例を説明する。シリコン半導体基板１０主面にはＳｉＯ
2 などの絶縁膜９を介してアルミニウムなどの配線１が
形成されている。この配線１の上にバイアススパッタリ
ングを伴うＣＶＤＳｉＯ2 膜などの層間絶縁膜２を堆積
させる。バイアススパッタリングを伴うＣＶＤの場合に
は、凸部両側の角のエッチングと基板全面への堆積が同
時に行われるために、配線１上の層間絶縁膜２は、図５
のように幅広な配線上の層間絶縁膜厚が厚くなり、幅狭
な配線上の層間絶縁膜は、薄くなる形状を生ずる。した
がって、基板上に凹凸を有する層間絶縁膜が形成され
る。凸部と凹部との段差は、４００〜１５００ｎｍ程度
である。この層間絶縁膜２の全表面には、化学気相成長
法やスパッタリング法などにより、例えば、カーボンか
らなる研磨停止膜３を１０ｎｍ程度の膜厚に堆積する。
研磨停止膜３としては、層間絶縁膜２と比較して研磨速
度が１／１０以下の極めて遅い材料を用いる。研磨停止
膜の膜厚は、配線の高さ、化学的機械的研磨の条件、研
磨停止膜の材料によって決定される。研磨停止膜の上に
は、さらに、層間絶縁膜２と研磨速度が同程度のマスク
層５を化学気相成長法、スパッタリング法により、例え
ば、１００〜５００ｎｍ程度堆積する。
【００１４】マスク層５としては、例えば、シリコン酸
化膜を用いる。この状態で、半導体基板１０主面を化学
的機械的研磨により研磨する。研磨に用いる研磨布４
は、主面のマスク層５に接触している（図５（ａ））。
この研磨布４を用いた研磨により凸部のマスク層５を除
去する。このとき凹部のマスク層５は除去されない。次
に、マスク層５がエッチングされない条件で研磨停止膜
３を半導体技術において良く知られた、例えば、ドライ
エッチングなどにより層間絶縁膜２の凸部と段差側壁上
の研磨停止膜３をエッチング除去する（図５（ｂ））。
エッチング条件によって、図５（ｂ）に示すように凹
部底部まで研磨停止膜３が除去される、凹部側壁の途
中まで研磨停止膜３が除去される（図５（ｃ））、凸
部の研磨停止膜３のみが除去される（図５（ｄ））、と
いう３つの状態が起こり得る。マスク層５の厚さは、研
磨停止膜３を除去するエッチング条件によって変えるこ
とができる。この実施例では段差側壁上の研磨停止膜
は、エッチング除去されているので、その上に存在する
マスク層５の段差側壁部分６は、浮いた状態になってい
る。次に、凸部部分の層間絶縁膜２と凹部部分のマスク
層５を、化学的機械的研磨で同時に除去する。研磨が終
了すると、凹部の層間絶縁膜２は除去されず、層間絶縁
膜２は完全に平坦化される（図６）。
【００１５】段差が低くなるにつれて、被研磨膜の凹部
で研磨布が研磨停止膜に接触するが研磨停止膜の研磨速
度が極めて遅いため、研磨停止膜が消失して凹部の被研
磨膜が除去されることはない。またマスク層として研磨
速度が被研磨膜の研磨速度に対して遅い材料を用いる場
合には、研磨停止膜のエッチング後にマスク層を化学反
応を利用したエッチングで除去してから被研磨膜の段差
を化学的機械的研磨で平坦化する。つまり、リソグラフ
ィ技術を用いないで凹部にのみ研磨停止膜を残存させて
から化学的機械的研磨を行うので平坦化が安価で容易に
できる。段差側壁に研磨停止膜がないので研磨を容易に
行うことができる。
【００１６】次に、図７及び図８を参照して第４の実施
例を説明する。シリコン半導体基板１０主面にはＳｉＯ
2 などの絶縁膜９を介してアルミニウムなどの配線１が
形成されている。この配線１の上にバイアススパッタリ
ングを伴うＣＶＤＳｉＯ2 膜などの層間絶縁膜２を堆積
させる。バイアススパッタリングを伴うＣＶＤの場合に
は、凸部両側の角のエッチングと基板全面への堆積が同
時に行われるために、配線１上の層間絶縁膜２は、図５
のように幅広な配線上の層間絶縁膜厚が厚くなり、幅狭
な配線上の層間絶縁膜は、薄くなる形状を生ずる。した
がって、基板上に凹凸を有する層間絶縁膜が形成され
る。この層間絶縁膜２の全表面には、化学気相成長法や
スパッタリング法などにより、例えば、カーボンなどの
研磨停止膜３を５０ｎｍ程度の膜厚に堆積する。研磨停
止膜３としては、層間絶縁膜２と比較して研磨速度が１
／１０以下の極めて遅い材料を用いる。研磨停止膜の膜
厚は、配線の高さ、化学的機械的研磨の条件、研磨停止
膜の材料によって決定される。研磨停止膜の上には、さ
らに、層間絶縁膜２と研磨速度が同程度のマスク層５を
化学気相成長法により、例えば、１００ｎｍ程度堆積す
る。マスク層５としては、例えば、シリコン酸化膜を用
いる。
【００１７】次に、マスク層５をスパッタリングにより
エッチングして層間絶縁膜２の凸部部分と凹部部分のマ
スク層５を残して段差側壁部分のマスク層５を除去す
る。図７（ａ）に示すような段差側壁部にマスク層５が
存在しない形状は、スパッタリングと同時に膜の堆積を
行う方式のＣＶＤによっても実現される。この状態で、
半導体基板１０主面を化学的機械的研磨により研磨す
る。研磨に用いる研磨布４は、凸部のマスク層５に接触
している（図７（ａ））。この研磨により凸部のマスク
層５を除去する。このとき凹部のマスク層５は除去され
ない。この状態で半導体基板１０主面をエッチングして
露出している凸部部分の研磨停止膜３と段差側壁部の研
磨停止膜３とを除去する（図７（ｂ））。次に、凸部部
分の層間絶縁膜２と凹部部分のマスク層５を、化学的機
械的研磨で研磨する。研磨が終了すると凹部の層間絶縁
膜２は除去されず、層間絶縁膜２は完全に平坦化される
（図８）。段差が低くなるにつれて、被研磨膜の凹部で
研磨布が研磨停止膜に接触するが研磨停止膜の研磨速度
が極めて遅いため、研磨停止膜が消失して凹部の被研磨
膜が除去されることはない。
【００１８】また、マスク層として、研磨速度が被研磨
膜の研磨速度に対して遅い材料を用いる場合には、研磨
停止膜のエッチング後にマスク層を化学反応を利用した
エッチングで除去してから被研磨膜の段差を化学的機械
的研磨で平坦化する。つまりリソグラフィ技術を用いな
いで凹部にのみ研磨停止膜を残存させてから化学的機械
的研磨を行うので平坦化が安価で容易にできる。段差側
壁に研磨停止膜がないので研磨が容易に行うことができ
る。マスク層の形成を化学気相成長法による堆積とスパ
ッタリングによるエッチングを併用する方法で行うので
段差側壁部にはマスク層が形成されず、従って、マスク
層の下の研磨停止膜が除去されてマスク層だけが残った
形状（図５（ｂ）に示す６を参照）が形成されず化学的
機械的研磨による凸部の層間絶縁膜２と凹部のマスク層
５の同時除去を容易にする。
【００１９】次に、図９及び図１０を参照して第５の実
施例を説明する。この実施例では、半導体基板の主面に
形成された溝内に絶縁物などの充填物を充填し平坦化す
る方法について説明する。この方法は、埋め込み素子分
離領域の形成に適用される。シリコン半導体基板１０主
面には所定の大きさの溝（トレンチ）７が形成されてい
る。まず、この溝７を含む主面上にＣＶＤＳｉＯ2 膜な
どの絶縁膜８を堆積させる。半導体基板１０には溝が主
面に選択的に形成配置されているので、絶縁膜８の表面
には凹凸が形成されている。絶縁膜８の表面は、溝７の
上の部分には凹部が形成され、溝７が形成されていない
絶縁膜８の上の部分には凸部が形成される。この絶縁膜
８の全表面には、化学気相成長法やスパッタリング法な
どにより、例えば、カーボンからなる研磨停止膜３を１
０ｎｍ程度の膜厚に堆積する。研磨停止膜３としては、
絶縁膜２と比較して研磨速度が１／１０以下の極めて遅
い材料を用いる。研磨停止膜３の膜厚は、配線の高さ、
化学的機械的研磨の条件、研磨停止膜３の材料によって
決定される。研磨停止膜３の上には、絶縁膜８と研磨速
度が同程度のマスク層５を化学気相成長法、スパッタリ
ング法により例えば、１００〜５００ｎｍ程度堆積させ
る。マスク層５としては、例えば、シリコン酸化膜を用
いる。この状態で、半導体基板１０主面を化学的機械的
研磨により研磨する。
【００２０】研磨に用いる研磨布４は、主面凸部のマス
ク層５に接触している（図９（ａ））。この研磨布４を
用いた研磨により凸部のマスク層５を除去する。このと
き凹部のマスク層５は除去されない。次に、マスク層５
がエッチングされない条件で研磨停止膜３を半導体技術
において良く知られた、例えば、ドライエッチングなど
により絶縁膜８の凸部と段差側壁上の研磨停止膜３をエ
ッチング除去する（図９（ｂ））。エッチング条件によ
って、図９（ｂ）に示すように凹部底部まで研磨停止
膜３が除去される、凹部側壁の途中まで研磨停止膜３
が除去される（図９（ｃ））、凸部の研磨停止膜３の
みが除去される（図９（ｄ））、という３つの状態が起
こり得る。マスク層５の厚さは、研磨停止膜３を除去す
るエッチング条件によって変えることができる。この実
施例では段差側壁上の研磨停止膜は、エッチング除去さ
れているので、その上に存在するマスク層５の段差側壁
部分６は、浮いた状態になっている。次に、凸部部分の
絶縁膜８と凹部部分のマスク層５を、化学的機械的研磨
で同時に除去する。研磨が終了すると、凹部の絶縁膜８
は除去されず、絶縁膜８は完全に平坦化される（図１
０）。
【００２１】研磨停止膜を半導体基板１０表面の凸部と
同じ高さに形成することにより、絶縁膜８の平坦化と同
時に、半導体基板１０の表面の溝７以外の領域上の絶縁
膜８を完全に除去することができ、埋め込み素子分離と
することができる。また、この方法は、表面に凹凸を有
するシリコン基板７上に、化学気相成長法による堆積
と、スパッタリングによるエッチングを同時に行うこと
により形成した絶縁膜の平坦化に対しても同様の効果を
有する。段差が低くなるにつれて、被研磨膜の凹部で研
磨布が研磨停止膜に接触するが研磨停止膜の研磨速度が
極めて遅いため、研磨停止膜が消失して凹部の被研磨膜
が除去されることはない。また、マスク層として、研磨
速度が被研磨膜の研磨速度に対して遅い材料を用いる場
合には、研磨停止膜のエッチング後にマスク層を化学反
応を利用したエッチングで除去してから被研磨膜の段差
を化学的機械的研磨で平坦化する。リソグラフィ技術を
用いないで凹部にのみ研磨停止膜を残存させてから化学
的機械的研磨を行うので平坦化が安価で容易にできる。
また、段差側壁に研磨停止膜がないので研磨が容易に行
うことができる。
【００２２】次に、図１１を参照して第６の実施例を説
明する。この実施例では、半導体基板の主面上に形成さ
れた絶縁膜の配線溝内に埋め込み材料を充填し、かつ、
この埋め込み材料の平坦化を行い、配線間の絶縁をする
方法について説明する。シリコン半導体基板１０主面上
にＣＶＤＳｉＯ2 膜などの層間絶縁膜２を堆積させる。
この層間絶縁膜２をパターニングして配線溝１１を形成
する。この配線溝１１を含めて層間絶縁膜２上に、例え
ば、Ｃｕ又はＣｕ合金の金属膜１２を堆積させる。金属
膜１２には、層間絶縁膜２の配線溝１１の上の部分に凹
部が形成され、配線溝１１が形成されていない層間絶縁
膜２の上の部分に凸部が形成されている。この金属膜１
２の全表面には、化学気相成長法やスパッタリング法な
どにより、例えば、カーボンからなる研磨停止膜３を１
０ｎｍ程度の膜厚に堆積する。研磨停止膜３としては、
絶縁膜２と比較して研磨速度が１／１０以下の極めて遅
い材料を用いる。研磨停止膜３の膜厚は、配線の高さ、
化学的機械的研磨の条件、研磨停止膜３の材料によって
決定される。研磨停止膜３の上には、金属膜１２と研磨
速度が同程度のマスク層５を化学気相成長法、スパッタ
リング法により例えば、１００〜５００ｎｍ程度堆積さ
せる。この状態で、半導体基板１０主面を化学的機械的
研磨により研磨する。
【００２３】研磨に用いる研磨布４は、主面凸部のマス
ク層５に接触している（図１１（ａ））。この研磨布４
を用いた研磨により凸部のマスク層５を除去する。この
とき凹部のマスク層５は除去されない。次に、マスク層
５がエッチングされない条件で研磨停止膜３を半導体技
術において良く知られた、例えば、ドライエッチングな
どにより金属膜１２の凸部と段差側壁上の研磨停止膜３
をエッチング除去する。マスク層５の厚さは、研磨停止
膜３を除去するエッチング条件によって変えることがで
きる。この実施例では段差側壁上の研磨停止膜は、エッ
チング除去されているので、その上に存在するマスク層
５の段差側壁部分は、浮いた状態になっている。次に、
凸部部分の金属膜１２と凹部部分のマスク層５を、化学
的機械的研磨で同時に除去する。研磨が終了すると、凹
部の金属膜１２は除去されず、金属膜１２は完全に平坦
化される（図１１（ｂ））。研磨停止膜を半導体基板１
０表面の凸部と同じ高さに形成することにより、金属膜
１２の平坦化と同時に、半導体基板１０の表面の配線溝
１１以外の領域上の金属膜１２を完全に除去することが
できる。従って配線溝間は電気的に絶縁される。図１１
（ｂ）に示す平坦化された金属膜１２及び層間絶縁膜２
の上にさらに層間絶縁膜を堆積してさらに上層の配線を
形成することができる。
【００２４】段差が低くなるにつれて、被研磨膜の凹部
で研磨布が研磨停止膜に接触するが研磨停止膜の研磨速
度が極めて遅いため、研磨停止膜が消失して凹部の被研
磨膜が除去されることはない。また、マスク層として、
研磨速度が被研磨膜の研磨速度に対して遅い材料を用い
る場合には、研磨停止膜のエッチング後にマスク層を化
学反応を利用したエッチングで除去してから被研磨膜の
段差を化学的機械的研磨で平坦化する。リソグラフィ技
術を用いないで凹部にのみ研磨停止膜を残存させてから
化学的機械的研磨を行うので平坦化が安価で容易にでき
る。また、段差側壁に研磨停止膜がないので研磨が容易
に行うことができる。埋め込まれる金属膜は、Ａｌもし
くはＡｌ合金を用いることもできる。
【００２５】次に、図１２乃至図１４を参照して第７の
実施例を説明する。この実施例では、第５の実施例（図
９及び図１０参照）と同じ様に半導体基板の主面に形成
された溝（トレンチ）内に絶縁物などの充填物を充填し
平坦化する方法について説明する。図１２は、半導体基
板の平面図、図１３は、溝形成工程を示す製造工程断面
図、図１４は、溝に絶縁物を充填し、表面を平坦化する
製造工程断面図である。半導体基板１０において、溝
は、埋め込み素子分離領域であり、この領域に囲まれた
領域は、トランジスタなどが形成される素子領域１５で
ある（図１２（ａ））。まず、半導体基板１０の全面
に、例えば、ポリシリコン膜からなる溝形成マスク１３
を形成する。次に、溝形成マスク１３に所定パターンの
フォトレジスト１４を配置形成し、このフォトレジスト
１４をマスクにして溝形成マスク１３をパターニングし
て溝形成領域を露出させる（図１３（ａ））。そしてフ
ォトレジスト１４をつけたまま、即ち溝形成マスク１３
及びフォトレジスト１４をマスクとして半導体基板１０
の表面をＲＩＥ(Reactive Ion Etching)などによりエッ
チングを行って溝７を形成する（図１２（ｂ）、図１３
（ｂ））。溝７を形成する場合、フォトレジスト１４を
除去して溝形成マスクのみをマスクにしてエッチングを
行う方法もある（図１２（ｃ）、図１３（ｃ））。
【００２６】この溝７を含む半導体基板１０主面の表面
上にＣＶＤＳｉＯ2 膜などの絶縁膜８を堆積させる。半
導体基板１０には溝が主面に選択的に形成配置されてい
るので、絶縁膜８の表面には凹凸が形成されている。ま
た、素子領域１５の表面には、溝形成マスク１３が除去
されないでその表面を被覆している。溝７には絶縁膜８
が充填されている。絶縁膜８の表面は、溝７の上の部分
には凹部が形成され、素子領域１５を被覆する絶縁膜８
上の部分には凸部が形成される。この絶縁膜８の全表面
には、化学気相成長法やスパッタリング法などにより、
例えば、カーボンからなる研磨停止膜３を１０ｎｍ程度
の膜厚に堆積する。研磨停止膜３としては、絶縁膜８と
比較して研磨速度が１／１０以下の極めて遅い材料を用
いる。研磨停止膜３の膜厚は、配線の高さ、化学的機械
的研磨の条件、研磨停止膜３の材料によって決定され
る。溝７に充填された絶縁膜８上の研磨停止膜３と素子
領域１５上の溝形成マスク１３とは多少の段差は許され
るものの実質的に同一平面を構成するように絶縁膜８の
膜厚を調整する。研磨停止膜３の上には、絶縁膜８と研
磨速度が同程度のマスク層５を化学気相成長法、スパッ
タリング法により例えば、１００〜５００ｎｍ程度堆積
させる。マスク層５としては例えば、シリコン酸化膜を
用いる。この状態で、半導体基板１０主面を化学的機械
的研磨により研磨する。研磨に用いる研磨布４は、主面
凸部のマスク層５に接触している。
【００２７】この研磨により凸部のマスク層５を除去す
る。このとき凹部のマスク層５は除去されない。次に、
マスク層５がエッチングされない条件で研磨停止膜３を
半導体技術において良く知られた、例えば、ドライエッ
チングなどにより絶縁膜８の凸部と段差側壁上の研磨停
止膜３をエッチング除去する。次に、凸部部分の絶縁膜
８と凹部部分のマスク層５を、化学的機械的研磨で同時
に除去する。研磨が終了すると、凹部の絶縁膜８は除去
されず、絶縁膜８は完全に平坦化される（図１４
（ｂ））。研磨停止膜を半導体基板１０表面の凸部と同
じ高さに形成することにより、絶縁膜８の平坦化と同時
に、半導体基板１０の表面の溝７以外の領域上の絶縁膜
８を完全に除去することができ、埋め込み素子分離とす
ることができる。研磨終了後は、絶縁膜８上の研磨停止
膜３と素子領域１５の溝形成マスク１３とを除去して次
の工程に移行する。溝形成マスクが研磨停止膜と同じ役
割を果たすので工程を増やさずに研磨（ＣＭＰ）をより
確実に行うことができる。また、溝形成マスクと研磨停
止膜とを同一材料（例えば、カーボン、ポリシリコン、
窒化シリコン）で形成すれば、これらを除去するときに
容易になる。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
セルフアラインで研磨停止膜を形成することが可能で、
研磨停止膜パターニング用のフォトマスクを作成した場
合に比較して大幅な半導体装置の製造費の上昇を抑える
ことができ、また、研磨すべきでない凹部にのみ研磨停
止膜が存在することから研磨停止膜として、被研磨膜の
研磨速度を研磨停止膜の研磨速度で割り算した研磨選択
比が非常に大きい材料を用いることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の化学的機械的研磨を説
明する半導体基板の断面図。
【図２】本発明の第１の実施例の化学的機械的研磨を説
明する半導体基板の断面図。
【図３】本発明の第１の実施例の化学的機械的研磨を説
明する半導体基板の断面図。
【図４】本発明の第２の実施例の化学的機械的研磨を説
明する半導体基板の断面図。
【図５】本発明の第３の実施例の化学的機械的研磨を説
明する半導体基板の断面図。
【図６】本発明の第３の実施例の化学的機械的研磨を説
明する半導体基板の断面図。
【図７】本発明の第４の実施例の化学的機械的研磨を説
明する半導体基板の断面図。
【図８】本発明の第４の実施例の化学的機械的研磨を説
明する半導体基板の断面図。
【図９】本発明の第５の実施例の化学的機械的研磨を説
明する半導体基板の断面図。
【図１０】本発明の第５の実施例の化学的機械的研磨を
説明する半導体基板の断面図。
【図１１】本発明の第６の実施例の化学的機械的研磨を
説明する半導体基板の断面図。
【図１２】本発明の第７の実施例の溝形成工程を説明す
る半導体基板の断面図。
【図１３】本発明の第７の実施例の溝形成工程を説明す
る半導体基板の断面図。
【図１４】本発明の第７の実施例の化学的機械的研磨を
説明する半導体基板の断面図。
【図１５】従来の化学的機械的研磨方法を説明する半導
体基板の断面図。
【図１６】従来の化学的機械的研磨方法を説明する半導
体基板の断面図。
【図１７】従来の化学的機械的研磨方法を説明する半導
体基板の断面図。
【符号の説明】
１・・・配線、 ２・・・層間絶縁膜、 ３・・・
研磨停止膜、４・・・研磨布、 ５・・・マスク層、
６・・・マスク層の浮いた部分、７・・・溝、 ８、
９・・・絶縁膜、 １０・・・半導体基板、１１・・
・コンタクト孔、 １２・・・金属膜、 １３・・・溝
形成マスク、１４・・・フォトレジスト、 １５・・
・素子領域。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板主面に形成された凹部及び凸
    部を有する被研磨膜の上に研磨停止膜を堆積させる工程
    と、 前記研磨停止膜の上に研磨速度が前記研磨停止膜より速
    いマスク層を堆積させる工程と、 前記半導体基板主面を化学的機械的研磨により研磨して
    前記マスク層の前記凸部部分のみを選択的に除去する工
    程と、 前記半導体基板主面をエッチングすることにより前記研
    磨停止膜の前記凸部部分を除去する工程と、 前記被研磨膜の前記凸部を化学的機械的研磨により研磨
    して除去することによりこの被研磨膜を平坦化する工程
    とを備えていることを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】 半導体基板主面に形成された凹部及び凸
    部を有する被研磨膜の上に研磨停止膜を堆積させる工程
    と、 前記研磨停止膜の上に研磨速度が前記研磨停止膜より速
    いマスク層を堆積させる工程と、 前記半導体基板主面を化学的機械的研磨により研磨して
    前記マスク層の前記凸部部分のみを選択的に除去する工
    程と、 前記半導体基板主面をエッチングすることにより前記研
    磨停止膜の前記凸部部分及びこの凸部と前記凹部との間
    の段差側壁部分を除去する工程と、 前記被研磨膜の前記凸部を化学的機械的研磨により研磨
    して除去することによりこの被研磨膜を平坦化する工程
    とを備えていることを特徴とする半導体装置の製造方
    法。
  3. 【請求項３】 前記研磨停止膜の前記凸部部分及びこの
    凸部と前記凹部との間の段差側壁部分を除去する処理に
    より前記マスク層の前記段差側壁部分は、この被研磨膜
    の段差側壁部分とは離れた状態にあることを特徴とする
    請求項２に記載の半導体装置の製造方法。
  4. 【請求項４】 半導体基板主面に形成された凹部及び凸
    部を有する被研磨膜の上に研磨停止膜を堆積させる工程
    と、 前記研磨停止膜の上に研磨速度が前記研磨停止膜より速
    いマスク層を堆積させる工程と、 前記半導体基板主面を化学的機械的研磨により研磨して
    前記マスク層の前記凸部部分のみを選択的に除去する工
    程と、 前記半導体基板主面をエッチングすることにより前記研
    磨停止膜の前記凸部部分及びこの凸部と前記凹部との間
    の段差側壁部分の一部を除去する工程と、 前記被研磨膜の前記凸部を化学的機械的研磨により研磨
    して除去することによりこの被研磨膜を平坦化する工程
    とを備えていることを特徴とする半導体装置の製造方
    法。
  5. 【請求項５】 前記研磨停止膜の前記凸部部分及びこの
    凸部と前記凹部との間の段差側壁部分一部を除去する処
    理により、前記マスク層の前記段差側壁部分は、この被
    研磨膜の段差側壁部分の一部とは離れた状態にあること
    を特徴とする請求項４に記載の半導体装置の製造方法。
  6. 【請求項６】 半導体基板主面に形成された凹部及び凸
    部を有する被研磨膜の上に研磨停止膜を堆積させる工程
    と、 前記研磨停止膜の上に研磨速度が前記研磨停止膜より速
    いマスク層を堆積させる工程と、 前記半導体基板主面を化学的機械的研磨により研磨して
    前記マスク層の前記凸部部分のみを選択的に除去する工
    程と、 前記半導体基板主面をエッチングにより前記研磨停止膜
    の前記凸部部分を除去する工程と、 前記マスク層の半導体基板上に残された部分を除去する
    工程と、 前記マスク層の前記残された部分を除去してから前記被
    研磨膜の前記凸部を化学的機械的研磨により研磨して除
    去することによりこの被研磨膜を平坦化する工程とを備
    えていることを特徴とする半導体装置の製造方法。
  7. 【請求項７】 前記マスク層は、前記被研磨膜と同じ材
    料から形成されていることを特徴とする請求項１乃至請
    求項６のいずれかに記載の半導体装置の製造方法。
  8. 【請求項８】 前記研磨停止膜は、前記エッチングによ
    るエッチングレートが前記被研磨膜及び前記マスク層よ
    り大きいことを特徴とする請求項１乃至請求項７のいず
    れかに記載の半導体装置の製造方法。
  9. 【請求項９】 前記マスク層は、前記エッチングによる
    エッチングレートが前記被研磨膜と同じであることを特
    徴とする請求項１乃至請求項８のいずれかに記載の半導
    体装置の製造方法。
  10. 【請求項１０】 前記エッチングは、ドライエッチング
    であることを特徴とする請求項１乃至請求項９のいずれ
    かに記載の半導体装置の製造方法。
  11. 【請求項１１】 半導体基板主面に形成され、この主面
    を露出させたコンタクト孔を有する絶縁膜の上に被研磨
    膜である金属膜を堆積させる工程と、 前記半導体基板主面に形成され凹部及び凸部を有する前
    記金属膜の上に研磨停止膜を堆積させる工程と、 前記研磨停止膜の上に研磨速度が前記研磨停止膜より速
    いマスク層を堆積させる工程と、 前記半導体基板主面を化学的機械的研磨により研磨して
    前記マスク層の前記凸部部分のみを選択的に除去する工
    程と、 前記半導体基板主面をエッチングして前記研磨停止膜の
    前記凸部部分を除去する工程と、 前記金属膜の前記凸部を化学的機械的研磨により研磨し
    て除去することによりこのコンタクト孔内に前記金属膜
    を埋め込むと共にこの金属膜と前記絶縁膜とを同一平面
    に平坦化する工程とを備えていることを特徴とする半導
    体装置の製造方法。
  12. 【請求項１２】 前記半導体基板主面の表面領域に所定
    パターンの溝を形成する工程と、 前記半導体基板主面に凹部及び凸部を有する被研磨膜で
    ある絶縁膜を形成する工程と、 前記絶縁膜の上に研磨停止膜を堆積させる工程と、 前記研磨停止膜の上に研磨速度が前記研磨停止膜より速
    いマスク層を堆積させる工程と、 前記半導体基板主面を化学的機械的研磨により研磨して
    前記マスク層の前記凸部部分のみを選択的に除去する工
    程と、 前記半導体基板主面をエッチングして前記研磨停止膜の
    前記凸部部分及びこの凸部と前記凹部との間の段差側壁
    部分を除去する工程と、 前記絶縁膜の前記凸部を化学的機械的研磨により研磨し
    て除去することによりこの絶縁膜を前記溝部に埋め込む
    と共に前記半導体基板主面を平坦化する工程とを備えて
    いることを特徴とする半導体装置の製造方法。
JP8291243A 1996-10-15 1996-10-15 半導体装置の製造方法 Pending JPH10125637A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8291243A JPH10125637A (ja) 1996-10-15 1996-10-15 半導体装置の製造方法
US08/951,164 US5948698A (en) 1996-10-15 1997-10-15 Manufacturing method of semiconductor device using chemical mechanical polishing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8291243A JPH10125637A (ja) 1996-10-15 1996-10-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10125637A true JPH10125637A (ja) 1998-05-15

Family

ID=17766340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8291243A Pending JPH10125637A (ja) 1996-10-15 1996-10-15 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5948698A (ja)
JP (1) JPH10125637A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284560B1 (en) 1998-12-18 2001-09-04 Eastman Kodak Company Method for producing co-planar surface structures
JP2002324797A (ja) * 2001-04-24 2002-11-08 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6627510B1 (en) * 2002-03-29 2003-09-30 Sharp Laboratories Of America, Inc. Method of making self-aligned shallow trench isolation
KR100521050B1 (ko) * 2003-12-30 2005-10-11 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
US8580691B2 (en) * 2011-04-14 2013-11-12 Robert Bosch Gmbh Method of forming non-planar membranes using CMP
CN106783586B (zh) * 2017-02-14 2020-06-16 上海华虹宏力半导体制造有限公司 一种改善存储器单元字线化学机械研磨工艺窗口的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100195243B1 (ko) * 1996-09-05 1999-06-15 윤종용 얕은 트랜치 분리를 이용한 반도체 장치의 제조방법
US5792707A (en) * 1997-01-27 1998-08-11 Chartered Semiconductor Manufacturing Ltd. Global planarization method for inter level dielectric layers of integrated circuits
US5804490A (en) * 1997-04-14 1998-09-08 International Business Machines Corporation Method of filling shallow trenches

Also Published As

Publication number Publication date
US5948698A (en) 1999-09-07

Similar Documents

Publication Publication Date Title
US5302233A (en) Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP)
JP2702398B2 (ja) 半導体構造物上に平坦な表面を形成する方法
US5943590A (en) Method for improving the planarity of shallow trench isolation
US5663107A (en) Global planarization using self aligned polishing or spacer technique and isotropic etch process
JP2874486B2 (ja) ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法
JP2001015460A (ja) 半導体装置の製造方法
JPH09162292A (ja) 半導体装置の製造方法
US6541349B2 (en) Shallow trench isolation using non-conformal dielectric and planarizatrion
JPH0774175A (ja) 半導体装置及びその製造方法
JP3302142B2 (ja) 半導体装置の製造方法
JP2000174022A (ja) アライメントマークを形成する方法
JPH10125637A (ja) 半導体装置の製造方法
US6387808B1 (en) Method of correcting topographical effects on a micro-electronic substrate
US6087262A (en) Method for manufacturing shallow trench isolation structure
JP3636887B2 (ja) 半導体基板の平坦化方法
US6723644B2 (en) Method of fabricating a semiconductor device using two chemical mechanical polishing processes to polish regions having different conductive pattern densities
JP3311486B2 (ja) 集積回路平坦化方法
US7074702B2 (en) Methods of manufacturing semiconductor devices
US6899597B2 (en) Chemical mechanical polishing (CMP) process using fixed abrasive pads
KR100338937B1 (ko) 반도체 장치의 분리구조 제조방법
JP2001210710A (ja) 犠牲層を使用する浅いトレンチ分離の形成プロセス
US20090305501A1 (en) Method of fabricating semiconductor device using a chemical mechanical polishing process
KR100312647B1 (ko) 반도체 소자의 평탄화방법
JP2001332621A (ja) 半導体装置及びその製造方法
JP2000100934A (ja) 半導体装置の製造方法