JP2000100934A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 トレンチ絶縁分離部を形成するＣＭＰ工程で
のディッシングの問題を回避でき、またマスク枚数の増
加を抑えつつＣＭＰ平坦性を向上させる。 【解決手段】 アクティブ部分の半導体基板１上に、ト
レンチ溝６内に埋め込む絶縁膜８に対してＣＭＰ選択比
が高い窒化シリコン膜パターン３ａを形成し、（ロ）第
２領域の窒化シリコン膜パターン３ａ上でかつこのパタ
ーン３ａの周縁より所定寸法ｔ内側に窒化シリコン膜３
および絶縁膜８に対してエッチング選択比が高いポリシ
リコン膜パターン４ａを形成し、半導体基板１にトレン
チ溝６を形成し、トレンチ溝６内を埋め込む状態で半導
体基板１上に絶縁膜８を形成した基体１０を作製する。
次いでＣＭＰ法によりポリシリコン膜パターン４ａ上の
絶縁膜８を除去し、ポリシリコン膜パターン４ａを除去
し、その後ＣＭＰ法により窒化シリコン膜パターン３ａ
が露出するまで絶縁膜８を除去する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、例えば高度に微細化・集積化された半導体
装置の製造に適用可能であり、特に微細化・集積化が進
行したメモリ素子等の半導体集積回路の製造に適用可能
な半導体装置の製造方法に関する。

【０００２】

【従来の技術】近年、半導体装置の製造分野では、例え
ば微細化・高集積化が進行した半導体集積回路の製造に
おいて、各半導体素子を形成する領域間や半導体素子内
における所要部分間、つまりアクティブ部分（拡散層形
成領域）間の絶縁分離を、絶縁膜で埋め込んだトレンチ
絶縁分離部によって行うことが広く採用されている。

【０００３】従来のトレンチ絶縁分離部の形成では、ま
ずトレンチ溝内に埋め込む絶縁膜（以下、埋め込み絶縁
膜と記す）に対して後述の化学的機械的研磨（Chemical
Mechanical Polishing;以下、ＣＭＰと記す）における
選択比が高い材料からなる膜、つまりストッパ膜を、半
導体基板上に酸化膜を介して形成する。例えば埋め込み
絶縁膜を酸化シリコン膜とした場合、ストッパ膜の一例
として窒化シリコン膜を用いることができる。次いで、
ストッパ膜と酸化膜とを貫通して半導体基板を堀り込ん
でトレンチ溝を形成し、続いてストッパ膜上にトレンチ
溝内を埋め込む状態で埋め込み絶縁膜を形成する。

【０００４】その後、ＣＭＰ法によって、ストッパ膜が
露出する位置まで埋め込み絶縁膜をその表面から平坦に
研磨除去する。このことにより、図４に示すようにトレ
ンチ溝５１内に酸化膜５２を介して埋め込み絶縁膜５３
が埋め込まれたトレンチ絶縁分離部５０が形成される。
なお、アクティブ部分における半導体基板５４上には、
酸化膜５５を介して窒化シリコン膜５６が形成された状
態になっている。

【０００５】

【発明が解決しようとする課題】ところが、従来技術に
おけるトレンチ絶縁分離部の形成では、図４に示すよう
に半導体基板５４が、アクティブ部分の幅が狭く形成さ
れる（イ）第１領域と、（イ）第１領域よりもアクティ
ブ部分の幅が広く形成される（ロ）第２領域とを有した
ものである場合、トレンチ溝５１を形成することにより
（イ）第１領域に幅の狭い凸状のアクティブ部分、
（ロ）第２領域に幅の広い凸状のアクティブ部分が形成
される。

【０００６】よって、例えば化学気相成長法（以下、Ｃ
ＶＤ法と記す）によって埋め込み絶縁膜５３を形成する
と、（ロ）第２領域の幅の広いアクティブ部分に埋め込
み絶縁膜５３が厚く形成されてしまうため、その後のＣ
ＭＰ工程において、幅の広いアクティブ部分の中央部に
除去しきれない埋め込み絶縁膜５３が残留する、いわゆ
るディッシングと呼ばれる問題が生じる。ディッシング
が生じると、例えばその後の工程にてストッパ膜を除去
する際に、残留している埋め込み絶縁膜５３が浮いてし
まい、パーティクルが発生する等の不具合が起きる。

【０００７】近年、この問題の解決策として、ＣＭＰ工
程に先立ち、幅の広いアクティブ部分に堆積した埋め込
み絶縁膜をリソグラフィ法およびエッチング法によって
選択的に除去する方法が検討されている。しかしなが
ら、この方法では埋め込み絶縁膜を選択的に除去するた
めに、幅の狭いアクティブ部分を覆うレジスト膜のパタ
ーンを形成しなければならず、結果としてマスク枚数が
増加してしまい、プロセスコストの上昇を招く。

【０００８】

【課題を解決するための手段】そこで上記課題を解決す
るために本発明は、アクティブ部分が狭く形成される第
１領域と、第１領域よりもアクティブ部分の幅が広く形
成される第２領域とを有した半導体基板に上記のアクテ
ィブ部分を絶縁分離するためのトレンチ溝を形成し、化
学的機械的研磨（ＣＭＰ）法を用いて、トレンチ溝に絶
縁膜を埋め込んでなるトレンチ絶縁分離部を形成する半
導体装置の製造方法において、まず、アクティブ部分の
半導体基板上に、上記絶縁膜に対して上記ＣＭＰにおけ
る選択比が高い材料からなる第１膜のパターンを形成
し、第２領域の第１膜のパターン上でかつこの第１膜の
パターンの周縁より所定寸法内側に第１膜および上記絶
縁膜に対してエッチング選択比が高い材料からなる第２
膜のパターンを形成し、半導体基板にトレンチ溝を形成
し、トレンチ溝を埋め込みかつ第１膜のパターンと第２
膜のパターンとを覆う状態に絶縁膜を形成した基体を作
製する基体作製工程を行う。次いで、ＣＭＰ法によって
第２膜のパターン上の絶縁膜を除去した後、第２膜のパ
ターンを除去する除去工程を行う。そして、ＣＭＰ法に
よって、第１領域および第２領域の双方にて第１膜のパ
ターンが露出するまで基体上の絶縁膜を除去する研磨工
程を行う構成となっている。

【０００９】上記の発明では、基体作製工程にて、トレ
ンチ溝を埋め込む絶縁膜を形成するに先立ち、アクティ
ブ部分の幅が広く形成される第２領域のみに半導体基板
上の第１膜のパターン上に第１膜に対してエッチング選
択比のとれる第２膜のパターンを形成する。よって、上
記絶縁膜の形成に際しては、第２領域の第２膜のパター
ン上に絶縁膜が形成されてこの絶縁膜の位置が高く突出
した状態になるため、除去工程におけるＣＭＰにて、第
２膜のパターン上の絶縁膜が選択的に除去される。した
がって、第２膜のパターンを除去することにより、第２
領域の幅の広いアクティブ部分に形成された絶縁膜のみ
が選択的に除去された状態になるため、その後の研磨工
程で幅の広いアクティブ部分に絶縁膜が残留するディッ
シングの問題が生じない。

【００１０】なお、第２膜のパターンを第１膜のパター
ンの周縁より所定寸法内側に形成することから、第２膜
のパターンを除去すると、第２領域の第１膜のパターン
の周縁付近に絶縁膜が残る。このため、研磨工程では第
２領域においても第１膜のパターンをストッパ膜とした
絶縁膜の除去が行える。また第２膜のパターンが、第１
膜および絶縁膜に対してエッチング選択比が高い材料か
らなるため、第２膜のパターンを除去する際には第２膜
のパターンのみを選択的に除去することが可能となる。

【００１１】また第２膜のパターンの形成を、第２領域
のアクティブ部分における第２膜上にレジスト膜を形成
し、このレジスト膜をマスクとした異方性エッチングに
よって行う場合には、そのレジスト膜を等方性のドライ
エッチングによって形成することが可能である。よっ
て、マスク枚数を増加することなく、第２領域の幅の広
いアクティブ部分に形成された絶縁膜のみを選択的に除
去可能となる。

【００１２】

【発明の実施の形態】以下、本発明に係る半導体装置の
製造方法の実施形態を図面に基づいて説明する。図１
（ａ）〜（ｃ）、図２（ｄ）〜（ｇ）、図３（ｈ），
（ｉ）は実施形態に係る半導体装置の製造方法を工程順
に示す断面図であり、特に本発明の特徴となるトレンチ
絶縁分離部の形成工程の一例を示した図である。本実施
形態では、トレンチ絶縁分離部を形成にあたり、まず図
１（ａ），（ｂ）に示す第１工程と、図１（ｃ）に示す
第２工程と、図２（ｄ）に示す第３工程と、図４（ｅ）
に示す第４工程とを有した基体作製工程を行う。

【００１３】すなわち、基体作製工程では、まず図１
（ａ）に示すごとく半導体基板１全面に、熱酸化によっ
て例えば１０ｎｍ程度の厚みのパッド酸化膜となる酸化
膜２を形成し、酸化膜２上に第１膜３を形成する。上記
半導体基板１は、例えば単結晶シリコン基板からなり、
アクティブ部分が密集しその幅が狭く形成される（イ）
第１領域と、（イ）第１領域よりもアクティブ部分が疎
でその幅が広く形成される（ロ）第２領域とを有したも
のとなっている。

【００１４】第１膜３は、後述のトレンチ溝を埋め込む
絶縁膜に対して後述のＣＭＰにおける選択比の高い材料
からなる膜で形成される。本実施形態では、トレンチ溝
内に埋め込む絶縁膜として例えば酸化シリコン膜を用い
ることから、酸化シリコン膜よりなる絶縁膜に対してＣ
ＭＰにおける選択比の高い材料からなる第１膜３とし
て、例えば窒化シリコン膜をＣＶＤ法により２００ｎｍ
程度の厚みに形成する（以下、第１膜３を窒化シリコン
膜３と記す）。

【００１５】次いで窒化シリコン膜３上に、窒化シリコ
ン膜３およびトレンチ溝内に埋め込む酸化シリコン膜よ
りなる絶縁膜に対してエッチング選択比が高い材料から
なる第２膜４を形成する。本実施形態では、そのような
第２膜４として、例えばポリシリコン膜をＣＶＤ法によ
り４００ｎｍ程度の厚みに形成する（以下、第２膜４を
ポリシリコン膜４と記す）。

【００１６】続いて図１（ｂ）に示すように、ポリシリ
コン膜４上に、（イ）第１領域、（ロ）第２領域のそれ
ぞれのアクティブ部分の島パターンを有するレジスト膜
５を形成する。次いで、レジスト膜５をマスクとした異
方性エッチング、例えばＲＩＥ（反応性イオンエッチン
グ）によって、ポリシリコン膜４と窒化シリコン膜３と
酸化膜２とからなる積層体をパターニングする（第１工
程）。

【００１７】その後、図１（ｃ）に示すように、（ロ）
第２領域のパターニングされたポリシリコン膜４の周縁
より所定寸法ｔ内側にレジスト膜５を残しつつ（イ）第
１領域および（ロ）第２領域におけるレジスト膜５をポ
リシリコン膜４が露出するまで除去する（第２工程）。
このように（ロ）第２領域のパターニングされたポリシ
リコン膜４上にのみレジスト膜５を残すのは、次工程に
おける異方性エッチングにて、（ロ）第２領域のアクテ
ィブ部分にのみ、パターニングされた窒化シリコン膜３
上にポリシリコン膜４を残留させるためである。

【００１８】上記したレジスト膜５の除去には、等方性
のドライエッチング法を用いる。このときのエッチング
条件としては、エッチングガスおよび流量を酸素ガス／
３ｓｃｃｍ、ヘリウムガス／５０ｓｃｃｍとしたガス雰
囲気中にて、処理圧力を５００Ｐａで行うことが一例と
して挙げられる。またエッチング時間は、レジスト除去
量による。例えば上記の寸法ｔが０．３μｍの場合には
１８０秒程度エッチングし、寸法ｔが０．２μｍの場合
には１２０秒程度エッチングする。

【００１９】また上記したレジスト膜５の除去では、
（ロ）第２領域にてパターニングされたポリシリコン膜
４の周縁からポリシリコン膜４上に残すレジスト膜５の
周縁までの寸法ｔを、例えば、後にトレンチ溝内に埋め
込む絶縁膜の膜厚ｄの１０分の１以上でかつその膜厚ｄ
の１０倍以下の範囲とする（膜厚ｄについては図２
（ｅ）を参照）。

【００２０】ここで、寸法ｔの上限値および下限値は、
広い幅のアクティブ部分を有する（ロ）第２領域のその
アクティブ部分の幅（拡散層形成領域の幅）で決定され
る。例えばアクティブ部分の幅が１．０μｍを越える部
分を（ロ）第２領域のアクティブ部分とし、このアクテ
ィブ部分のみにポリシリコン膜４を残す場合には、ｔ＝
１．０μｍ／２＝０．５μｍとしなければならない。

【００２１】（ロ）第２領域における広い幅のアクティ
ブ部分の”広い幅”の定義は、後に形成するトレンチ溝
の形状にもよる。しかし、トレンチ溝に埋め込む絶縁膜
を今後、この絶縁膜の成膜技術の主流になると考えられ
る高密度プラズマ（High Density Plasma;以下、ＨＤＰ
と記す）ＣＶＤ法による膜に限れば、寸法ｔがトレンチ
溝に埋め込む絶縁膜の膜厚ｄの１０分の１より小さくな
ったり、膜厚ｄの１０倍よりも大きくなることは考えら
れない。ＨＤＰ ＣＶＤ法は、スパッタリングしながら
膜の形成材料を堆積することによって、緻密でかつ堆積
に指向性のある（横方向に広がらない）膜を形成できる
技術であるためである。このような理由から、寸法ｔを
例えば上記のような範囲に設定するとしているのであ
る。

【００２２】本実施形態では、後述するごとく、トレン
チ溝内に埋め込む例えば酸化シリコン膜よりなる絶縁膜
の膜厚ｄを６００ｎｍ程度とするため、寸法ｔを０．３
μｍ程度とする。つまりレジスト膜５の両側を、それぞ
れ０．３μｍずつポリシリコン膜４の周縁から除去す
る。

【００２３】次に図２（ｄ）に示すように、残したレジ
スト膜５をマスクとして、先にパターニングされたポリ
シリコン膜４を異方性エッチングするとともに半導体基
板１に４００ｎｍ程度の深さのトレンチ溝６を形成す
る。本実施形態では、残したレジスト膜５をマスクとし
た異方性エッチングによって、ポリシリコン膜４と同時
に半導体基板１をエッチングしてトレンチ溝６を形成す
る。よって、工程数の短縮を図れる。その後、レジスト
膜５を除去する（第３工程）。

【００２４】このことにより、（イ）第１領域および
（ロ）第２領域におけるアクティブ部分の半導体基板１
上に、窒化シリコン膜３のパターン（以下、窒化シリコ
ン膜パターン３ａと記す）を得るとともに、（ロ）第２
領域の窒化シリコン膜パターン３ａ上にポリシリコン膜
４のパターン（以下、ポリシリコン膜パターン４ａと記
す）を得る。また、トレンチ溝６の形成により、（イ）
第１領域に幅が狭い凸状のアクティブ部分が密集して形
成され、（ロ）第２領域に幅が比較的広い凸状のアクテ
ィブ部分が形成される。

【００２５】次に熱酸化処理を行い、図２（ｅ）に示す
ごとく外部に露出している半導体基板１の表面、すなわ
ちトレンチ溝６の内面に熱酸化膜７を形成する。この熱
酸化処理は、例えば塩酸を１％程度含むドライ酸化雰囲
気中にて１０００℃程度に加熱することによって行う。
そして、トレンチ溝６内に埋め込むようにして窒化シリ
コン膜パターン３ａおよびポリシリコン膜パターン４ａ
上に、つまり全面的に例えば酸化シリコン膜からなる絶
縁膜８を成膜する。本実施形態では、例えばＨＤＰ Ｃ
ＶＤ法によって膜厚ｄが６００ｎｍ程度の絶縁膜８を形
成する（第４工程）。

【００２６】以上の工程によって基体作製工程が終了
し、アクティブ部分の半導体基板１上に、酸化膜２を介
して窒化シリコン膜パターン３ａを形成し、（ロ）第２
領域の窒化シリコン膜パターン３ａ上でかつこの窒化シ
リコン膜パターン３ａ周縁より所定寸法ｔ内側にポリシ
リコン膜パターン４ａを形成し、半導体基板１にトレン
チ溝６を形成し、このトレンチ溝６を埋め込みかつ窒化
シリコン膜パターン３ａとポリシリコン膜パターン４ａ
とを覆う状態に絶縁膜８を形成した図２（ｅ）に示す基
体１０が得られる。

【００２７】基体１０では、（ロ）第２領域のみに形成
された窒化シリコン膜パターン３ａ上のポリシリコン膜
パターン４ａによって、（ロ）第２領域のポリシリコン
膜パターン４ａ上の絶縁膜８の位置が高く突出した状態
になっている。

【００２８】基体作製工程を終了した後は、次いで図２
（ｆ）に示すように、ＣＭＰ法によってポリシリコン膜
パターン４ａ上の絶縁膜８をポリシリコン膜パターン４
ａが露出する位置まで研磨除去し、続いて図２（ｇ）に
示すようにポリシリコン膜パターン４ａを除去する除去
工程を行う。ＣＭＰでは例えば、被処理体ウエハである
基体１０を吸着するキャリアヘッドと研磨剤（スラリ
ー）を供給するプラテンとの間に基体１０を挟み、圧力
を加えつつキャリアヘッドとプラテンとを回転させるＣ
ＭＰ装置を用いる。このときのＣＭＰ条件の一例を以下
に示す。またポリシリコン膜パターン４ａの除去は、水
酸化カリウム溶液を用いたウエットエッチングによって
行う。

【００２９】（ＣＭＰ条件例） ヘッド圧力：６０Ｐａ ヘッド回転数：２０ｒｐｍ プラテン回転数：２１ｒｐｍ 研磨剤：水酸化カリウム溶液等のアルカリ溶液にシリカ
を混入したもの

【００３０】上記したように基体１０において、（ロ）
第２領域のポリシリコン膜パターン４ａ上の絶縁膜８の
位置が高く突出した状態になっているため、ＣＭＰでは
（ロ）第２領域のポリシリコン膜パターン４ａ上の絶縁
膜８が選択的に除去される。そして、ポリシリコン膜パ
ターン４ａの除去により、（ロ）第２領域の窒化シリコ
ン膜パターン３ａの周縁部上に絶縁膜８が残った状態と
なる。

【００３１】次いで図３（ｈ）に示すように、ＣＭＰ法
によって、（イ）第１領域および（ロ）第２領域の双方
にて窒化シリコン膜パターン３ａが露出する位置まで半
導体基板１上の絶縁膜８を除去する研磨工程を行う。こ
の場合にも、例えば上記ＣＭＰ装置を用いて行う。また
（ロ）第２領域の窒化シリコン膜パターン３ａの周縁部
上に絶縁膜８が残存しているため、ＣＭＰにより、窒化
シリコン膜パターン３ａをストッパ膜とした絶縁膜８の
除去を選択的に行うことができる。以上の工程によっ
て、トレンチ溝６内に絶縁膜８を埋め込んでなるトレン
チ絶縁分離部１１が得られる。

【００３２】なお、その後、例えば（ロ）第２領域のア
クティブ部分にＭＯＳ型電解効果トランジスタ（ＭＯＳ
ＦＥＴ）を用いた回路素子等を形成する場合には、例え
ば図３（ｉ）に示すように窒化シリコン膜パターン３ａ
をホットリン酸を用いたウエットエッチングにより除去
する。

【００３３】次いで、ＣＶＤ法によって、ゲート電極を
形成するためのポリシリコン膜を半導体基板１全面に形
成し、フォトリソグラフィおよびエッチングによって所
定のポリシリコンパターン１２を形成する。そして、こ
れをマスクとして半導体基板１に不純物をイオン注入
し、アクティブ部分にソース・ドレイン領域１３を形成
する。このことによって、酸化膜２をゲート絶縁膜と
し、この上層にポリシリコンパターン１２によるゲート
電極が形成されたＭＯＳＦＥＴを用いた回路素子が形成
される。なお、ソース・ドレイン領域１３の深さよりも
トレンチ絶縁分離部１１の絶縁膜８の厚みが厚ければ、
トレンチ絶縁分離部１１にソース・ドレイン領域１３が
形成されることはない。

【００３４】このように本実施形態の方法によれば、基
体作製工程にて、トレンチ溝６を埋め込む絶縁膜８を形
成するに先立ち、アクティブ部分の幅が広く形成される
（ロ）第２領域のみに半導体基板１上の窒化シリコン膜
パターン３ａ上にポリシリコン膜パターン４ａを形成し
て、（ロ）第２領域のポリシリコン膜パターン４ａ上の
絶縁膜８の位置を高く突出した状態とすることにより、
除去工程におけるＣＭＰによって（ロ）第２領域のポリ
シリコン膜パターン４ａ上の絶縁膜８を選択的に除去で
きるようにしている。

【００３５】したがって、ポリシリコン膜パターン４ａ
を除去することにより、（ロ）第２領域の幅の広いアク
ティブ部分に形成された絶縁膜８のみを選択的に除去で
きるので、その後の研磨工程でのＣＭＰにおいて幅の広
いアクティブ部分に絶縁膜８が残留するディッシングの
問題を回避することができる。よって、窒化シリコン膜
パターン３ａを除去する工程において、絶縁膜８の残留
によるパーティクルの発生等の不具合も生じない。

【００３６】またポリシリコン膜パターン４ａが、窒化
シリコン膜パターン３ａおよび絶縁膜８に対してエッチ
ング選択比が高い材料からなるため、ポリシリコン膜パ
ターン４ａのみを選択的に除去することができる。

【００３７】またポリシリコン膜パターン４ａを形成す
る際に用いるレジスト膜５を、等方性ドライエッチング
によって形成することができるので、マスク枚数を増加
することなく、（ロ）第２領域の幅の広いアクティブ部
分に形成された絶縁膜８のみを選択的に除去できる。し
たがって、プロセスコスト上昇を抑えつつかつＣＭＰ平
坦性の改善を図りつつトレンチ絶縁分離部１１を形成す
ることができる。

【００３８】なお、本実施形態では、本発明の基体作製
工程が、図１（ａ）〜（ｃ）および図２（ｅ）に示す第
１工程〜第４工程からなる場合を述べたが、第１領域お
よび第２領域のアクティブ部分の半導体基板上に、トレ
ンチ溝内を埋め込む絶縁膜に対してＣＭＰにおける選択
比が高い材料からなる第１膜のパターンを形成し、第２
領域の第１膜のパターン上でかつこの第１膜のパターン
の周縁より所定寸法内側に第１膜および上記絶縁膜に対
してエッチング選択比が高い材料からなる第２膜のパタ
ーンを形成し、半導体基板にトレンチ溝を形成し、トレ
ンチ溝を埋め込みかつ第１膜のパターンと第２膜のパタ
ーンとを覆う状態に絶縁膜を形成した基体を作製する工
程であればよく、上記実施形態に限定されない。

【００３９】また本実施形態では、本発明の第１膜が窒
化シリコン膜の単層からなる例を述べたが、トレンチ溝
内を埋め込む絶縁膜に対してＣＭＰにおける選択比が高
い材料であれば、その他の材料で第１膜を形成してもよ
い。例えば窒化シリコン膜を備えた積層膜で構成するこ
ともできる。この例としては、窒化シリコン膜とポリシ
リコン膜との積層膜や、窒化シリコン膜と単結晶シリコ
ン膜との積層膜等が挙げられる。

【００４０】さらに、本発明の第２膜としてポリシリコ
ン膜を用いたが、第１膜およびトレンチ溝内に埋め込む
絶縁膜に対してエッチング選択比が高い材料であれば、
その他の材料で第２膜を形成することも可能である。

【００４１】また本実施形態では、基体作製工程におけ
る第３工程にて、第２領域の第２膜上に残したレジスト
膜をマスクとした異方性エッチングによって、第２膜と
ともに半導体基板をエッチングしたが、第２膜のエッチ
ングと半導体基板のエッチングによるトレンチ溝の形成
とを別々のエッチング工程で行ってもよい。

【００４２】また本実施形態の説明で述べた使用材料や
膜厚等については一例を述べたに過ぎず、したがって本
発明はこれらの例に限定されないのはもちろんである。

【００４３】

【発明の効果】以上説明したように本発明に係る半導体
装置の製造方法によれば、基体作製工程にて、トレンチ
溝を埋め込む絶縁膜を形成するに先立ち、アクティブ部
分の幅が広く形成される第２領域のみに第２膜のパター
ンを形成し、第２領域に形成する絶縁膜の位置を高く突
出した状態とするので、除去工程におけるＣＭＰにて、
第２膜のパターン上の絶縁膜を選択的に除去できる。し
たがって、その後の研磨工程におけるＣＭＰにて幅の広
いアクティブ部分に絶縁膜が残留するディッシングの問
題を回避できる。また第２膜のパターンの形成を、第２
領域のアクティブ部分における第２膜上にレジスト膜を
形成し、このレジスト膜をマスクとした異方性エッチン
グによって行う場合には、そのレジスト膜を等方性のド
ライエッチングによって形成することができる。よっ
て、マスク枚数が増加しないため、プロセスコストの上
昇を抑えつつかつ半導体基板の平坦性の向上を図りつつ
トレンチ絶縁分離部を形成することができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｃ）は本発明に係る半導体装置の製
造方法の一実施形態を工程順に示す断面図（その１）で
ある。

【図２】（ｄ）〜（ｇ）は本発明に係る半導体装置の製
造方法の一実施形態を工程順に示す断面図（その２）で
ある。

【図３】（ｈ），（ｉ）は本発明に係る半導体装置の製
造方法の一実施形態を工程順に示す断面図（その３）で
ある。

【図４】本発明の課題を説明するための断面図である。

【符号の説明】

１…半導体基板、２…酸化膜、３…窒化シリコン膜（第
１膜）、３ａ…窒化シリコン膜パターン（第１膜のパタ
ーン）、４…ポリシリコン膜（第２膜）、４ａ…ポリシ
リコン膜パターン（第２膜のパターン）、５…レジスト
膜、６…トレンチ溝、８…絶縁膜、１０…基体、１１…
トレンチ絶縁分離部、（イ）…第１領域、（ロ）…第２
領域

Claims (11)

【特許請求の範囲】
1. 【請求項１】 アクティブ部分の幅が狭く形成される第
   １領域と、該第１領域よりもアクティブ部分の幅が広く
   形成される第２領域とを有した半導体基板に前記アクテ
   ィブ部分を絶縁分離するためのトレンチ溝を形成し、化
   学的機械的研磨法を用いて、前記トレンチ溝に絶縁膜を
   埋め込んでなるトレンチ絶縁分離部を形成する半導体装
   置の製造方法において、 前記アクティブ部分の半導体基板上に、前記絶縁膜に対
   して前記化学的機械的研磨における選択比が高い材料か
   らなる第１膜のパターンを形成し、前記第２領域の第１
   膜のパターン上でかつこの第１膜のパターンの周縁より
   所定寸法内側に第１膜および前記絶縁膜に対してエッチ
   ング選択比が高い材料からなる第２膜のパターンを形成
   し、前記半導体基板に前記トレンチ溝を形成し、前記ト
   レンチ溝を埋め込みかつ前記第１膜のパターンと前記第
   ２膜のパターンとを覆う状態に絶縁膜を形成した基体を
   作製する基体作製工程と、 化学的機械的研磨法によって前記第２膜のパターン上の
   絶縁膜を除去した後、該第２膜のパターンを除去する除
   去工程と、 化学的機械的研磨法によって、前記第１領域および前記
   第２領域の双方にて前記第１膜のパターンが露出するま
   で前記半導体基板上の前記絶縁膜を除去する研磨工程
   と、を有していることを特徴とする半導体装置の製造方
   法。
2. 【請求項２】 請求項１記載の半導体装置の製造方法に
   おいて、 前記基体作製工程は、前記半導体基板上に前記第１膜と
   前記第２膜とを順に形成し、前記アクティブ部分におけ
   る第２膜上にレジスト膜を形成し、このレジスト膜をマ
   スクとした異方性エッチングによって前記第１膜と前記
   第２膜とをパターニングする第１工程と、 前記第２領域のパターニングされた第２膜の周縁より所
   定寸法内側に前記レジスト膜を残しつつ前記第１領域お
   よび前記第２領域におけるレジスト膜を前記第２膜が露
   出するまで除去する第２工程と、 残したレジスト膜をマスクとして前記パターニングされ
   た第２膜を異方性エッチングするとともに前記半導体基
   板に前記トレンチ溝を形成し、その後前記レジスト膜を
   除去することにより、前記第１領域のアクティブ部分の
   半導体基板上に前記第１膜のパターンを得るとともに、
   前記第２領域における第１膜のパターン上に前記第２膜
   のパターンを得る第３工程と、 前記トレンチ溝を埋め込みかつ前記第１膜のパターンと
   前記第２膜のパターンとを覆う絶縁膜を形成する第４工
   程と、を有していることを特徴とする半導体装置の製造
   方法。
3. 【請求項３】 請求項２記載の半導体装置の製造方法に
   おいて、 前記第２工程にてレジスト膜を除去する際には、前記第
   ２領域にて前記パターニングされた第２膜の周縁から該
   第２膜上に残すレジスト膜の周縁までの寸法ｔを、前記
   第４工程にてトレンチ溝内に埋め込む絶縁膜の膜厚ｄの
   １０分の１以上かつ該膜厚ｄの１０倍以下の範囲に設定
   することを特徴とする半導体装置の製造方法。
4. 【請求項４】 請求項２記載の半導体装置の製造方法に
   おいて、 前記第２工程の際には、等方性のドライエッチングによ
   って前記レジスト膜の除去を行うことを特徴とする半導
   体装置の製造方法。
5. 【請求項５】 請求項１記載の半導体装置の製造方法に
   おいて、 前記第１膜は、窒化シリコン膜からなる単層もしくは窒
   化シリコン膜を備えた積層膜からなることを特徴とする
   半導体装置の製造方法。
6. 【請求項６】 請求項２記載の半導体装置の製造方法に
   おいて、 前記第１膜は、窒化シリコン膜からなる単層もしくは窒
   化シリコン膜を備えた積層膜からなることを特徴とする
   半導体装置の製造方法。
7. 【請求項７】 請求項１記載の半導体装置の製造方法に
   おいて、 前記第２膜は、ポリシリコン膜からなることを特徴とす
   る半導体装置の製造方法。
8. 【請求項８】 請求項２記載の半導体装置の製造方法に
   おいて、 前記第２膜は、ポリシリコン膜からなることを特徴とす
   る半導体装置の製造方法。
9. 【請求項９】 請求項２記載の半導体装置の製造方法に
   おいて、 前記第３工程では、残したレジスト膜をマスクとした異
   方性エッチングによって、前記第２膜とともに前記半導
   体基板をエッチングして前記トレンチ溝を形成すること
   を特徴とする半導体装置の製造方法。
10. 【請求項１０】 請求項１記載の半導体装置の製造方法
    において、 前記基板作製工程に際しては、前記第１膜のパターンを
    形成するに先立ち、前記アクティブ部分の半導体基板上
    に酸化膜を形成することを特徴とする半導体装置の製造
    方法。
11. 【請求項１１】 請求項２記載の半導体装置の製造方法
    において、 前記第１工程に際しては、前記第１膜を形成するに先立
    ち、前記半導体基板上に酸化膜を形成することを特徴と
    する半導体装置の製造方法。