CN106569386A - 光罩及利用所述光罩进行多芯片同时制备的方法 - Google Patents

光罩及利用所述光罩进行多芯片同时制备的方法 Download PDF

Info

Publication number
CN106569386A
CN106569386A CN201510646783.5A CN201510646783A CN106569386A CN 106569386 A CN106569386 A CN 106569386A CN 201510646783 A CN201510646783 A CN 201510646783A CN 106569386 A CN106569386 A CN 106569386A
Authority
CN
China
Prior art keywords
chip
area
substrate
light shield
graph
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510646783.5A
Other languages
English (en)
Other versions
CN106569386B (zh
Inventor
胡骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201510646783.5A priority Critical patent/CN106569386B/zh
Publication of CN106569386A publication Critical patent/CN106569386A/zh
Application granted granted Critical
Publication of CN106569386B publication Critical patent/CN106569386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种光罩，包括至少两个芯片区域，以及位于各个芯片区域之间、用于将芯片区相互隔离开的芯片隔离带；所述芯片隔离带包括第一区和第二区；所述第二区包围所述第一区；所述第一区包括多个间隔设置的第一图形；所述第二区包括第二图形；所述第一图形和第二图形为透光的图形；所述第二图形的边缘与所述芯片区的边缘的间距大于套刻允许误差；所述第二图形的面积小于所述第一图形的面积。上述光罩可以有效提高芯片制备过程中隔离带的周边芯片的产品良率。本发明还涉及一种利用该光罩进行多芯片同时制备的方法。

Description

光罩及利用所述光罩进行多芯片同时制备的方法
技术领域
本发明涉及半导体制备技术领域，特别是涉及一种光罩，还涉及一种利用所述光罩进行多芯片同时制备的方法。
背景技术
在芯片制造过程中，每层电路图形都是通过光刻和刻蚀步骤来定义的。光刻步骤是采用特定光束透过光罩，照射到晶圆(wafer)表面的光阻上，形成光阻图形。再通过刻蚀步骤在光阻图形的基础上刻蚀衬底材料，在wafer上形成图形。光刻步骤是采用shot by shot依次曝光。其中一个shot就是一个光罩的放大图形。一般一个光罩上只有一种芯片(chip)图形，但是为了节省光罩，在需要同时制备多种芯片时，用户会在一个光罩内放两种芯片，中间用隔离带隔离。隔离带一般面积较大以充分隔离两部分芯片。在芯片制造过程中，隔离带是不曝光不刻蚀的。因此，在浅沟槽隔离(Shallow Trench Isolation，STI)工艺中进行化学机械抛光(Chemical Mechanical Polishing，CMP)时，形成在隔离带上的HDP(High Density Plasma，高密度等离子体)氧化硅较厚，体积较大，CMP loading(负荷)太重，单靠CMP无法将该位置以及附近有源区表面的HDP氧化硅完全去除，从而导致芯片不能正常工作，降低了隔离带周边的芯片的产品良率。
发明内容
基于此，有必要提供一种有利于提高隔离带周边的芯片的产品良率的光罩。
一种光罩，包括至少两个芯片区域，以及位于各个芯片区域之间、用于将芯片区相互隔离开的芯片隔离带；所述芯片隔离带包括第一区和第二区；所述第二区包围所述第一区；所述第一区包括多个间隔设置的第一图形；所述第二区包括第二图形；所述第一图形和第二图形为透光的图形；所述第二图形的边缘与所述芯片区的边缘的间距大于套刻允许误差；所述第二图形的面积小于所述第一图形的面积。
在其中一个实施例中，所述第一图形为方形，所述第一图形的长度和宽度范围均为1微米～5微米。
在其中一个实施例中，所述第一图形之间的间距为0.3微米～0.5微米。
在其中一个实施例中，所述第二图形的边缘与所述芯片区的边缘的间距大于或等于0.15微米。
在其中一个实施例中，所述第二图形为方形且为多个；所述第二图形的长度和宽度范围均为0.3微米-0.5微米。
在其中一个实施例中，所述有源区包括形成于所述有源区中心位置的第三图形，所述第三图形为透光的图形。
还提供一种利用所述光罩进行多芯片同时制备的方法。
一种采用前述任一实施例所述的光罩进行多种芯片同时制备的方法，包括以下步骤：提供衬底；对所述衬底进行光刻和刻蚀形成隔离沟槽；对所述隔离沟槽进行填充形成浅沟槽隔离结构，且填充物在衬底表面堆积形成隔离层；利用所述光罩对所述隔离层进行反向光刻和刻蚀，所述第一图形和第二图形区域的隔离层被刻蚀掉；利用化学机械抛光去除衬底上的隔离层以得到平坦化的半导体衬底；以及进行芯片区的电路图形的制备。
在其中一个实施例中，所述对所述隔离沟槽进行填充形成浅沟槽隔离结构，且填充物在衬底表面堆积形成隔离层的步骤为采用高密度等离子体化学气相淀积对所述隔离沟槽进行填充形成浅沟槽隔离结构，且填充物在衬底表面堆积形成隔离层。
在其中一个实施例中，所述隔离层的材质为氧化硅。
在其中一个实施例中，所述提供衬底的步骤之后、所述对所述衬底进行光刻和刻蚀形成隔离沟槽的步骤之前还包括在所述衬底表面形成氮化硅层的步骤；所述对所述衬底进行光刻和刻蚀的步骤为对所述衬底、所述氮化硅层进行光刻和刻蚀。
上述光罩及利用该光罩进行多芯片同时制备的方法，光罩的芯片隔离带形成有透光的第一图形和第二图形。该光罩用于反向光刻和刻蚀过程中，从而可以将衬底上第一图形区域和第二图形区域中的隔离层去除，使得衬底表面剩余的隔离层较少，极大的减轻了化学机械抛光的载荷，可以确保隔离带和旁边的芯片区没有残留的隔离物质，提高了芯片的产品良率。并且，第二图形的面积小于第一图形的面积，且第二图形的边缘与芯片区的边缘之间的间距大于套刻允许误差，从而可以降低接近芯片区的曝光面积，防止反刻过程中光束超过芯片隔离带衍射到旁边的芯片区造成芯片失效，有效提高了芯片隔离带的周边芯片的产品良率。
附图说明
图1为一实施例中的光罩的局部区域的示意图；
图2为图1中的芯片隔离带的示意图；
图3为一实施例中的多芯片同时制备的方法的流程图；
图4为完成图3所示步骤S330后晶圆包括芯片区和隔离区的剖面示意图；
图5为完成图3所示步骤S340后晶圆包括芯片区和隔离区的剖面示意图；
图6为完成图3所示步骤S350后晶圆包括芯片区和隔离区的剖面示意图；
图7为传统的制备方法得到的晶圆包括芯片区和隔离区的剖面示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
一种多芯片(chip)同步制备的方法，可以实现在同一个晶圆上制备至少两种不同结构的芯片。在芯片的制备过程中，每层电路图形都是通过光刻和刻蚀步骤来定义的。光刻步骤采用shot by shot依次曝光，一个shot(光刻视场)就是一个光罩的放大图像。在制备过程中，为了节省光罩，在一个光罩内会放置至少两种需要制备的芯片图形，中间采用芯片隔离带隔开。芯片隔离带一般面积比较大，充分隔离两部分芯片。本实施例以同时制备两种芯片结构为例进行说明。
图1为一实施例中的光罩100的局部区域的示意图，图2为图1中的芯片隔离带130的示意图。光罩100用于多芯片同时制备的反向光刻和刻蚀过程中。参见图1，光罩100包括第一芯片区域110、第二芯片区域120以及芯片隔离带130。其中，芯片隔离带130位于各芯片区域之间，用于将芯片区相互隔离开。芯片隔离带130则包括第一区132和第二区134，如图2。第二区134包围第一区132。第一区132包括多个间隔设置的透光的第一图形1322。第一图形1322的形状可以为规则的方形，如长方形或者矩形，也可以为不规则的形状。在本实施例中，第一图形1322的形状为方形，其长度和宽度范围均在1-5微米之间。第一图形1322的尺寸(长度或者宽度)过小(小于1微米)时，刻蚀去除的隔离层的面积较小，从而对化学机械抛光的载荷(CMP loading)改善不够；尺寸过大(大于5微米)时，则会导致化学机械抛光后表面的凹陷过于严重(STI面积过大，研磨后就会形成碗状凹槽)，平坦度较差，对后面层次的光刻不利。第一图形1322之间的间距在0.3微米～0.5微米之间。在本实施例中，第一图形1322的尺寸为4微米×1微米，间距为0.3微米，从而既可以降低化学机械抛光过程的载荷也可以避免化学机械抛光过程的表面凹陷的现象发生。
第二区134形成有透光的第二图形1342。为避免反向(RE)光刻和刻蚀过程中曝光面积过大导致RE光刻的曝光显影能力不足并导致部分光线衍射到旁边的芯片区域造成芯片失效，本实施例中将第二图形1342的面积设置为远小于第一图形1322的面积。并且，第二图形1342的边缘与芯片区的边缘的间距a大于或等于套刻(overlay)允许误差，从而确保在overlay波动的情况下，曝光区域仍然不会超过芯片隔离带进入到旁边的芯片区，造成旁边的芯片失效。在本实施例中，第二图形1342为多个，第二图形1342的边缘与芯片区的边缘之间的间距a大于或等于0.15微米。第二图形1342的形状同样可以为多种形式，如规则的方形或者不规则的多边形。在本实施例中，第二图形1342采用方形，其长度和宽度范围均在在0.3～0.5微米之间。当第二图形1342的长度或者宽度小于0.3微米时，其超过了光刻精度，曝光不好；当第二图形1342的长度或者宽度大于0.5微米时，尺寸过大不便于摆放，还会存在研磨不干净的风险。第二图形1342之间的间距在0.15～0.4微米之间。在本实施例中，第二图形1342的尺寸为0.3微米×0.3微米，相互之间的间距为0.15微米。第二图形1342的面积相对较小，因此不会导致反刻过程中曝光面积过大、反刻的曝光显影能力不足导致光阻残余的问题发生。
在一实施例中，上述光罩110在芯片区的有源区还可以形成透光的第三图形。第三图形位于有源区的中间位置且占有源区的大部分区域。第三图形用于在反向光刻和刻蚀过程中，以刻蚀掉第三图形区域的隔离层。
图3为采用上述光罩进行多芯片同时制备的方法的流程图，该方法包括以下步骤。
S310，提供衬底。
衬底的材质、厚度以及电阻率等可以根据需要制备的芯片区的结构来进行确定。在本实施例中，在提供的衬底表面还会淀积氮化硅层，作为腐蚀过程的掩膜阻挡层。可以理解，本实施例中的衬底可以为多层堆叠的结构层。
S320，对衬底进行光刻和刻蚀形成隔离沟槽。
采用浅沟槽隔离(Shallow Trench Isolation，STI)工艺对衬底进行光刻和刻蚀，从而在衬底上进行隔离沟槽的制备。
S330，对隔离沟槽进行填充形成浅沟槽隔离结构，且填充物在衬底表面堆积形成隔离层。
采用高密度等离子体化学气相淀积(HDP CVD)对隔离沟槽进行填充形成沟槽隔离结构(STI)，并且填充物在晶圆表面(即氮化硅层表面)堆积形成隔离层。填充的隔离物质(即填充物)为氧化硅。图4为完成步骤S330后晶圆包括芯片区和隔离区的剖面示意图，其中，410表示衬底，420表示氮化硅层，430表示浅沟槽隔离结构，440表示形成的氧化硅层。
S340，利用光罩对隔离层进行反向光刻和刻蚀，第一图形和第二图形区域的隔离层被刻蚀掉。
在隔离层表面形成光阻层用作光刻掩膜层。采用特定光束透过光罩，照射到光阻层上，形成光阻图形。再通过刻蚀步骤在光阻图形的基础上刻蚀光阻层，从而将第一图形以及第二图形区域的隔离层表面暴露出来。以刻蚀后的光阻层作为掩膜版对隔离层进行刻蚀，将暴露出来的隔离层中的隔离物质(氧化硅)去除，以减少氮化硅层表面的隔离物质的剩余量，从而降低CMP过程的载荷，确保CMP过程中氮化硅层表面的隔离物质(氧化硅)能够完全去除，没有残留。CMP后如果有源区的氮化硅表面有隔离物质残留，会导致后面的磷酸氮化硅清洗步骤中氮化硅去除不了，从而导致有源区硅和多晶硅之间有氮化硅残留，导致芯片无法正常工作。在本实施例中，第二图形的边缘与芯片区的边缘之间的间距应该大于套刻(overlay)允许误差，从而确保在overlay波动的情况下，曝光区域仍然不会超过隔离区进入到旁边的芯片区，造成旁边的芯片失效。并且，第二图形的面积相对较小，因此不会因反刻过程中曝光面积过大、反刻的曝光显影能力不足导致光阻残余，引起芯片区的芯片失效。在本实施例中，在刻蚀完成后还会将形成的光刻胶去除。图5则为完成步骤S340后晶圆包括芯片区和隔离区的剖面示意图。其中，450表示将第一图形1322转移到隔离层440上后形成的第一图形区域，460则表示将第二图形1342转移到隔离层440后形成的第二图形区域。从图5中也可以看出，反向刻蚀后隔离区的氮化硅层420表面剩余的隔离物质(氧化硅)的剩余量较少，有效降低了CPM的载荷。
在一实施例中，在反向光刻和刻蚀过程中，也会将有源区的第三图形区域的隔离层去除，从而减少有源区表面的隔离物质的剩余量，降低CMP过程的载荷。
S350，利用化学机械抛光去除衬底上的隔离层以得到平坦化的半导体衬底。
图6为完成步骤S350后晶圆包括芯片区和隔离区的剖面示意图。本实施例中制备得到的半导体衬底的平坦度较高。图7为传统的制备方法得到的晶圆包含芯片区和隔离区的剖面示意图，由于其隔离带在光刻和刻蚀中均不曝光不刻蚀，从而使得该区域在CMP前的隔离层厚度为STI填充时形成的厚度，导致CMP载荷较重，使得芯片的有源区以及隔离区均有隔离物质残余，进而导致芯片失效。
S360，进行芯片区的电路图形的制备。
在获得的平坦度较高的半导体衬底上进行芯片区的电路图形的制备，从而得到多种不同结构的芯片。
上述多芯片同时制备的方法，光罩的芯片隔离带形成有透光的第一图形和第二图形。该光罩用于反向光刻和刻蚀过程中，从而可以将衬底上第一图形区域和第二图形区域中的隔离层去除，使得衬底表面剩余的隔离层较少，极大的减轻了化学机械抛光的载荷，可以确保隔离带和旁边的芯片区没有残留的隔离物质，提高了芯片的产品良率。并且，第二图形的面积小于第一图形的面积，且第二图形的边缘与芯片区的边缘之间的间距大于套刻允许误差，从而可以降低接近芯片区的曝光面积，防止反刻过程中光束超过芯片隔离带衍射到旁边的芯片区造成芯片失效，有效提高了芯片隔离带的周边芯片的产品良率。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种光罩，包括至少两个芯片区域，以及位于各个芯片区域之间、用于将芯片区相互隔离开的芯片隔离带；其特征在于，所述芯片隔离带包括第一区和第二区；所述第二区包围所述第一区；所述第一区包括多个间隔设置的第一图形；所述第二区包括第二图形；所述第一图形和第二图形为透光的图形；所述第二图形的边缘与所述芯片区的边缘的间距大于套刻允许误差；所述第二图形的面积小于所述第一图形的面积。
2.根据权利要求1所述的光罩，其特征在于，所述第一图形为方形，所述第一图形的长度和宽度范围均为1微米～5微米。
3.根据权利要求2所述的光罩，其特征在于，所述第一图形之间的间距为0.3微米～0.5微米。
4.根据权利要求1所述的光罩，其特征在于，所述第二图形的边缘与所述芯片区的边缘的间距大于或等于0.15微米。
5.根据权利要求4所述的光罩，其特征在于，所述第二图形为方形且为多个；所述第二图形的长度和宽度范围均为0.3微米-0.5微米。
6.根据权利要求1所述的光罩，其特征在于，所述有源区包括形成于所述有源区中心位置的第三图形，所述第三图形为透光的图形。
7.一种采用权利要求1～6任一所述的光罩进行多种芯片同时制备的方法，包括以下步骤：
提供衬底；
对所述衬底进行光刻和刻蚀形成隔离沟槽；
对所述隔离沟槽进行填充形成浅沟槽隔离结构，且填充物在衬底表面堆积形成隔离层；
利用所述光罩对所述隔离层进行反向光刻和刻蚀，所述第一图形和第二图形区域的隔离层被刻蚀掉；
利用化学机械抛光去除衬底上的隔离层以得到平坦化的半导体衬底；以及
进行芯片区的电路图形的制备。
8.根据权利要求7所述的方法，其特征在于，所述对所述隔离沟槽进行填充形成浅沟槽隔离结构，且填充物在衬底表面堆积形成隔离层的步骤为采用高密度等离子体化学气相淀积对所述隔离沟槽进行填充形成浅沟槽隔离结构，且填充物在衬底表面堆积形成隔离层。
9.根据权利要求7所述的方法，其特征在于，所述隔离层的材质为氧化硅。
10.根据权利要求7所述的方法，其特征在于，所述提供衬底的步骤之后、所述对所述衬底进行光刻和刻蚀形成隔离沟槽的步骤之前还包括在所述衬底表面形成氮化硅层的步骤；
所述对所述衬底进行光刻和刻蚀的步骤为对所述衬底、所述氮化硅层进行光刻和刻蚀。
CN201510646783.5A 2015-10-08 2015-10-08 光罩及利用所述光罩进行多芯片同时制备的方法 Active CN106569386B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510646783.5A CN106569386B (zh) 2015-10-08 2015-10-08 光罩及利用所述光罩进行多芯片同时制备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510646783.5A CN106569386B (zh) 2015-10-08 2015-10-08 光罩及利用所述光罩进行多芯片同时制备的方法

Publications (2)

Publication Number Publication Date
CN106569386A true CN106569386A (zh) 2017-04-19
CN106569386B CN106569386B (zh) 2019-12-10

Family

ID=58507194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510646783.5A Active CN106569386B (zh) 2015-10-08 2015-10-08 光罩及利用所述光罩进行多芯片同时制备的方法

Country Status (1)

Country Link
CN (1) CN106569386B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652566A (zh) * 2020-12-30 2021-04-13 合肥晶合集成电路股份有限公司 一种集成电路的制备方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100934A (ja) * 1998-09-28 2000-04-07 Sony Corp 半導体装置の製造方法
JP2000131826A (ja) * 1998-10-27 2000-05-12 Hitachi Ltd マスク及びそれを用いた半導体装置の製造方法
CN1458553A (zh) * 2002-05-13 2003-11-26 旺宏电子股份有限公司 具有照度偏光控制的光罩
CN1534387A (zh) * 2002-09-20 2004-10-06 Asml荷兰有限公司 光刻标记结构、光刻投射装置和进行基片对准的方法
JP2005019898A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体基板およびその製造方法
CN1584738A (zh) * 2003-08-18 2005-02-23 旺宏电子股份有限公司 可降低光学接近效应的光罩
US20050090120A1 (en) * 2003-10-23 2005-04-28 Norio Hasegawa Manufacturing method of semiconductor integrated circuit device
CN1862785A (zh) * 2005-05-12 2006-11-15 海力士半导体有限公司 制造半导体装置的方法
CN101158025A (zh) * 2003-03-07 2008-04-09 精工爱普生株式会社 掩膜及其制法、掩膜制造装置、发光材料的成膜方法
CN101639625A (zh) * 2008-07-14 2010-02-03 东部高科股份有限公司 掩模及其制造方法
CN101799623A (zh) * 2009-02-03 2010-08-11 台湾积体电路制造股份有限公司 双图案设计中的单元边界隔离的方法
CN102842606A (zh) * 2012-08-24 2012-12-26 中国电力科学研究院 一种igbt芯片可变栅内阻及其设计方法
CN103091973A (zh) * 2011-10-28 2013-05-08 无锡华润上华科技有限公司 一种光刻版
CN103091972A (zh) * 2011-11-03 2013-05-08 无锡华润上华科技有限公司 一种光刻掩模
CN103246155A (zh) * 2012-02-09 2013-08-14 无锡华润上华科技有限公司 光刻版以及该光刻版的曝光方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100934A (ja) * 1998-09-28 2000-04-07 Sony Corp 半導体装置の製造方法
JP2000131826A (ja) * 1998-10-27 2000-05-12 Hitachi Ltd マスク及びそれを用いた半導体装置の製造方法
CN1458553A (zh) * 2002-05-13 2003-11-26 旺宏电子股份有限公司 具有照度偏光控制的光罩
CN1534387A (zh) * 2002-09-20 2004-10-06 Asml荷兰有限公司 光刻标记结构、光刻投射装置和进行基片对准的方法
CN101158025A (zh) * 2003-03-07 2008-04-09 精工爱普生株式会社 掩膜及其制法、掩膜制造装置、发光材料的成膜方法
JP2005019898A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体基板およびその製造方法
CN1584738A (zh) * 2003-08-18 2005-02-23 旺宏电子股份有限公司 可降低光学接近效应的光罩
US20050090120A1 (en) * 2003-10-23 2005-04-28 Norio Hasegawa Manufacturing method of semiconductor integrated circuit device
CN1862785A (zh) * 2005-05-12 2006-11-15 海力士半导体有限公司 制造半导体装置的方法
CN101639625A (zh) * 2008-07-14 2010-02-03 东部高科股份有限公司 掩模及其制造方法
CN101799623A (zh) * 2009-02-03 2010-08-11 台湾积体电路制造股份有限公司 双图案设计中的单元边界隔离的方法
CN103091973A (zh) * 2011-10-28 2013-05-08 无锡华润上华科技有限公司 一种光刻版
CN103091972A (zh) * 2011-11-03 2013-05-08 无锡华润上华科技有限公司 一种光刻掩模
CN103246155A (zh) * 2012-02-09 2013-08-14 无锡华润上华科技有限公司 光刻版以及该光刻版的曝光方法
CN102842606A (zh) * 2012-08-24 2012-12-26 中国电力科学研究院 一种igbt芯片可变栅内阻及其设计方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652566A (zh) * 2020-12-30 2021-04-13 合肥晶合集成电路股份有限公司 一种集成电路的制备方法
CN112652566B (zh) * 2020-12-30 2023-03-07 合肥晶合集成电路股份有限公司 一种集成电路的制备方法

Also Published As

Publication number Publication date
CN106569386B (zh) 2019-12-10

Similar Documents

Publication Publication Date Title
US7235424B2 (en) Method and apparatus for enhanced CMP planarization using surrounded dummy design
US5854125A (en) Dummy fill patterns to improve interconnect planarity
TWI438586B (zh) 對準標記、半導體元件及其製造方法
US8084353B2 (en) Methods for pitch reduction formation
US9123729B2 (en) Alignment mark design for semiconductor device
US20120091592A1 (en) Double Patterning Technology Using Single-Patterning-Spacer-Technique
KR20030095208A (ko) 반도체장치 및 그 제조방법
CN102799060A (zh) 虚设图案以及形成虚设图案的方法
US8642451B2 (en) Active region patterning in double patterning processes
CN108231770B (zh) 形成图案的方法
CN104425567A (zh) 提高钝化完整性的系统和方法
TW200846822A (en) Method for designing mask
JP2002009161A (ja) 半導体装置およびダミーパターンの配置方法
CN106569386A (zh) 光罩及利用所述光罩进行多芯片同时制备的方法
JP2007005758A (ja) 半導体素子のヒューズボックス
US11657202B2 (en) Aware variable fill pattern generator
CN103839769A (zh) 形成图案的方法
US7485543B2 (en) Method for manufacturing semiconductor device with overlay vernier
US7982283B2 (en) Semiconductor device and method for manufacturing the same
CN112201662B (zh) 一种nand阶梯结构的形成方法
JP3428556B2 (ja) マスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体
CN104465338A (zh) 深沟槽多层光刻覆盖结构及其光刻覆盖方法
CN104752314B (zh) 一种具有sti结构的半导体器件及制备方法
CN105990103A (zh) 半导体结构的制造方法
CN113223954B (zh) 一种改善沟槽刻蚀导致晶圆毛边的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant