JP3428556B2 - マスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 - Google Patents

マスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体

Info

Publication number
JP3428556B2
JP3428556B2 JP2000072413A JP2000072413A JP3428556B2 JP 3428556 B2 JP3428556 B2 JP 3428556B2 JP 2000072413 A JP2000072413 A JP 2000072413A JP 2000072413 A JP2000072413 A JP 2000072413A JP 3428556 B2 JP3428556 B2 JP 3428556B2
Authority
JP
Japan
Prior art keywords
dummy
pattern
region
mask data
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000072413A
Other languages
English (en)
Other versions
JP2001267426A (ja
Inventor
克己 森
敬 川原
良和 糟谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000072413A priority Critical patent/JP3428556B2/ja
Priority to US09/808,098 priority patent/US6560765B2/en
Publication of JP2001267426A publication Critical patent/JP2001267426A/ja
Application granted granted Critical
Publication of JP3428556B2 publication Critical patent/JP3428556B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マスクデータの生
成方法、マスクおよびコンピュータ読み取り可能な記録
媒体に関し、特にトレンチ素子分離領域を形成するため
の、マスクデータの生成方法、マスクおよびコンピュー
タ読み取り可能な記録媒体に関する。
【０００２】
【背景技術】近年、半導体素子（たとえばＭＯＳトラン
ジスタ）の微細化に伴い、素子分離領域の微細化が必要
となっている。素子分離領域の微細化を達成するため、
トレンチ素子分離技術が検討されている。トレンチ素子
分離技術は、基板上の半導体素子間にトレンチを設け、
このトレンチに絶縁材を充填することによって、半導体
素子間を分離する技術である。次に、この技術の一例を
説明する。
【０００３】図１８は、従来のトレンチ素子分離技術を
利用した、トレンチ素子分離領域の形成工程を模式的に
示す断面図である。
【０００４】図１８（ａ）に示すように、トレンチ１１
６を有するシリコン基板１１０上に、絶縁層１２１を形
成する。このシリコン基板１１０の実効凸部領域１３０
の上には、研磨ストッパ層１１４が形成されている。実
効凸部領域１３０と研磨ストッパ層１１４との間には、
パッド層１１２が介在されている。
【０００５】次に、図１８（ｂ）に示すように、研磨ス
トッパ層１１４をストッパとして、絶縁層１２１を平坦
化する。この絶縁層１２１の平坦化は、化学的機械的研
磨法（以下「ＣＭＰ法」という）により行われる。
【０００６】そして、図１８（ｃ）に示すように、研磨
ストッパ層１１４を除去することにより、トレンチ絶縁
層１２０が形成され、トレンチ素子分離領域１２４が完
成する。
【０００７】しかし、図１８（ｂ）に示すように、デバ
イスの設計上、互いに密に形成された実効凸部領域１３
０と、孤立した実効凸部領域１３０とが形成される場合
がある。このような場合、たとえば次の問題が生じる。
【０００８】ＣＭＰ法で絶縁層１２１を平坦化する際
に、孤立した実効凸部領域１３０における研磨ストッパ
層１１４が、極端に削られてしまう現象が生じる。一
方、互いに密に形成された実効凸部領域１３０における
研磨ストッパ層１１４は、孤立した実効凸部領域１３０
に比べると、削られない。この現象は、実効凸部領域１
３０のパターン密度により、研磨レートが相違すること
から生じる。つまり、孤立した実効凸部領域１３０にお
ける研磨ストッパ層１１４には、研磨圧力が集中してし
まう。その結果、孤立した実効凸部領域１３０における
研磨レートが、互いに密に形成された実効凸部領域１３
０における研磨レートに比べて速くなってしまう。この
ため、孤立した実効凸部領域１３０における研磨ストッ
パ層１１４の研磨が、過剰に進んでしまうことになる。
【０００９】このように、孤立した実効凸部領域１３０
における研磨ストッパ層１１４が極端に削られると、た
とえば、得られるトレンチ絶縁層１２０の膜厚がばらつ
くなどの不具合が生じる（図１８（ｃ）参照）。また、
研磨ストッパ層１１４がその機能を発揮することができ
なくなるという不具合も生じる。さらに、孤立した実効
凸部領域１３０が削られると、研磨布がたわみ、互いに
密に形成された実効凸部領域１３０における研磨ストッ
パ層１１４において、エロージョン（erosion）が生じ
る。エロージョンとは、研磨ストッパ層１１４の角部１
１４ａが削られる現象をいう。また、研磨布がたわむ
と、絶縁層１２１の上部においてディッシング（dishin
g）が生じる。ディッシングとは、絶縁層１２１の上部
の形状が皿状になる現象をいう。
【００１０】以上の問題を解決するために、図１９に示
すように、トレンチ１１６内に、ダミー凸部領域１３２
を形成する技術が提案されている。ダミー凸部領域１３
２を形成することにより、研磨圧力がダミー凸部領域１
３２に分散され、孤立した実効凸部領域１３０に研磨圧
力が集中するのを抑えることができる。その結果、孤立
した実効凸部領域１３０における、研磨レートが速くな
るのを抑えることができる。このため、ダミー凸部領域
１３２を形成することにより、孤立した実効凸部領域１
３０が削られるのを抑えることができる。
【００１１】ダミー凸部領域１３２を形成した技術は、
特開平９−１０７０２８号公報、特開平９−１８１１５
９号公報、特開平１０−９２９２１号公報、特開平１１
−２６５７６号公報、米国特許第５，８８５，８５６号
および米国特許第５，９０２，７５２号において、開示
されている。
【００１２】
【発明が解決しようとする課題】本発明の目的は、トレ
ンチ素子分離領域内に、ダミー凸部領域を所定のパター
ンで形成する際に使用する、マスクデータの生成方法、
マスクおよびコンピュータ読み取り可能な記録媒体を提
供することにある。
【００１３】
【課題を解決するための手段】（マスクデータの生成方
法） （Ａ）本発明の第１のマスクデータの生成方法は、半導
体装置の製造方法に適用されるマスクデータの生成方法
であって、前記半導体装置は、半導体基板に設けられた
トレンチ素子分離領域と、前記トレンチ素子分離領域内
に設けられた、複数のダミー凸部領域と、を有し、行方
向と交差する方向に沿って伸びる、第１の仮想直線を想
定すると、前記第１の仮想直線と前記行方向とのなす角
は、２〜４０度であり、前記ダミー凸部領域は、前記第
１の仮想直線上に位置するように、配置され、以下の工
程（ａ）〜（ｃ）を含む。 （ａ）制限領域を規定する制限領域パターンを設定する
工程、 （ｂ）前記ダミー凸部領域を規定するダミーパターンを
設定する工程、 （ｃ）前記制限領域パターンに少なくとも部分的に重な
る前記ダミーパターンおよび接する前記ダミーパターン
を排除する、前記制限領域パターンと前記ダミーパター
ンとを合成する工程
【００１４】ここで、「行方向」とは、たとえば、制限
領域などを考慮して想定される、一の方向である。
【００１５】本発明によれば、たとえば次の２つの作用
効果が奏される。
【００１６】（１）本発明によれば、ダミーパターン
は、ダミー凸部領域が第１の仮想直線上に位置して配置
されるように、設定されている。この第１の仮想直線と
行方向とのなす角は、２〜４０度である。つまり、同一
の第１の仮想直線上にあって、行方向に隣り合うダミー
凸部領域が、互いに列方向にずれて形成されるように、
ダミーパターンは設定される。このため、行方向に隣り
合うダミーパターンは、互いに列方向にずれて設定され
る。その結果、工程（ｃ）において、行方向に伸びる制
限領域パターンの付近においても、ダミーパターンを密
に設定することが、容易となる。つまり、制限領域パタ
ーン内に、あるダミーパターンが重なる場合でも、制限
領域パターンの付近において、他のダミーパターンが、
確実に発生する。これによって、制限領域パターン間の
間隔が狭い領域においても、確実にダミーパターンを設
定することができる。その結果、次の効果を奏すること
ができる。
【００１７】すなわち、トレンチ内にダミー凸部領域を
形成する際、制限領域の付近において、確実にダミー凸
部領域を形成することができる。したがって、トレンチ
内に充填された絶縁層を研磨する際、制限領域の付近に
おいても、ダミー凸部領域に、研磨圧力を確実に分散さ
せることができる。
【００１８】（２）また、本発明においては、制限領域
パターンに少なくとも部分的に重なる前記ダミーパター
ンおよび接する前記ダミーパターンを排除する。このた
め、後に詳述するように、ダミー凸部領域のパターン飛
びや、絶縁層を研磨する際においてスクラッチ（scratc
h）が生じるのを、確実に防止することができる。
【００１９】前記第１の仮想直線間において、所定の間
隔が置かれていることが好ましい。前記間隔は、１〜１
６μｍであることがさらに好ましい。
【００２０】前記ダミー凸部領域は、該ダミー凸部領域
の中心が、前記第１の仮想直線上に位置するように、配
置されていることが好ましい。
【００２１】（Ｂ）本発明の第２のマスクデータの生成
方法は、半導体装置の製造方法に適用されるマスクデー
タの生成方法であって、前記半導体装置は、半導体基板
に設けられたトレンチ素子分離領域と、前記トレンチ素
子分離領域内に設けられた、複数のダミー凸部領域と、
を有し、列方向と交差する方向に沿って伸びる、第２の
仮想直線を想定すると、前記第２の仮想直線と前記列方
向とのなす角は、２〜４０度であり、前記ダミー凸部領
域は、前記第２の仮想直線上に位置するように、配置さ
れ、以下の工程（ａ）〜（ｃ）を含む。 （ａ）制限領域を規定する制限領域パターンを設定する
工程、 （ｂ）前記ダミー凸部領域を規定するダミーパターンを
設定する工程、 （ｃ）前記制限領域パターンに少なくとも部分的に重な
る前記ダミーパターンおよび接する前記ダミーパターン
を排除する、前記制限領域パターンと前記ダミーパター
ンとを合成する工程
【００２２】ここで「列方向」とは、行方向と直交する
方向であり、たとえば、制限領域などを考慮して想定さ
れる、一の方向である。
【００２３】本発明によれば、たとえば次の２つの作用
効果が奏される。
【００２４】（１）本発明によれば、ダミーパターン
は、ダミー凸部領域が第２の仮想直線上に位置して配置
されるように、設定されている。この第２の仮想直線と
列方向とのなす角は、２〜４０度である。つまり、同一
の第２の仮想直線上にあって、列方向に隣り合うダミー
凸部領域が、互いに行方向にずれて形成されるように、
ダミーパターンは設定される。このため、列方向に隣り
合うダミーパターンは、互いに行方向にずれて設定され
る。その結果、工程（ｃ）において、列方向に伸びる制
限領域パターンの付近においても、ダミーパターンを密
に設定することが、容易となる。つまり、制限領域パタ
ーン内に、あるダミーパターンが重なる場合でも、制限
領域パターンの付近において、他のダミーパターンが、
確実に発生する。これによって、制限領域パターン間の
間隔が狭い領域においても、確実にダミーパターンを設
定することができる。このため、本発明によれば、本発
明の第１のマスクデータの生成方法の項において述べた
効果（１）を奏することができる。
【００２５】（２）本発明においては、制限領域パター
ンに少なくとも部分的に重なる前記ダミーパターンおよ
び接する前記ダミーパターンを排除する。このため、本
発明によれば、本発明の第１のマスクデータの生成方法
の項において述べた効果（２）を奏することができる。
【００２６】また、上述の、本発明の第１のマスクデー
タの生成方法と、本発明の第２のマスクデータの生成方
法とを組み合わせた態様であってもよい。このように組
み合わせた態様を有するマスクデータの生成方法によれ
ば、制限領域の付近において、より確実にダミー凸部領
域を形成することができる。
【００２７】本発明の第２のマスクデータの生成方法
は、前記第２の仮想直線間において、所定の間隔が置か
れていることが好ましい。前記間隔は、１〜１６μｍで
あることがさらに好ましい。
【００２８】前記ダミー凸部領域は、該ダミー凸部領域
の中心が、前記第２の仮想直線上に位置するように、配
置されていることが好ましい。
【００２９】本発明の第１および第２のマスクデータの
生成方法において、ダミー凸部領域は、次の態様のう
ち、少なくともいずれかの態様をとることができる。
【００３０】（１）平面形状において、前記トレンチ素
子分離領域の面積に占める、ダミー凸部領域の面積の割
合は、３０〜５０％である態様である。この割合が３０
〜５０％の範囲内にあることで、ダミー凸部領域に研磨
圧力を、より効果的に分散させることができる。さら
に、前記割合は、約４０％であることが好ましい。
【００３１】（２）前記ダミー凸部領域の平面形状は、
ほぼ方形をなす態様である。その形状が、ほぼ方形をな
すことで、ダミー凸部領域の形成が容易となる。前記ダ
ミー凸部領域の平面形状は、ほぼ正方形をなすことが好
ましい。前記ダミー凸部領域の平面形状が、ほぼ正方形
であることにより、より密に、ダミー凸部領域を形成す
ることができる。たとえば、制限領域が直交するような
場所の付近においても、より確実にダミー凸部領域を形
成することができる。このため、複雑なパターンで形成
された制限領域（たとえば、複雑なパターンで形成され
たゲート領域の周囲の禁止区域）の付近においても、よ
り効果的にダミー凸部領域を形成することができる。
【００３２】（３）ダミー凸部領域の平面形状が方形の
場合に、前記第１の仮想直線または前記第２の仮想直線
上に配置された、隣り合う前記ダミー凸部領域は、平面
形状において、互いに部分的に対向し合う辺を有する態
様である。対向し合う、前記辺同士の間隔は、前記ダミ
ー凸部領域の一辺より短いことが好ましい。または、対
向し合う、前記辺同士の間隔は、好ましくは０．５〜５
μｍ、より好ましくは、約１μｍである。
【００３３】（４）ダミー凸部領域の平面形状が方形の
場合に、前記ダミー凸部領域の一辺の長さは、１μｍ以
上である態様であることが好ましい。ダミー凸部領域の
一辺の長さが１μｍ以上であることにより、ダミー凸部
領域を発生させるためのマスクを作成する際において、
マスク作成データ量が増大するのを抑えることができ
る。
【００３４】そして、前記ダミー凸部領域の一辺の長さ
は、１０μｍ以下である態様であることが好ましく、さ
らに好ましくは５μｍ以下の態様である。ダミー凸部領
域の一辺の長さが５μｍ以下である場合には、トレンチ
内に絶縁層を埋め込む際において、ダミー凸部領域の上
に堆積される絶縁層が厚くなるのを抑えることができ
る。高密度プラズマＣＶＤ法を用いて、トレンチ内に絶
縁層を埋め込む際に、特に好適となる。
【００３５】特に好ましくは、前記ダミー凸部領域の一
辺の長さは、約２μｍである。
【００３６】（Ｃ）本発明の第３のマスクデータの生成
方法は、半導体装置の製造方法に適用されるマスクデー
タの生成方法であって、前記半導体装置は、半導体基板
に設けられたトレンチ素子分離領域と、前記トレンチ素
子分離領域内に設けられた、複数のダミー凸部領域と、
を有し、前記ダミー凸部領域は、平面形状において、正
方形をなし、行方向で隣り合う前記ダミー凸部領域間の
間隔は、該ダミー凸部領域の一辺の長さの、半分であ
り、行方向で隣り合う前記ダミー凸部領域は、互いに列
方向にずれ、前記ダミー凸部領域の列方向にずれた幅
は、該ダミー凸部領域の一辺の長さの、半分であり、以
下の工程（ａ）〜（ｃ）を含む。 （ａ）制限領域を規定する制限領域パターンを設定する
工程、 （ｂ）前記ダミー凸部領域を規定するダミーパターンを
設定する工程、 （ｃ）前記制限領域パターンに少なくとも部分的に重な
る前記ダミーパターンおよび接する前記ダミーパターン
を排除する、前記制限領域パターンと前記ダミーパター
ンとを合成する工程
【００３７】ここで、「行方向」および「列方向」は、
本発明の第１および第２のマスクデータの生成方法の項
で説明したものと同様である。
【００３８】本発明の第３のマスクデータの生成方法に
よれば、行方向で隣り合う前記ダミー凸部領域は、互い
に列方向にずれている。このため、本発明の第３のマス
クデータの生成方法は、本発明の第１のマスクデータの
生成方法と同様の作用効果を奏することができる。
【００３９】（Ｄ）本発明の第４のマスクデータの生成
方法は、半導体装置の製造方法に適用されるマスクデー
タの生成方法であって、前記半導体装置は、半導体基板
に設けられたトレンチ素子分離領域と、前記トレンチ素
子分離領域内に設けられた、複数のダミー凸部領域と、
を有し、前記ダミー凸部領域は、平面形状において、正
方形をなし、列方向で隣り合う前記ダミー凸部領域間の
間隔は、該ダミー凸部領域の一辺の長さの、半分であ
り、列方向で隣り合う前記ダミー凸部領域は、互いに行
方向にずれ、前記ダミー凸部領域の行方向にずれた幅
は、該ダミー凸部領域の一辺の長さの、半分であり、以
下の工程（ａ）〜（ｃ）を含む。 （ａ）制限領域を規定する制限領域パターンを設定する
工程、 （ｂ）前記ダミー凸部領域を規定するダミーパターンを
設定する工程、 （ｃ）前記制限領域パターンに少なくとも部分的に重な
る前記ダミーパターンおよび接する前記ダミーパターン
を排除する、前記制限領域パターンと前記ダミーパター
ンとを合成する工程
【００４０】ここで、「行方向」および「列方向」は、
本発明の第１および第２のマスクデータの生成方法の項
で説明したものと同様である。
【００４１】本発明の第４のマスクデータの生成方法に
よれば、列方向で隣り合う前記ダミー凸部領域は、互い
に行方向にずれている。このため、本発明の第４のマス
クデータの生成方法は、本発明の第２のマスクデータの
生成方法と同様の作用効果を奏することができる。
【００４２】また、上述の、本発明の第３のマスクデー
タの生成方法と、本発明の第４のマスクデータの生成方
法とを組み合わせた態様であってもよい。このように組
み合わせた態様を有する半導体装置によれば、制限領域
の付近において、より確実にダミー凸部領域を形成する
ことができる。
【００４３】本発明の第３および第４の半導体装置にお
いて、前記ダミー凸部領域の一辺の長さは、約２μｍで
あることが好ましい。
【００４４】本発明の第１〜４のマスクデータの生成方
法において、前記制限領域は、たとえば実効領域と禁止
区域とを有する。この実効領域は、たとえば、アクティ
ブ領域と、ゲート領域と、抵抗として機能するウエル領
域と、ｎウエルとｐウエルとの境界領域とを含む。
【００４５】（Ｅ）本発明の第５のマスクデータの生成
方法は、半導体装置の製造方法に適用されるマスクデー
タの生成方法であって、前記半導体装置は、半導体基板
に設けられたトレンチ素子分離領域と、前記トレンチ素
子分離領域内に設けられた、複数のダミー凸部領域と、
を有し、前記ダミー凸部領域の配置は、以下の工程
（ａ）〜（ｃ）を含む方法により決定される。 （ａ）制限領域を規定する制限領域パターンを設定する
工程、 （ｂ）前記ダミー凸部領域を規定するダミーパターンを
設定する工程であって、行方向と交差する方向に沿って
伸びる、第１の仮想直線を想定すると、前記第１の仮想
直線と前記行方向とのなす角は、２〜４０度であり、前
記ダミーパターンは、前記第１の仮想直線上に位置する
ように、配置され、 （ｃ）前記制限領域パターンに少なくとも部分的に重な
る前記ダミーパターンおよび接する前記ダミーパターン
を排除する、前記制限領域パターンと前記ダミーパター
ンとを合成する工程
【００４６】ここで、「行方向」とは、たとえば、制限
領域パターンを考慮して想定される、一の方向である。
【００４７】本発明によれば、ダミーパターンは、第１
の仮想直線上に位置するように形成されている。この第
１の仮想直線と行方向とのなす角は、２〜４０度であ
る。つまり、同一の第１の仮想直線上にあって、行方向
に隣り合うダミーパターンは、互いに列方向にずれて形
成されている。このため、行方向に伸びる制限領域パタ
ーンの付近においても、ダミーパターンを密に配置する
ことが、容易となる。つまり、制限領域パターン内に、
あるダミーパターンが重なる場合でも、制限領域パター
ンの付近において、他のダミーパターンが、確実に配置
される。その結果、制限領域の付近において、ダミー凸
部領域を確実に形成することができる。したがって、ト
レンチ内に充填された絶縁層を研磨する際、制限領域の
付近においても、ダミー凸部領域に、研磨圧力を確実に
分散させることができる。
【００４８】また、制限領域パターンの付近において
も、確実にダミーパターンを配置することができるた
め、制限領域パターン間の間隔が狭い領域においても、
確実にダミーパターンを配置することができる。
【００４９】また、本発明によれば、本発明の第１のマ
スクデータの生成方法の作用効果（２）を奏することが
できる。
【００５０】（Ｆ）本発明の第６のマスクデータの生成
方法は、半導体装置の製造方法に適用されるマスクデー
タの生成方法であって、前記半導体装置は、半導体基板
に設けられたトレンチ素子分離領域と、前記トレンチ素
子分離領域内に設けられた、複数のダミー凸部領域と、
を有し、前記ダミー凸部領域の配置は、以下の工程
（ａ）〜（ｃ）を含む方法により決定される。 （ａ）制限領域を規定する制限領域パターンを設定する
工程、 （ｂ）前記ダミー凸部領域を規定するダミーパターンを
設定する工程であって、列方向と交差する方向に沿って
伸びる、第２の仮想直線を想定すると、前記第２の仮想
直線と前記列方向とのなす角は、２〜４０度であり、前
記ダミーパターンは、前記第２の仮想直線上に位置する
ように、配置され、 （ｃ）前記制限領域パターンに少なくとも部分的に重な
る前記ダミーパターンおよび接する前記ダミーパターン
を排除する、前記制限領域パターンと前記ダミーパター
ンとを合成する工程
【００５１】ここで、「列方向」とは、行方向と直交す
る方向であり、たとえば、制限領域パターンなどを考慮
して想定される、一の方向である。
【００５２】本発明によれば、ダミーパターンは、第２
の仮想直線上に位置するように形成されている。この第
２の仮想直線と列方向とのなす角は、２〜４０度であ
る。つまり、同一の第２の仮想直線上にあって、列方向
に隣り合うダミーパターンは、互いに行方向にずれて形
成されている。このため、列方向に伸びる制限領域パタ
ーンの付近においても、ダミーパターンを密に配置する
ことが、容易となる。つまり、制限領域パターン内に、
あるダミーパターンが重なる場合でも、制限領域パター
ンの付近において、他のダミーパターンが、確実に配置
される。その結果、制限領域の付近においても、ダミー
凸部領域を確実に形成することができる。したがって、
トレンチ内に充填された絶縁層を研磨する際、制限領域
の付近において、ダミー凸部領域に、研磨圧力を確実に
分散させることができる。
【００５３】また、制限領域パターンの付近において
も、確実にダミーパターンを配置することができるた
め、制限領域パターン間の間隔が狭い領域においても、
確実にダミーパターンを配置することができる。
【００５４】また、本発明によれば、本発明の第１のマ
スクデータの生成方法の作用効果（２）を奏することが
できる。
【００５５】また、上述の、本発明の第５のマスクデー
タの生成方法と、本発明の第６のマスクデータの生成方
法とを組み合わせた態様であってもよい。このように組
み合わせた態様を有するマスクデータの生成方法によれ
ば、制限領域パターンの付近において、より確実にダミ
ーパターンを形成することができる。
【００５６】（Ｇ）本発明の第７のマスクデータの生成
方法は、半導体装置の製造方法に適用されるマスクデー
タの生成方法であって、前記半導体装置は、半導体基板
に設けられたトレンチ素子分離領域と、前記トレンチ素
子分離領域内に設けられた、複数のダミー凸部領域と、
を有し、前記ダミー凸部領域の配置は、以下の工程
（ａ）〜（ｃ）を含む方法により決定される。 （ａ）制限領域を規定する制限領域パターンを設定する
工程、 （ｂ）前記ダミー凸部領域を規定するダミーパターンを
設定する工程であって、前記ダミーパターンは、平面形
状において、正方形をなし、行方向で隣り合う前記ダミ
ーパターン間の間隔は、該ダミーパターンの一辺の長さ
の、半分であり、行方向で隣り合う前記ダミーパターン
は、互いに列方向にずれ、前記ダミーパターンの列方向
にずれた幅は、該ダミーパターンの一辺の長さの、半分
であり、 （ｃ）前記制限領域パターンに少なくとも部分的に重な
る前記ダミーパターンおよび接する前記ダミーパターン
を排除する、前記制限領域パターンと前記ダミーパター
ンとを合成する工程
【００５７】ここで、「行方向」および「列方向」は、
本発明の第５および第６のマスクデータの生成方法の項
で説明したものと同様である。
【００５８】本発明の第７のマスクデータの生成方法に
よれば、行方向で隣り合う前記ダミーパターンは、互い
に列方向にずれている。このため、本発明の第７のマス
クデータの生成方法は、本発明の第５のマスクデータの
生成方法と同様の作用効果を奏することができる。
【００５９】（Ｈ）本発明の第８のマスクデータの生成
方法は、半導体装置の製造方法に適用されるマスクデー
タの生成方法であって、前記半導体装置は、半導体基板
に設けられたトレンチ素子分離領域と、前記トレンチ素
子分離領域内に設けられた、複数のダミー凸部領域と、
を有し、前記ダミー凸部領域の配置は、以下の工程
（ａ）〜（ｃ）を含む方法により決定される。 （ａ）制限領域を規定する制限領域パターンを設定する
工程、 （ｂ）前記ダミー凸部領域を規定するダミーパターンを
設定する工程であって、前記ダミーパターンは、平面形
状において、正方形をなし、列方向で隣り合う前記ダミ
ーパターン間の間隔は、該ダミーパターンの一辺の長さ
の、半分であり、列方向で隣り合う前記ダミーパターン
は、互いに行方向にずれ、前記ダミーパターンの行方向
にずれた幅は、該ダミーパターンの一辺の長さの、半分
であり、 （ｃ）前記制限領域パターンに少なくとも部分的に重な
る前記ダミーパターンおよび接する前記ダミーパターン
を排除する、前記制限領域パターンと前記ダミーパター
ンとを合成する工程
【００６０】ここで、「行方向」および「列方向」は、
本発明の第５および第６のマスクデータの生成方法の項
で説明したものと同様である。
【００６１】本発明の第８のマスクデータの生成方法に
よれば、列方向で隣り合う前記ダミーパターンは、互い
に行方向にずれている。このため、本発明の第８のマス
クデータの生成方法は、本発明の第６のマスクデータの
生成方法と同様の作用効果を奏することができる。
【００６２】また、上述の、本発明の第７のマスクデー
タの生成方法と、本発明の第８のマスクデータの生成方
法とを組み合わせた態様であってもよい。このように組
み合わせることにより、制限領域パターンの付近におい
て、より確実にダミーパターンを形成することができ
る。
【００６３】上述の本発明の第５〜第８のマスクデータ
の生成方法は、次の態様をとることができる。
【００６４】前記制限領域は、実効領域と、該実効領域
の周囲に設定された禁止区域とを有し、前記工程（ａ）
は、前記実効領域を規定する実効領域パターンを設定す
る工程（ａ−１）、該実効領域パターンの周囲に、前記
禁止区域を規定する禁止区域パターンを設定する工程
（ａ−２）を含むことができる。
【００６５】前記実効領域パターンは、アクティブ領域
パターンと、ゲート領域パターンと、抵抗として機能さ
せる目的で形成されている不純物拡散領域パターンと、
ｐウエルとｎウエルとの境界領域パターンとを含むこと
ができる。
【００６６】前記工程（ｃ）の前に、さらに、前記制限
領域パターンを反転させる工程（ｄ）を含むことができ
る。工程（ｄ）を含むことにより、制限領域パターンと
ダミーパターンとの合成を、簡便に行うことができる。
【００６７】（マスク）本発明のマスクは、本発明のマ
スクデータの生成方法により得られる。
【００６８】本発明のマスクを半導体装置の製造方法に
適用することにより、制限領域の付近に確実にダミー凸
部領域を形成することができる。
【００６９】（コンピュータ読み取り可能な記録媒体）
本発明のコンピュータ読み取り可能な記録媒体は、本発
明のマスクデータの生成方法により得られたマスクデー
タが記録されている。
【００７０】本発明のコンピュータ読み取り可能な記録
媒体に記録されたデータに基づいて、本発明のマスクを
作製することができる。
【００７１】
【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しながら説明する。
【００７２】［半導体装置］ （デバイスの構造）以下、本発明のマスクデータの生成
方法により得られたマスクを用いて製造された半導体装
置を説明する。半導体装置は、たとえばシリコン基板な
どの半導体基板において、トレンチ素子分離領域を有し
ている。半導体装置の特徴点は、トレンチ素子分離領域
を有する半導体基板の構成の点にある。以下、具体的
に、トレンチ素子分離領域を有する半導体基板の構成を
説明する。図１は、トレンチ素子分離領域を有する半導
体基板の平面図である。図２は、図１におけるＡ−Ａ線
に沿った断面を模式的に示す断面図である。
【００７３】半導体基板１０には、制限領域４０が設定
されている。制限領域４０は、実効領域４２と禁止区域
４４とを有する。禁止区域４４は、実効領域４２の周囲
に設定されている。
【００７４】実効領域４２の具体例は、アクティブ領域
Ａ１，ゲート電極が形成されることになる領域（以下
「ゲート領域」という）Ａ２，抵抗として機能させる目
的で形成されている不純物拡散領域Ａ３，ｐウエルとｎ
ウエルとの境界領域Ａ４である。なお、アクティブ領域
Ａ１および抵抗として機能させる目的で形成されている
不純物拡散領域Ａ３は、実効凸部領域３０において設定
されている。
【００７５】禁止区域４４は、後述のダミー凸部領域３
２を発生させない領域をいう。禁止区域４４の幅は、た
とえば０．５〜２０μｍ、好ましくは１〜５μｍであ
る。
【００７６】制限領域４０以外の、広いトレンチ素子分
離領域２４には、ダミー凸部領域３２が形成されてい
る。すなわち、ダミー凸部領域３２は、制限領域４０内
に掛からないように形成されている。より具体的には、
全体的または部分的に制限領域４０に重なるダミー凸部
領域は、完全に排除されている。部分的に制限領域４０
に重なるダミー凸部領域も完全に排除することによる利
点は、後述の作用効果の項で詳述する。
【００７７】また、後に半導体基板の上に層間絶縁層を
形成し、その層間絶縁層の上に配線層を形成する場合に
は、この配線層が形成される領域の下にも、ダミー凸部
領域３２が形成されることが好ましい。
【００７８】以下、実効領域４２の周囲に禁止区域４４
を設ける理由を説明する。
【００７９】（１）アクティブ領域について アクティブ領域Ａ１の周囲に禁止区域４４を設けない
と、ダミー凸部領域３２が、アクティブ領域Ａ１と接し
た状態で形成される場合がある。この場合、たとえば、
アクティブ領域Ａ１とダミー凸部領域３２とがショート
してしまい、必要以外の部分がアクティブ領域となって
しまう不具合が生じる。
【００８０】（２）ゲート領域について ゲート領域Ａ２の周囲の領域に禁止区域４４を設けない
と、ダミー凸部領域３２と、ゲート領域とが重なった状
態で形成される場合がある。この場合、必要以外の領域
でゲート領域の下にアクティブ領域が形成され、ゲート
領域とアクティブ領域とで容量結合（charge couple）
が形成されてしまい、本来のトランジスタの特性を劣化
させてしまうなどの不具合が生じる。
【００８１】（３）抵抗として機能させる目的で形成さ
れている不純物拡散領域について 抵抗として機能させる目的で形成されている不純物拡散
領域Ａ３の周囲に禁止区域を設けないと、不純物拡散領
域Ａ３上にダミー凸部領域３２が形成されるため、不純
物拡散領域Ａ３の抵抗値などが変化するなどの不具合が
生じる。
【００８２】（４）ｎウエルとｐウエルとの境界領域に
ついて ｎウエルとｐウエルとの境界領域Ａ４の周囲に禁止区域
４４を設けないと、ｎウエルとｐウエルとの境界領域Ａ
４において、ダミー凸部領域３２が形成される場合があ
る。この場合、ｎウエルとｐウエルとがダミー凸部領域
３２を介して接触してしまい、電流リークが発生するな
どの不具合が生じる。
【００８３】以下、ダミー凸部領域３２の配置パターン
を説明する。図３は、ダミー凸部領域３２の配置パター
ンを説明するための図である。
【００８４】ダミー凸部領域３２は、第１の仮想直線Ｌ
１上に位置するように形成されている。ダミー凸部領域
３２は、たとえば、ダミー凸部領域３２の中心が、第１
の仮想直線Ｌ１の上に位置するように、形成されること
ができる。また、ダミー凸部領域３２は、ダミー凸部領
域３２の中心ではない他の部分が、第１の仮想直線Ｌ１
の上に位置するように、形成されていてもよい。すなわ
ち、ダミー凸部領域３２が第１の仮想直線Ｌ１上にあれ
ばよい。
【００８５】ダミー凸部領域３２は、第２の仮想直線Ｌ
２上に位置するように形成されている。ダミー凸部領域
３２は、たとえば、ダミー凸部領域３２の中心が、第２
の仮想直線Ｌ２の上に位置するように、形成されること
ができる。ダミー凸部領域３２は、ダミー凸部領域３２
の中心ではない他の部分が、第２の仮想直線Ｌ２の上に
位置するように、形成されていてもよい。すなわち、ダ
ミー凸部領域３２が第２の仮想直線Ｌ２上にあればよ
い。
【００８６】第１の仮想直線Ｌ１は、行方向と交差して
いる。第１の仮想直線Ｌ１と行方向とのなす角θ１は、
２〜４０度であり、好ましくは１５〜２５度であり、よ
り好ましくは約２０度である。ここで「行方向」とは、
たとえば、アクティブ領域、ゲート領域、ｎウエルとｐ
ウエルとの境界領域、抵抗として機能させる目的で形成
されている不純物拡散領域，禁止区域などを考慮して想
定される、一の方向である。
【００８７】第２の仮想直線Ｌ２は、列方向と交差して
いる。第２の仮想直線Ｌ２と列方向とのなす角θ２は、
２〜４０度であり、好ましくは１５〜２５度であり、よ
り好ましくは約２０度である。ここで「列方向」とは、
行方向と直交する方向であり、たとえば、アクティブ領
域、ゲート領域、ｎウエルとｐウエルとの境界領域、抵
抗として機能させる目的で形成されている不純物拡散領
域，禁止区域などを考慮して想定される、一の方向であ
る。
【００８８】第１の仮想直線Ｌ１は、複数本想定され、
かつ、所定のピッチで想定される。第１の仮想直線Ｌ１
間の間隔は、特に限定されず、たとえば１〜１６μｍで
あり、好ましくは２〜５μｍである。第２の仮想直線Ｌ
２は、複数本想定され、かつ、所定のピッチで想定され
る。第２の仮想直線Ｌ２間の間隔は、特に限定されず、
たとえば１〜１６μｍであり、好ましくは２〜５μｍで
ある。
【００８９】同一の第１の仮想直線Ｌ１上に配置され
た、行方向に隣り合うダミー凸部領域３２は、互いに列
方向にずれて形成されている。ダミー凸部領域３２の列
方向にずれた幅Ｙ１０は、好ましくは０．５〜５μｍ、
さらに好ましくは０．５〜２μｍ、特に好ましくは約１
μｍである。
【００９０】同一の第２の仮想直線Ｌ２上に配置され
た、列方向に隣り合うダミー凸部領域３２は、互いに行
方向にずれて形成されている。ダミー凸部領域３２の行
方向にずれた幅Ｘ１０は、好ましくは０．５〜５μｍ、
より好ましくは０．５〜２μｍ、特に好ましくは約１μ
ｍである。
【００９１】平面形状において、トレンチ素子分離領域
２４の単位面積に占める、ダミー凸部領域３２の面積の
割合は、特に限定されず、好ましくは３０〜５０％、よ
り好ましくは約４０％である。具体的には、単位ユニッ
トの全面積に占める、ダミー凸部領域の面積の割合は、
好ましくは３０〜５０％、より好ましくは約４０％であ
る。
【００９２】ここで「単位ユニット」とは、そのユニッ
トを上下左右に繰り返すことで、全体のパターンを形成
することができる最小のユニットをいう。具体的には、
図３においては、「単位ユニット」は、四角形ＡＢＣＤ
によって囲まれる領域である。
【００９３】ダミー凸部領域３２の平面形状は、特に限
定されず、たとえば多角形，円形を挙げることができ
る。ダミー凸部領域３２の平面形状は、好ましくは多角
形であり、より好ましくは方形であり、特に好ましくは
正方形である。ダミー凸部領域３２の平面形状が正方形
であると、トレンチ素子分離領域２４内に、より密にダ
ミー凸部領域３２を形成することができる。たとえば、
制限領域が直交するような場所の付近においても、ダミ
ー凸部領域３２をより確実に形成することができる。こ
のため、複雑なパターンで形成された制限領域（たとえ
ば、複雑なパターンで形成されたゲート領域の周囲の禁
止区域）の付近においても、より効果的にダミー凸部領
域３２を形成することができる。
【００９４】ダミー凸部領域３２の平面形状が正方形で
ある場合において、一辺の長さＴ１０は、特に限定され
ないが、たとえば１〜１０μｍ、好ましくは１〜５μ
ｍ、より好ましくは、約２μｍである。ダミー凸部領域
の一辺の長さＴ１０が１μｍ以上であることにより、ダ
ミー凸部領域３２を発生させるための、マスクを作成す
る際において、マスク作成データ量が著しく増大するの
を抑えることができる。ダミー凸部領域３２の一辺の長
さＴ１０が５μｍ以下であることにより、トレンチ１６
内に絶縁層２１を埋め込む際に、ダミー凸部領域３２の
上に堆積される絶縁層の厚さが、実効凸部領域（たとえ
ば回路領域）３０の上に堆積される絶縁層の厚さと、ほ
ぼ同等にすることができる。このため、ダミー凸部領域
の一辺の長さＴ１０が５μｍ以下である場合には、絶縁
層２１の研磨工程後において、ダミー凸部領域３２の上
に絶縁層２１が残存するのを、より確実に抑えることが
できる。また、ダミー凸部領域の一辺の長さＴ１０が５
μｍ以下であることは、高密度プラズマＣＶＤ法によ
り、トレンチ１６内に絶縁層２１を充填する際、特に有
用である。
【００９５】ダミー凸部領域３２の平面形状が正方形の
場合に、同一の第１の仮想直線Ｌ１上に配置された、隣
り合うダミー凸部領域３２は、互いに部分的に対向する
辺Ｓ１，Ｓ２を有する。この対向する辺Ｓ１，Ｓ２同士
の間の間隔Ｇ１０は、特に限定されないが、好ましくは
０．５〜５μｍ、より好ましくは約１μｍである。また
は、間隔Ｇ１０は、ダミー凸部領域３２の一辺の長さＴ
１０より短く設定されることが好ましく、ダミー凸部領
域３２の一辺の長さＴ１０の、ほぼ半分であることがよ
り好ましい。
【００９６】ダミー凸部領域３２の平面形状が正方形の
場合に、同一の第２の仮想直線Ｌ２上に配置された、隣
り合うダミー凸部領域３２は、互いに部分的に対向する
辺Ｓ３，Ｓ４を有する。この対向する辺Ｓ３，Ｓ４同士
の間の間隔Ｇ２０は、特に限定されないが、好ましくは
０．５〜５μｍ、より好ましくは約１μｍである。また
は、間隔Ｇ２０は、ダミー凸部領域３２の一辺の長さＴ
１０より短く設定されることが好ましく、ダミー凸部領
域３２の一辺の長さＴ１０の、ほぼ半分であることがよ
り好ましい。
【００９７】ダミー凸部領域３２の平面形状が正方形の
場合には、行方向で隣り合う、ダミー凸部領域３２の列
方向にずれた幅Ｙ１０は、ダミー凸部領域３２の一辺の
長さの、ほぼ半分であることが好ましい。また、列方向
で隣り合う、ダミー凸部領域３２の行方向にずれた幅Ｘ
１０は、ダミー凸部領域の一辺の長さの、ほぼ半分であ
ることが好ましい。
【００９８】（作用効果）ダミー凸部領域３２が以上の
構成で形成されることにより、たとえば、次の作用効果
を奏することができる。この作用効果を、図４を参照し
ながら説明する。図４は、ダミー凸部領域３２の配置パ
ターンの作用効果を説明するための図である。
【００９９】（１）図４（ａ）に示すように、制限領域
４０を設定した場合を考える。制限領域４０は、実効領
域４２と、禁止区域４４とを有する。禁止区域４４は、
トレンチ素子分離領域２４内であって、実効領域４２の
周囲において、行方向に伸びている。この場合、この制
限領域４０と平行に、格子状のダミー凸部領域３２ａを
形成することが考えられる。ダミー凸部領域３２ａが格
子状に形成された場合には、ダミー凸部領域３２ａの一
つが制限領域４０に掛かると、そのダミー凸部領域３２
ａと同じ行にある他のダミー凸部領域３２ａがすべて、
制限領域４０に掛かることになる。このため、ダミー凸
部領域３２ａが制限領域４０内に掛からないように、制
限領域４０の付近にダミー凸部領域３２ａを形成するに
は、ダミー凸部領域３２ａの位置を制御する必要があ
る。この制御は、たとえばマスク作成データの増大など
を招くため、技術的に難しい。一方、制限領域４０の付
近にダミー凸部領域３２ａを形成できない場合は、その
制限領域４０の付近において、トレンチ素子分離領域２
４内に形成されるダミー凸部領域３２ａの密度が、不充
分になってしまう。
【０１００】しかし、本発明のマスクデータの生成方法
により得られたマスクを用いて製造された半導体装置に
おいては、図４（ｂ）に示すように、ダミー凸部領域３
２は、行方向と交差する方向に伸びる第１の仮想直線Ｌ
１上に位置するように、形成されている。つまり、同一
の第１の仮想直線Ｌ１上にある、隣り合うダミー凸部領
域３２は、互いに列方向にずれて形成されている。この
ため、同一の第１の仮想直線Ｌ１上において、あるダミ
ー凸部領域３２が、制限領域４０に掛かったとしても、
隣りの他のダミー凸部領域３２は、制限領域４０に掛か
からないように配置できる。その結果、ダミー凸部領域
３２の形成位置を制御することなく、制限領域４０の付
近にダミー凸部領域３２を確実に形成することができ
る。
【０１０１】また、この半導体装置においては、ダミー
凸部領域３２は、さらに、列方向と交差する方向に伸び
る第２の仮想直線Ｌ２上に位置するように、形成されて
いる。つまり、同一の第２の仮想直線Ｌ２上にある、隣
り合うダミー凸部領域３２は、互いに行方向にずれて形
成されている。このため、ダミー凸部領域３２が第１の
仮想直線Ｌ１上にある場合と同様の理由で、列方向に伸
びる制限領域４０の付近に、ダミー凸部領域３２を確実
に形成することができる。
【０１０２】（２）この半導体装置においては、部分的
に制限領域４０に重なるダミー凸部領域３２は、完全に
排除されている。このため、たとえば、次の作用効果が
奏される。
【０１０３】図４（ｂ）において、制限領域４０に部分
的に重なるダミー凸部領域３２のうち、制限領域４０に
重ならない一部の領域（斜線で示す領域）（以下「残存
ダミー凸部領域」という）３２ｂを発生させることが考
えられる。この残存ダミー凸部領域３２ｂは、本来のダ
ミー凸部領域３２の平面形状の一部が欠けた、平面形状
を有する。すなわち、残存ダミー凸部領域３２ｂの平面
形状は、本来のダミー凸部領域３２の平面形状と比べ
て、小さくなる。この残存ダミー凸部領域３２ｂの平面
形状の寸法が、極端に小さく（たとえば、解像限界また
はデザインルールより小さく）なると、たとえば次のよ
うな問題が生じることが考えられる。
【０１０４】（ａ）残存ダミー凸部領域３２ｂを規定す
るレジスト層を形成するのが困難となり、残存ダミー凸
部領域３２ｂのパターン飛びが発生する。（ｂ）残存ダ
ミー凸部領域３２ｂを形成するためのレジスト層を形成
できたとしても、そのレジスト層が倒れ、倒れたレジス
ト層が、トレンチを形成するためのエッチングの際にゴ
ミとなり、そのエッチングに悪影響を及ぼす。（ｃ）残
存ダミー凸部領域３２ｂの凸部は細くなるため、残存ダ
ミー凸部領域３２ｂの凸部が、凸部領域形成のエッチン
グ工程後の、基板の洗浄工程などの際に折れ、表面異物
となる。（ｄ）この表面異物が絶縁層内にとり込まれる
と、絶縁層の研磨の際に、スクラッチ（scratch） が生
じたりする。
【０１０５】しかし、この半導体装置では、残存ダミー
凸部領域３２ｂを形成していない。このため、上述のよ
うな問題が発生するのを確実に防止することができる。
【０１０６】［マスクデータの生成方法］以下、半導体
基板にトレンチ素子分離領域を形成するために使用され
る、マスクデータの生成方法の一例を説明する。マスク
データは、コンピュータを用いて、生成されることがで
きる。図１５は、マスクデータの図である。
【０１０７】（第１のマスクデータの作成）まず、第１
のマスクデータを作成する。図１１は、第１のマスクデ
ータの図である。第１のマスクデータ２００には、制限
領域４０を規定する制限領域パターン２６２が設定され
ている。具体的には、次のようにして、第１のマスクデ
ータ２００を作成することができる。図５〜図１０は、
第１のマスクデータの作成工程を示す、中間マスクデー
タの図である。
【０１０８】具体的には、第１のマスクデータ２００
は、次のようにして作成する。
【０１０９】まず、図５〜図８にそれぞれ示される、第
１〜４の中間マスクデータ２１０，２２０，２３０，２
４０を用意する。
【０１１０】図５に示す第１の中間マスクデータ２１０
においては、アクティブ領域パターン２１２が設定され
ている。アクティブ領域パターン２１２は、アクティブ
領域Ａ１を規定する。図６に示す第２の中間マスクデー
タ２２０においては、ゲート領域パターン２２２が設定
されている。ゲート領域パターン２２２は、ゲート領域
Ａ２を規定する。図７に示す第３の中間マスクデータ２
３０においては、抵抗として機能させる目的で形成され
ている不純物拡散領域パターン２３２が設定されてい
る。抵抗として機能させる目的で形成されている不純物
拡散領域パターン２３２は、抵抗として機能させる目的
で形成されている不純物拡散領域Ａ３を規定する。図８
に示す第４の中間マスクデータ２４０においては、ｐウ
エルとｎウエルとの境界領域パターン２４２が設定され
ている。ｐウエルとｎウエルとの境界領域パターン２４
２は、ｐウエルとｎウエルとの境界領域Ａ４を規定す
る。
【０１１１】次に、第１〜４の中間マスクデータ２１
０，２２０，２３０，２４０の論理和をとり、図９に示
すように、第５の中間マスクデータ２５０を得る。すな
わち、第１〜４の中間マスクデータ２１０，２２０，２
３０，２４０の斜線領域２１２，２２２，２３２，２４
２を足すことにより、第５の中間マスクデータ２５０に
おいて、実効領域パターン２５２が設定される。実効領
域パターン２５２は、実効領域４２を規定する。
【０１１２】次に、実効領域パターン２５２を所定の幅
だけ広げて、図１０に示す第６の中間マスクデータ２６
０を得る。すなわち、実効領域パターン２５２の周囲
に、禁止区域パターン２６４を付加し、制限領域パター
ン２６２を設定する。禁止区域パターン２６４は、禁止
区域を規定する。制限領域パターン２６２は、制限領域
を規定する。
【０１１３】次に、第６の中間マスクデータ２６０を図
形的に反転させ、図１１に示す第１のマスクデータ２０
０が得られる。具体的には、第６の中間マスクデータ２
６０における斜線領域を空白領域にし、第６の中間マス
クデータ２６０における空白領域を斜線領域にすること
により、第１のマスクデータ２００を生成する。
【０１１４】（第２のマスクデータの作成）次に、第２
のマスクデータ３００を作成する。図１２は、第２のマ
スクデータの図である。第２のマスクデータ３００に
は、ダミーパターン３１０が設定されている。ダミーパ
ターン３１０は、上述したダミー凸部領域３２の配置パ
ターンに対応しており、ダミー凸部領域３２を規定す
る。つまり、ダミーパターン３１０とダミー凸部領域３
２の配置パターンとは、同一的または相似的な関係にあ
る。具体的には、図１３に示すように、第２のマスクデ
ータ３００に基づいて形成された、マスク６００のダミ
ーパターン６１０は、半導体装置７００におけるダミー
凸部領域３２のパターンに対応している。
【０１１５】より具体的には、ダミーパターン３１０
は、次のような配置パターンを有している。
【０１１６】ダミーパターン３１０は、第１の仮想直線
Ｌ１０上に位置するように形成されている。ダミーパタ
ーン３１０は、たとえば、ダミーパターン３１０の中心
が、第１の仮想直線Ｌ１０の上に位置するように、形成
されることができる。また、ダミーパターン３１０は、
ダミーパターン３１０の中心ではない他の部分が、第１
の仮想直線Ｌ１０の上に位置するように、形成されてい
てもよい。すなわち、ダミーパターン３１０が第１の仮
想直線Ｌ１０上にあればよい。
【０１１７】ダミーパターン３１０は、第２の仮想直線
Ｌ２０上に位置するように形成されている。ダミーパタ
ーン３１０は、たとえば、ダミーパターン３１０の中心
が、第２の仮想直線Ｌ２０の上に位置するように、形成
されることができる。ダミーパターン３１０は、ダミー
パターン３１０の中心ではない他の部分が、第２の仮想
直線Ｌ２０の上に位置するように、形成されていてもよ
い。すなわち、ダミーパターン３１０が第２の仮想直線
Ｌ２０上にあればよい。
【０１１８】第１の仮想直線Ｌ１０は、行方向と交差し
ている。第１の仮想直線Ｌ１０と行方向とのなす角θ１
０は、２〜４０度であり、好ましくは１５〜２５度であ
り、より好ましくは約２０度である。ここで「行方向」
とは、たとえば、アクティブ領域パターン、ゲート領域
パターン、ｎウエルとｐウエルとの境界領域パターン、
抵抗として機能させる目的で形成されている不純物拡散
領域パターン，禁止区域パターンなどを考慮して想定さ
れる、一の方向である。
【０１１９】第２の仮想直線Ｌ２０は、列方向と交差し
ている。第２の仮想直線Ｌ２０と列方向とのなす角θ２
０は、２〜４０度であり、好ましくは１５〜２５度であ
り、より好ましくは約２０度である。ここで「列方向」
とは、行方向と直交する方向であり、たとえば、アクテ
ィブ領域パターン、ゲート領域パターン、ｎウエルとｐ
ウエルとの境界領域パターン、抵抗として機能させる目
的で形成されている不純物拡散領域パターン，禁止区域
パターンなどを考慮して想定される、一の方向である。
【０１２０】第１の仮想直線Ｌ１０は、複数本想定さ
れ、かつ、所定のピッチで想定される。第２の仮想直線
Ｌ２０は、複数本想定され、かつ、所定のピッチで想定
される。なお、第１の仮想直線Ｌ１０の間隔Ｄ１０は、
半導体装置における第１の仮想直線Ｌ１の間隔Ｄ１にお
いて、所望の間隔が得られるように、設定される（図１
３参照）。また、同様に、マスクにおける第２の仮想直
線Ｌ２０の間隔Ｄ２０は、半導体装置における第２の仮
想直線Ｌ２の間隔Ｄ２において、所望の間隔が得られる
ように、設定される（図１３参照）。
【０１２１】なお、第１のマスクデータの作成工程の前
に、第２のマスクデータの作成工程を行ってもよい。
【０１２２】（第３のマスクデータの作成）次に、第１
のマスクデータ２００と、第２のマスクデータ３００と
を合成し、第３のマスクデータ４００を作成する。図１
４は、第３のマスクデータの図である。この合成は、た
とえば次のようにして行うことができる。第１のマスク
データ２００の斜線領域と、第２のマスクデータのダミ
ーパターン（斜線領域）３１０との共通部分を抽出す
る。すなわち、制限領域パターン２６２と重なる、ダミ
ーパターン３１０を排除する。なお、ここで、制限領域
パターン２６２と部分的に重なるダミーパターン３１２
も、完全に排除される。
【０１２３】次に、第３のマスクデータ４００と、第１
および第３の中間マスクデータ２１０，２３０との論理
和をとる。すなわち、第１および第３の中間マスクデー
タ２１０，２３０の斜線領域２１２，２３２を、第３の
マスクデータ４００に足す。その結果、図１５に示す、
半導体基板にトレンチ素子分離領域を形成するために使
用されるマスクのマスクデータ５００が得られる。
【０１２４】なお、半導体基板にトレンチ素子分離領域
を形成する際に、ポジ型のレジストを使用する場合に
は、マスクデータ５００の斜線領域は、マスクの遮光部
分（たとえばクロムパターン）となる。また、ネガ型の
レジストを使用する場合には、マスクデータ５００の斜
線領域以外の領域（空白領域）が、マスクの遮光部分
（たとえばクロムパターン）となる。
【０１２５】こうして得られたマスクデータ５００は、
必要に応じてコンピュータ読み取り可能な記録媒体に記
録することができる。また、このマスクデータ５００に
基づいて、半導体基板にトレンチ素子分離領域を形成す
るために使用されるマスクを得ることができる。
【０１２６】（作用効果）本実施の形態に係るマスクデ
ータの生成方法においては、ダミーパターン３１０は、
上述したダミー凸部領域３２の配置パターンに対応した
パターンを有している。このため、半導体装置の作用効
果で説明した理由と同様の理由で、制限領域パターン２
６２の付近に、ダミーパターン３１０の配置位置を制御
することなく、ダミーパターン３１０を確実に発生させ
ることができる。すなわち、制限領域パターン３１０の
付近に、ダミーパターン３１０を自動発生させることが
できる。その結果、本発明のマスクデータの生成方法に
より得られたマスクを用いてトレンチ内にダミー凸部領
域を形成する際、制限領域の付近において、確実にダミ
ー凸部領域を形成することができる。したがって、トレ
ンチ内に充填された絶縁層を研磨する際、制限領域の付
近においても、ダミー凸部領域に、研磨圧力を確実に分
散させることができる。
【０１２７】また、制限領域パターン２６２に少なくと
も部分的に重なる、ダミーパターン３１０は、完全に排
除される。このため、ダミー凸部領域のパターン飛び
や、絶縁層を研磨する際においてスクラッチ（scratc
h） が生じるのを、確実に防止することができる。
【０１２８】また、制限領域パターン２６２の付近にお
いても、確実にダミーパターン３１０を設定することが
できるため、制限領域パターン２６２間の間隔が狭い領
域においても、確実にダミーパターン３１０を設定する
ことができる。
【０１２９】（変形例）本実施の形態においては、第１
のマスクデータ２００の生成工程は、第６の中間マスク
データ２６０を図形的に反転させる工程を含んでいる。
しかし、マスクデータを生成するために使用するソフト
ウエアによっては、第６の中間マスクデータ２６０を図
形的に反転させる工程を含まなくてよい。
【０１３０】［実験例］ダミー凸部領域の配置パターン
の相違によって、実効領域間においてダミー凸部領域が
形成される具合が、どのように変化するかを調べるため
に実験を行った。
【０１３１】（実施例の条件）以下、実施例の条件を説
明する。
【０１３２】（１）実施例においては、ダミー凸部領域
の配置パターンは、次のルールにしたがった。 （ａ）第１の仮想直線と行方向とのなす角度は、約１
８．４度とした。 （ｂ）第１の仮想直線間の間隔は、約３．２μｍとし
た。 （ｃ）第２の仮想直線と列方向とのなす角度は、約１
８．４度とした。 （ｄ）第２の仮想直線間の間隔は、約３．２μｍとし
た。 （ｅ）トレンチ素子分離領域の単位面積当たりに占める
ダミー凸部領域の面積の割合は、４０％とした。 （ｆ）ダミー凸部領域の平面形状は、正方形とした。 （ｇ）ダミー凸部領域の平面形状の一辺は、２μｍとし
た。 （ｈ）同一の第１の仮想直線上に配置された、隣り合う
ダミー凸部領域において、対向する辺同士の間隔は、１
μｍとした。 （ｉ）同一の第２の仮想直線上に配置された、隣り合う
ダミー凸部領域において、対向する辺同士の間隔は、１
μｍとした。 （ｊ）同一の第１の仮想直線上に配置された、隣り合う
ダミー凸部領域において、互いに列方向にずれた幅は、
１μｍとした。 （ｋ）同一の第２の仮想直線上に配置された、隣り合う
ダミー凸部領域において、互いに行方向にずれた幅は、
１μｍとした。 （ｌ）ダミー凸部領域は、その中心が、第１の仮想直線
の上に位置するように形成されている。 （ｍ）ダミー凸部領域は、その中心が、第２の仮想直線
の上に位置するように形成されている。 （ｎ）全体的または部分的に制限領域４０に重なるダミ
ー凸部領域（制限領域に接するダミー凸部領域も含む）
は、完全に排除されている。
【０１３３】（２）制限領域４０は、禁止区域４４と実
効領域（実効凸部領域）４２とからなる。
【０１３４】（３）禁止区域４４は、実効領域（実効凸
部領域）４２の周囲の領域に設定した。禁止区域４４の
幅は、１μｍとした。
【０１３５】（４）実効領域（実効凸部領域）４２間の
間隔が１０μｍである領域Ａ１０と、実効領域（実効凸
部領域）４２間の間隔が６μｍである領域Ｂ１０を設定
した。
【０１３６】（比較例の条件）以下、比較例の条件を説
明する。
【０１３７】（１）比較例においては、ダミー凸部領域
を格子状に配置している。具体的には、ダミー凸部領域
の配置パターンは、次のルールにしたがった。 （ａ）行方向に隣り合うダミー凸部領域間の間隔は、１
μｍとした。 （ｂ）列方向に隣り合うダミー凸部領域間の間隔は、１
μｍとした。 （ｃ）ダミー凸部領域の平面形状は、正方形とした。 （ｄ）ダミー凸部領域の一辺は、２μｍとした。 （ｅ）全体的または部分的に制限領域４０に重なるダミ
ー凸部領域（制限領域に接するダミー凸部領域も含む）
は、完全に排除されている。
【０１３８】（２）制限領域４０は、禁止区域４４と実
効領域（実効凸部領域）４２とからなる。
【０１３９】（３）禁止区域４４は、実効領域（実効凸
部領域）４２の周囲の領域に設定した。禁止区域４４の
幅は、１μｍであった。
【０１４０】（４）実効領域（実効凸部領域）４２のパ
ターンは、実施例と同様のパターンを使用した。なお、
実施例の領域Ａ１０に対応する領域をＡ２０として表
し、実施例の領域Ｂ１０に対応する領域をＢ２０として
表す。
【０１４１】（結果）この結果を図１６および図１７に
示す。図１６は、実施例に係る半導体基板の一部の平面
図である。図１７は、比較例に係る半導体基板の一部の
平面図である。なお、実線で示された正方形は実際に形
成されたダミー凸部領域を示し、想像線で示された正方
形は排除された架空のダミー凸部領域を示す。
【０１４２】比較例においては、領域Ａ２０において、
１行分のダミー凸部領域しか形成されていない。すなわ
ち、制限領域４０の付近において、ダミー凸部領域が形
成されていない。これに対して、実施例においては、領
域Ａ１０において、制限領域４０の付近にも確実にダミ
ー凸部領域が形成されている。
【０１４３】また、実施例においては、実効領域（実効
凸部領域）間の間隔が狭い領域（領域Ｂ１０）におい
て、ダミー凸部領域が形成されている。これに対して、
比較例においては、実効領域（実効凸部領域）間の間隔
が狭い領域（領域Ｂ２０）において、ダミー凸部領域が
形成されていない。
【０１４４】以上のことから、実施例によれば、比較例
に比べて、より確実にトレンチ素子分離領域内にダミー
凸部領域を形成できることがわかる。
【０１４５】本発明は、上記の実施の形態に限定され
ず、本発明の要旨の範囲で種々の変更が可能である。
【図面の簡単な説明】
【図１】トレンチ素子分離領域を有する半導体基板の平
面図である。
【図２】図１におけるＡ−Ａ線に沿った断面を模式的に
示す断面図である。
【図３】ダミー凸部領域の配置パターンを説明するため
の図である。
【図４】ダミー凸部領域の配置パターンの作用効果を説
明するための図である。
【図５】第１のマスクデータの作成工程を示す、中間マ
スクデータの図である。
【図６】第１のマスクデータの作成工程を示す、中間マ
スクデータの図である。
【図７】第１のマスクデータの作成工程を示す、中間マ
スクデータの図である。
【図８】第１のマスクデータの作成工程を示す、中間マ
スクデータの図である。
【図９】第１のマスクデータの作成工程を示す、中間マ
スクデータの図である。
【図１０】第１のマスクデータの作成工程を示す、中間
マスクデータの図である。
【図１１】第１のマスクデータの図である。
【図１２】第２のマスクデータの図である。
【図１３】第２のマスクデータに基づいてマスクを形成
した場合において、マスクのダミーパターンと半導体装
置におけるダミー凸部領域のパターンとの対応関係を示
す図である。
【図１４】第３のマスクデータの図である。
【図１５】マスクデータの図である。
【図１６】実施例に係る半導体基板の一部の平面図であ
る。
【図１７】比較例に係る半導体基板の一部の平面図であ
る。
【図１８】従来のトレンチ素子分離技術を利用した、ト
レンチ素子分離領域の形成工程を模式的に示す断面図で
ある。
【図１９】ダミー凸部領域を形成した場合における、ト
レンチ素子分離領域の形成工程を模式的に示す断面図で
ある。
【符号の説明】
１０ 半導体基板 ２４ トレンチ素子分離領域 ３０ 実効凸部領域 ３２ ダミー凸部領域 ４０ 制限領域 ４２ 実効領域 ４４ 禁止区域 ２００ 第１のマスクデータ ２１０ 第１の中間マスクデータ ２１２ アクティブ領域パターン ２２０ 第２の中間マスクデータ ２２２ ゲート領域パターン ２３０ 第３の中間マスクデータ ２３２ 抵抗として機能するウエル領域パターン ２４０ 第４の中間マスクデータ ２４２ ｎウエルとｐウエルとの境界領域パターン ２５０ 第５の中間マスクデータ ２５２ 実効領域パターン ２６０ 第６の中間マスクデータ ２６２ 制限領域パターン ２６４ 禁止区域パターン ３００ 第２のマスクデータ ３１０ ダミーパターン ４００ 第３のマスクデータ ５００ マスクデータ Ａ１ アクティブ領域 Ａ２ ゲート領域 Ａ３ 抵抗として機能するウエル領域 Ａ４ ｎウエルとｐウエルとの境界領域 Ｄ１ 第１の仮想直線間の間隔 Ｄ２ 第２の仮想直線間の間隔 Ｇ１０，Ｇ２０ 辺同士の間隔 Ｌ１ 第１の仮想直線 Ｌ２ 第２の仮想直線 Ｓ１，Ｓ２，Ｓ３，Ｓ４ 辺 Ｔ１０ ダミー凸部領域の一辺の長さ Ｘ１０ ずれ幅 Ｙ１０ ずれ幅 θ１ 第１の仮想直線と行方向とのなす角 θ２ 第２の仮想直線と列方向とのなす角
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−153550（ＪＰ，Ａ) 特開 平８−160590（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82 H01L 21/76 H01L 27/04 H01L 21/822 G06F 17/50

Claims (26)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体装置の製造方法に適用されるマス
    クデータの生成方法であって、 前記半導体装置は、半導体基板に設けられたトレンチ素
    子分離領域と、 前記トレンチ素子分離領域内に設けられた、複数のダミ
    ー凸部領域と、を有し、 行方向と交差する方向に沿って伸びる、第１の仮想直線
    を想定すると、 前記第１の仮想直線と前記行方向とのなす角は、２〜４
    ０度であり、 前記ダミー凸部領域は、前記第１の仮想直線上に位置す
    るように、配置され、 以下の工程（ａ）〜（ｃ）を含む、マスクデータの生成
    方法。 （ａ）制限領域を規定する制限領域パターンを設定する
    工程、 （ｂ）前記ダミー凸部領域を規定するダミーパターンを
    設定する工程、 （ｃ）前記制限領域パターンに少なくとも部分的に重な
    る前記ダミーパターンおよび接する前記ダミーパターン
    を排除する、前記制限領域パターンと前記ダミーパター
    ンとを合成する工程
  2. 【請求項２】 請求項１において、 前記第１の仮想直線間において、所定の間隔が置かれて
    いる、マスクデータの生成方法。
  3. 【請求項３】 請求項２において、 前記間隔は、１〜１６μｍである、マスクデータの生成
    方法。
  4. 【請求項４】 請求項１〜３のいずれかにおいて、 前記ダミー凸部領域は、該ダミー凸部領域の中心が、前
    記第１の仮想直線上に位置するように、配置された、マ
    スクデータの生成方法。
  5. 【請求項５】 半導体装置の製造方法に適用されるマス
    クデータの生成方法であって、 前記半導体装置は、半導体基板に設けられたトレンチ素
    子分離領域と、 前記トレンチ素子分離領域内に設けられた、複数のダミ
    ー凸部領域と、を有し、 列方向と交差する方向に沿って伸びる、第２の仮想直線
    を想定すると、 前記第２の仮想直線と前記列方向とのなす角は、２〜４
    ０度であり、 前記ダミー凸部領域は、前記第２の仮想直線上に位置す
    るように、配置され、 以下の工程（ａ）〜（ｃ）を含む、マスクデータの生成
    方法。 （ａ）制限領域を規定する制限領域パターンを設定する
    工程、 （ｂ）前記ダミー凸部領域を規定するダミーパターンを
    設定する工程、 （ｃ）前記制限領域パターンに少なくとも部分的に重な
    る前記ダミーパターンおよび接する前記ダミーパターン
    を排除する、前記制限領域パターンと前記ダミーパター
    ンとを合成する工程
  6. 【請求項６】 請求項１〜４のいずれかにおいて、 前記半導体装置は、さらに、列方向と交差する方向に沿
    って伸びる、第２の仮想直線を想定すると、 前記第２の仮想直線と前記列方向とのなす角は、２〜４
    ０度であり、 前記ダミー凸部領域は、さらに、前記第２の仮想直線上
    に位置するように、配置されている、マスクデータの生
    成方法。
  7. 【請求項７】 請求項５または６において、 前記第２の仮想直線間において、所定の間隔が置かれて
    いる、マスクデータの生成方法。
  8. 【請求項８】 請求項７において、 前記間隔は、１〜１６μｍである、マスクデータの生成
    方法。
  9. 【請求項９】 請求項５〜８のいずれかにおいて、 前記ダミー凸部領域は、該ダミー凸部領域の中心が、前
    記第２の仮想直線上に位置するように、配置された、マ
    スクデータの生成方法。
  10. 【請求項１０】 半導体装置の製造方法に適用されるマ
    スクデータの生成方法であって、 前記半導体装置は、半導体基板に設けられたトレンチ素
    子分離領域と、 前記トレンチ素子分離領域内に設けられた、複数のダミ
    ー凸部領域と、を有し、 前記ダミー凸部領域は、平面形状において、正方形をな
    し、 行方向で隣り合う前記ダミー凸部領域間の間隔は、該ダ
    ミー凸部領域の一辺の長さの、半分であり、 行方向で隣り合う前記ダミー凸部領域は、互いに列方向
    にずれ、 前記ダミー凸部領域の列方向にずれた幅は、該ダミー凸
    部領域の一辺の長さの、半分であり、 以下の工程（ａ）〜（ｃ）を含む、マスクデータの生成
    方法。 （ａ）制限領域を規定する制限領域パターンを設定する
    工程、 （ｂ）前記ダミー凸部領域を規定するダミーパターンを
    設定する工程、 （ｃ）前記制限領域パターンに少なくとも部分的に重な
    る前記ダミーパターンおよび接する前記ダミーパターン
    を排除する、前記制限領域パターンと前記ダミーパター
    ンとを合成する工程
  11. 【請求項１１】 半導体装置の製造方法に適用されるマ
    スクデータの生成方法であって、 前記半導体装置は、半導体基板に設けられたトレンチ素
    子分離領域と、 前記トレンチ素子分離領域内に設けられた、複数のダミ
    ー凸部領域と、を有し、 前記ダミー凸部領域は、平面形状において、正方形をな
    し、 列方向で隣り合う前記ダミー凸部領域間の間隔は、該ダ
    ミー凸部領域の一辺の長さの、半分であり、 列方向で隣り合う前記ダミー凸部領域は、互いに行方向
    にずれ、 前記ダミー凸部領域の行方向にずれた幅は、該ダミー凸
    部領域の一辺の長さの、半分であり、 以下の工程（ａ）〜（ｃ）を含む、マスクデータの生成
    方法。 （ａ）制限領域を規定する制限領域パターンを設定する
    工程、 （ｂ）前記ダミー凸部領域を規定するダミーパターンを
    設定する工程、 （ｃ）前記制限領域パターンに少なくとも部分的に重な
    る前記ダミーパターンおよび接する前記ダミーパターン
    を排除する、前記制限領域パターンと前記ダミーパター
    ンとを合成する工程
  12. 【請求項１２】 請求項１０において、 前記半導体装置は、さらに、列方向で隣り合う前記ダミ
    ー凸部領域間の間隔は、該ダミー凸部領域の一辺の長さ
    の、半分であり、 列方向で隣り合う前記ダミー凸部領域は、互いに行方向
    にずれ、 前記ダミー凸部領域の行方向にずれた幅は、該ダミー凸
    部領域の一辺の長さの、半分である、マスクデータの生
    成方法。
  13. 【請求項１３】 請求項１０〜１２のいずれかにおい
    て、 前記ダミー凸部領域の一辺の長さは、２μｍである、マ
    スクデータの生成方法。
  14. 【請求項１４】 請求項１〜１３のいずれかにおいて、 前記制限領域は、実効領域と禁止区域とを有する、マス
    クデータの生成方法。
  15. 【請求項１５】 請求項１〜１４のいずれかにおいて、 前記実効領域は、アクティブ領域と、ゲート領域と、抵
    抗として機能させる目的で形成されている不純物拡散領
    域領域と、ｎウエルとｐウエルとの境界領域とを含む、
    マスクデータの生成方法。
  16. 【請求項１６】 半導体装置の製造方法に適用されるマ
    スクデータの生成方法であって、 前記半導体装置は、半導体基板に設けられたトレンチ素
    子分離領域と、 前記トレンチ素子分離領域内に設けられた、複数のダミ
    ー凸部領域と、を有し、 前記ダミー凸部領域の配置は、以下の工程（ａ）〜
    （ｃ）を含む方法により決定される、マスクデータの生
    成方法。 （ａ）制限領域を規定する制限領域パターンを設定する
    工程、 （ｂ）前記ダミー凸部領域を規定するダミーパターンを
    設定する工程であって、 行方向と交差する方向に沿って伸びる、第１の仮想直線
    を想定すると、 前記第１の仮想直線と前記行方向とのなす角は、２〜４
    ０度であり、 前記ダミーパターンは、前記第１の仮想直線上に位置す
    るように、配置され、 （ｃ）前記制限領域パターンに少なくとも部分的に重な
    る前記ダミーパターンおよび接する前記ダミーパターン
    を排除する、前記制限領域パターンと前記ダミーパター
    ンとを合成する工程
  17. 【請求項１７】 半導体装置の製造方法に適用されるマ
    スクデータの生成方法であって、 前記半導体装置は、半導体基板に設けられたトレンチ素
    子分離領域と、 前記トレンチ素子分離領域内に設けられた、複数のダミ
    ー凸部領域と、を有し、 前記ダミー凸部領域の配置は、以下の工程（ａ）〜
    （ｃ）を含む方法により決定される、マスクデータの生
    成方法。 （ａ）制限領域を規定する制限領域パターンを設定する
    工程、 （ｂ）前記ダミー凸部領域を規定するダミーパターンを
    設定する工程であって、 列方向と交差する方向に沿って伸びる、第２の仮想直線
    を想定すると、 前記第２の仮想直線と前記列方向とのなす角は、２〜４
    ０度であり、 前記ダミーパターンは、前記第２の仮想直線上に位置す
    るように、配置され、 （ｃ）前記制限領域パターンに少なくとも部分的に重な
    る前記ダミーパターンおよび接する前記ダミーパターン
    を排除する、前記制限領域パターンと前記ダミーパター
    ンとを合成する工程
  18. 【請求項１８】 請求項１６において、 前記工程（ｂ）において、さらに、列方向と交差する方
    向に沿って伸びる、第２の仮想直線を想定すると、 前記第２の仮想直線と前記列方向とのなす角は、２〜４
    ０度であり、 前記ダミーパターンは、さらに、前記第２の仮想直線の
    上に位置するように、配置されている、マスクデータの
    生成方法。
  19. 【請求項１９】 半導体装置の製造方法に適用されるマ
    スクデータの生成方法であって、 前記半導体装置は、半導体基板に設けられたトレンチ素
    子分離領域と、 前記トレンチ素子分離領域内に設けられた、複数のダミ
    ー凸部領域と、を有し、 前記ダミー凸部領域の配置は、以下の工程（ａ）〜
    （ｃ）を含む方法により決定される、マスクデータの生
    成方法。 （ａ）制限領域を規定する制限領域パターンを設定する
    工程、 （ｂ）前記ダミー凸部領域を規定するダミーパターンを
    設定する工程であって、 前記ダミーパターンは、平面形状において、正方形をな
    し、 行方向で隣り合う前記ダミーパターン間の間隔は、該ダ
    ミーパターンの一辺の長さの、半分であり、 行方向で隣り合う前記ダミーパターンは、互いに列方向
    にずれ、 前記ダミーパターンの列方向にずれた幅は、該ダミーパ
    ターンの一辺の長さの、半分であり、 （ｃ）前記制限領域パターンに少なくとも部分的に重な
    る前記ダミーパターンおよび接する前記ダミーパターン
    を排除する、前記制限領域パターンと前記ダミーパター
    ンとを合成する工程
  20. 【請求項２０】 半導体装置の製造方法に適用されるマ
    スクデータの生成方法であって、 前記半導体装置は、半導体基板に設けられたトレンチ素
    子分離領域と、 前記トレンチ素子分離領域内に設けられた、複数のダミ
    ー凸部領域と、を有し、 前記ダミー凸部領域の配置は、以下の工程（ａ）〜
    （ｃ）を含む方法により決定される、マスクデータの生
    成方法。 （ａ）制限領域を規定する制限領域パターンを設定する
    工程、 （ｂ）前記ダミー凸部領域を規定するダミーパターンを
    設定する工程であって、 前記ダミーパターンは、平面形状において、正方形をな
    し、 列方向で隣り合う前記ダミーパターン間の間隔は、該ダ
    ミーパターンの一辺の長さの、半分であり、 列方向で隣り合う前記ダミーパターンは、互いに行方向
    にずれ、 前記ダミーパターンの行方向にずれた幅は、該ダミーパ
    ターンの一辺の長さの、半分であり、 （ｃ）前記制限領域パターンに少なくとも部分的に重な
    る前記ダミーパターンおよび接する前記ダミーパターン
    を排除する、前記制限領域パターンと前記ダミーパター
    ンとを合成する工程
  21. 【請求項２１】 請求項１９において、 さらに、列方向で隣り合う前記ダミーパターン間の間隔
    は、該ダミーパターンの一辺の長さの、半分であり、 列方向で隣り合う前記ダミーパターンは、互いに行方向
    にずれ、 前記ダミーパターンの行方向にずれた幅は、該ダミーパ
    ターンの一辺の長さの、半分である、マスクデータの生
    成方法。
  22. 【請求項２２】 請求項１６〜２１のいずれかにおい
    て、 前記制限領域は、実効領域と、該実効領域の周囲に設定
    された禁止区域とを有し、 前記工程（ａ）は、前記実効領域を規定する実効領域パ
    ターンを設定する工程（ａ−１）、該実効領域パターン
    の周囲に、前記禁止区域を規定する禁止区域パターンを
    設定する工程（ａ−２）を含む、マスクデータの生成方
    法。
  23. 【請求項２３】 請求項２２において、 前記実効領域パターンは、アクティブ領域パターンと、
    ゲート領域パターンと、抵抗として機能させる目的で形
    成されている不純物拡散領域パターンと、ｐウエルとｎ
    ウエルとの境界領域パターンと、を含む、マスクデータ
    の生成方法。
  24. 【請求項２４】 請求項１６〜２３のいずれかにおい
    て、 前記工程（ｃ）の前に、さらに、前記制限領域パターン
    を反転させる工程（ｄ）を含む、マスクデータの生成方
    法。
  25. 【請求項２５】 請求項１〜２４にいずれかに記載のマ
    スクデータの生成方法により得られた、マスク。
  26. 【請求項２６】 請求項１〜２４にいずれかに記載のマ
    スクデータの生成方法により得られたマスクデータを記
    録した、コンピュータ読み取り可能な記録媒体。
JP2000072413A 2000-03-15 2000-03-15 マスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 Expired - Lifetime JP3428556B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000072413A JP3428556B2 (ja) 2000-03-15 2000-03-15 マスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体
US09/808,098 US6560765B2 (en) 2000-03-15 2001-03-14 Method for generating mask data, mask and computer readable recording media

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000072413A JP3428556B2 (ja) 2000-03-15 2000-03-15 マスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体

Publications (2)

Publication Number Publication Date
JP2001267426A JP2001267426A (ja) 2001-09-28
JP3428556B2 true JP3428556B2 (ja) 2003-07-22

Family

ID=18590829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000072413A Expired - Lifetime JP3428556B2 (ja) 2000-03-15 2000-03-15 マスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体

Country Status (2)

Country Link
US (1) US6560765B2 (ja)
JP (1) JP3428556B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3539337B2 (ja) 2000-03-17 2004-07-07 セイコーエプソン株式会社 半導体装置およびその製造方法ならびにマスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体
JP3575448B2 (ja) 2001-08-23 2004-10-13 セイコーエプソン株式会社 半導体装置
JP2003068734A (ja) * 2001-08-23 2003-03-07 Seiko Epson Corp 半導体装置およびその製造方法
JP3454259B2 (ja) 2001-09-07 2003-10-06 セイコーエプソン株式会社 マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法
US20030212981A1 (en) * 2002-05-09 2003-11-13 Chong-Jen Huang Method utilizing dummy patterns to fabricate active region for stabilizing lithographic process
US8356265B2 (en) * 2007-03-21 2013-01-15 Fady Fouad Offset fill

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494854A (en) * 1994-08-17 1996-02-27 Texas Instruments Incorporated Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films
JP3249317B2 (ja) 1994-12-12 2002-01-21 富士通株式会社 パターン作成方法
JP3247600B2 (ja) 1995-11-30 2002-01-15 株式会社東芝 パターン発生方法
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6153918A (en) * 1998-04-20 2000-11-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with improved planarity and reduced parasitic capacitance
US6326309B2 (en) * 1998-06-30 2001-12-04 Fujitsu Limited Semiconductor device manufacturing method
KR100319883B1 (ko) * 1999-03-16 2002-01-10 윤종용 패드 주위에 더미 패턴을 구비한 반도체소자

Also Published As

Publication number Publication date
JP2001267426A (ja) 2001-09-28
US6560765B2 (en) 2003-05-06
US20010039647A1 (en) 2001-11-08

Similar Documents

Publication Publication Date Title
JP3539337B2 (ja) 半導体装置およびその製造方法ならびにマスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体
US6020616A (en) Automated design of on-chip capacitive structures for suppressing inductive noise
US5597668A (en) Patterned filled photo mask generation for integrated circuit manufacturing
JP4836304B2 (ja) 半導体装置
US8211807B2 (en) Double patterning technology using single-patterning-spacer-technique
US6327695B1 (en) Automated design of on-chip capacitive structures for suppressing inductive noise
JP2001085614A (ja) 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体
US20120168955A1 (en) Integrated Circuit Pattern and Method
JP2006245390A (ja) 半導体集積回路装置およびその製造方法
JP3428556B2 (ja) マスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体
JP2000349145A (ja) 半導体装置
JP3551877B2 (ja) 半導体装置およびその製造方法
JP3645142B2 (ja) 半導体ウエハの処理方法ならびに半導体装置の製造方法
US7485543B2 (en) Method for manufacturing semiconductor device with overlay vernier
US7146597B2 (en) CAD method for arranging via-holes, a CAD tool, photomasks produced by the CAD method, a semiconductor integrated circuit manufactured with photomasks and a computer program product for executing the CAD method
JP3651344B2 (ja) 半導体装置の製造方法
JP2001267415A (ja) マスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体
JP2001267322A (ja) 半導体装置およびその製造方法ならびにマスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体
JP4019275B2 (ja) 半導体装置
JP4247645B2 (ja) 半導体装置
JP4247647B2 (ja) 半導体装置の製造方法
CN102623423B (zh) 集成电路图案及多重图案化方法
JPH1140562A (ja) 半導体集積回路及びその製造方法
JP2001044272A (ja) 半導体装置の製造方法
JP2003249546A (ja) 半導体ウエハおよびその処理方法ならびに半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030415

R150 Certificate of patent or registration of utility model

Ref document number: 3428556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140516

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term