JP3454259B2 - マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法 - Google Patents
マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法Info
- Publication number
- JP3454259B2 JP3454259B2 JP2001272233A JP2001272233A JP3454259B2 JP 3454259 B2 JP3454259 B2 JP 3454259B2 JP 2001272233 A JP2001272233 A JP 2001272233A JP 2001272233 A JP2001272233 A JP 2001272233A JP 3454259 B2 JP3454259 B2 JP 3454259B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- stress relaxation
- mask data
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マスクデータの生
成方法、マスクおよび記録媒体、ならびに半導体装置の
製造方法に関し、特に配線層の間隔が狭い場合でも配線
層間に良好に絶縁層が埋め込まれた層間絶縁層を有する
半導体装置の製造に適用されるマスクデータの生成方
法、マスクおよび記録媒体、ならびに半導体装置の製造
方法に関する。
成方法、マスクおよび記録媒体、ならびに半導体装置の
製造方法に関し、特に配線層の間隔が狭い場合でも配線
層間に良好に絶縁層が埋め込まれた層間絶縁層を有する
半導体装置の製造に適用されるマスクデータの生成方
法、マスクおよび記録媒体、ならびに半導体装置の製造
方法に関する。
【０００２】
【背景技術および発明が解決しようとする課題】ＬＳＩ
などの半導体装置においては、素子の微細化，高密度化
および多層化にともない、配線層の幅が小さくなり、ま
た配線層の間隔も小さくなっている。たとえば、０．１
３μｍ世代のデザインルールでは、一例を挙げると、金
属配線層の最小ライン幅は０．２０μｍであり、最小間
隔は０．２２μｍである。このような狭いスペースの配
線層の間では、ＣＶＤ法を用いた酸化シリコンで埋め込
みを行っても配線層の間隔が狭いため、埋め込んだ酸化
シリコン層にボイドが発生し、埋め込み不良を生じる。
などの半導体装置においては、素子の微細化，高密度化
および多層化にともない、配線層の幅が小さくなり、ま
た配線層の間隔も小さくなっている。たとえば、０．１
３μｍ世代のデザインルールでは、一例を挙げると、金
属配線層の最小ライン幅は０．２０μｍであり、最小間
隔は０．２２μｍである。このような狭いスペースの配
線層の間では、ＣＶＤ法を用いた酸化シリコンで埋め込
みを行っても配線層の間隔が狭いため、埋め込んだ酸化
シリコン層にボイドが発生し、埋め込み不良を生じる。
【０００３】ＳＯＧ（Spin On Glass）といわれる塗布
酸化シリコンは、有機溶媒中に溶解した絶縁膜材料をウ
ェハ上に回転塗布し、その後の熱処理により硬化され
る。このようなＳＯＧは、流動性が高いために埋め込み
性に優れている。しかし、ＳＯＧは、キュアと呼ばれる
熱硬化のための熱処理を行うと、有機溶媒が蒸発する際
にＳＯＧ層の収縮が生じる。
酸化シリコンは、有機溶媒中に溶解した絶縁膜材料をウ
ェハ上に回転塗布し、その後の熱処理により硬化され
る。このようなＳＯＧは、流動性が高いために埋め込み
性に優れている。しかし、ＳＯＧは、キュアと呼ばれる
熱硬化のための熱処理を行うと、有機溶媒が蒸発する際
にＳＯＧ層の収縮が生じる。
【０００４】本願発明者によれば、例えば０．１３μｍ
世代のデザインルールの配線層間に、層間絶縁層として
ＳＯＧ層を用いると、ＳＯＧ層の収縮によって配線層に
厚さ方向の圧縮力が作用し、特にアルミニウムなどの金
属配線層に変形を生じやすいことが確認されている。配
線層が変形すると、配線信頼性やマイグレーション耐性
が低下することがある。そして、配線層の変形は、特に
孤立したパターンの配線層に顕著に生じやすい。
世代のデザインルールの配線層間に、層間絶縁層として
ＳＯＧ層を用いると、ＳＯＧ層の収縮によって配線層に
厚さ方向の圧縮力が作用し、特にアルミニウムなどの金
属配線層に変形を生じやすいことが確認されている。配
線層が変形すると、配線信頼性やマイグレーション耐性
が低下することがある。そして、配線層の変形は、特に
孤立したパターンの配線層に顕著に生じやすい。
【０００５】本発明の目的は、例えば０．１３μｍ世代
以下のデザインルールであっても、隣接する配線層間の
埋め込み性に優れた層間絶縁層を有する半導体装置の製
造に適用されるマスクデータの生成方法、マスクおよび
記録媒体、ならびに半導体装置の製造方法を提供するこ
とである。
以下のデザインルールであっても、隣接する配線層間の
埋め込み性に優れた層間絶縁層を有する半導体装置の製
造に適用されるマスクデータの生成方法、マスクおよび
記録媒体、ならびに半導体装置の製造方法を提供するこ
とである。
【０００６】
【課題を解決するための手段】本発明は、半導体装置の
製造方法に適用されるマスクデータの生成方法であっ
て、前記半導体装置は、基体上に所定のパターンで配置
された配線層と、前記基体上に所定のパターンで配置さ
れた応力緩和層と、を含み、リサイズ量がプラス（＋）
となるように、配線層パターンをリサイズしてリサイズ
パターンを形成する工程と、前記リサイズパターンのう
ち相互に重なる部分を有するリサイズパターンを削除す
る工程と、前記リサイズパターンの外側に、所定の幅を
有する応力緩和層パターンを形成する工程と、を含む。
製造方法に適用されるマスクデータの生成方法であっ
て、前記半導体装置は、基体上に所定のパターンで配置
された配線層と、前記基体上に所定のパターンで配置さ
れた応力緩和層と、を含み、リサイズ量がプラス（＋）
となるように、配線層パターンをリサイズしてリサイズ
パターンを形成する工程と、前記リサイズパターンのう
ち相互に重なる部分を有するリサイズパターンを削除す
る工程と、前記リサイズパターンの外側に、所定の幅を
有する応力緩和層パターンを形成する工程と、を含む。
【０００７】本発明にかかるマスクデータの生成方法に
おいては、以下の態様をとることができる。
おいては、以下の態様をとることができる。
【０００８】（ａ） 前記リサイズパターンを形成する
工程において、前記リサイズ量は、使用デザインルール
における前記配線層の最小間隔に対応することができ
る。
工程において、前記リサイズ量は、使用デザインルール
における前記配線層の最小間隔に対応することができ
る。
【０００９】（ｂ） 前記応力緩和層パターンは、使用
デザインルールにおける前記配線層の最小ライン幅に対
応する幅を有することができる。
デザインルールにおける前記配線層の最小ライン幅に対
応する幅を有することができる。
【００１０】（ｃ） 前記応力緩和層パターンは、さら
に、使用デザインルールにおける前記配線層の最小ライ
ン幅に対応する幅より大きい幅の部分を有することがで
きる。
に、使用デザインルールにおける前記配線層の最小ライ
ン幅に対応する幅より大きい幅の部分を有することがで
きる。
【００１１】（ｄ）前記応力緩和層パターンを形成する
工程において、前記リサイズパターンの外側に、使用デ
ザインルールにおける前記配線層の最小ライン幅に対応
する幅を有する第１の中間パターンを形成する工程と、
前記第１の中間パターンを、使用デザインルールにおけ
る前記配線層の最小間隔の１／２に対応する幅のリサイ
ズ量でプラスにリサイズして、第２の中間パターンを形
成する工程と、前記第２の中間パターンを、使用デザイ
ンルールにおける最小間隔の１／２に対応する幅のリサ
イズ量でマイナスにリサイズする工程であって、前記第
２の中間パターンのうち、相互に重なる部分をひとつの
パターンとして残す工程と、を含むことができる。
工程において、前記リサイズパターンの外側に、使用デ
ザインルールにおける前記配線層の最小ライン幅に対応
する幅を有する第１の中間パターンを形成する工程と、
前記第１の中間パターンを、使用デザインルールにおけ
る前記配線層の最小間隔の１／２に対応する幅のリサイ
ズ量でプラスにリサイズして、第２の中間パターンを形
成する工程と、前記第２の中間パターンを、使用デザイ
ンルールにおける最小間隔の１／２に対応する幅のリサ
イズ量でマイナスにリサイズする工程であって、前記第
２の中間パターンのうち、相互に重なる部分をひとつの
パターンとして残す工程と、を含むことができる。
【００１２】（ｅ） 前記応力緩和層パターンは、前記
配線層パターンに沿って連続していることができる。
配線層パターンに沿って連続していることができる。
【００１３】（ｆ） 前記応力緩和層パターンは、少な
くとも前記配線層の疎パターン領域に対応する領域に配
置されることができる。半導体装置において、疎パター
ン領域では、密パターン領域に比べて、配線層が平坦化
絶縁層の圧縮力の影響を受けやすいことから、応力緩和
層を設ける必要性が高い。ここで、「密パターン領域」
とは、例えば使用デザインルールにおける配線層の最小
間隔で配置された、配線密度の大きい領域をいう。ま
た、「疎パターン領域」とは、例えば、配線層が孤立し
て存在する領域あるいは配線密度が前記密パターン領域
より小さい領域をいう。また、本発明における「デザイ
ンルール」とは、ＩＴＲＳ（International Technolog
y Roadmap for Semiconductor）２０００で明記され
た各種デザインルールを意味する。
くとも前記配線層の疎パターン領域に対応する領域に配
置されることができる。半導体装置において、疎パター
ン領域では、密パターン領域に比べて、配線層が平坦化
絶縁層の圧縮力の影響を受けやすいことから、応力緩和
層を設ける必要性が高い。ここで、「密パターン領域」
とは、例えば使用デザインルールにおける配線層の最小
間隔で配置された、配線密度の大きい領域をいう。ま
た、「疎パターン領域」とは、例えば、配線層が孤立し
て存在する領域あるいは配線密度が前記密パターン領域
より小さい領域をいう。また、本発明における「デザイ
ンルール」とは、ＩＴＲＳ（International Technolog
y Roadmap for Semiconductor）２０００で明記され
た各種デザインルールを意味する。
【００１４】（ｇ） 前記応力緩和層パターンのデータ
に、ダミー発生領域のデータが付加されることができ
る。すなわち、ひとつのマスクデータに、応力緩和層パ
ターンとダミーパターンとのデータが設定されることが
できる。さらに、前記応力緩和層パターンおよび前記ダ
ミーパターンのデータに、配線層パターンのデータが付
加されることができる。すなわち、ひとつのマスクデー
タに、応力緩和層パターンとダミーパターンと配線層パ
ターンとのデータが設定されることができる。
に、ダミー発生領域のデータが付加されることができ
る。すなわち、ひとつのマスクデータに、応力緩和層パ
ターンとダミーパターンとのデータが設定されることが
できる。さらに、前記応力緩和層パターンおよび前記ダ
ミーパターンのデータに、配線層パターンのデータが付
加されることができる。すなわち、ひとつのマスクデー
タに、応力緩和層パターンとダミーパターンと配線層パ
ターンとのデータが設定されることができる。
【００１５】本発明にかかるマスクは、本発明にかかる
生成方法により得られるマスクデータに基づいて作成す
ることができる。また、本発明にかかるコンピュータ読
みとり可能な記録媒体は、本発明のマスクデータの生成
方法により得られたマスクデータが記録されている。
生成方法により得られるマスクデータに基づいて作成す
ることができる。また、本発明にかかるコンピュータ読
みとり可能な記録媒体は、本発明のマスクデータの生成
方法により得られたマスクデータが記録されている。
【００１６】本発明にかかる半導体装置の製造方法は、
基体上に配置された配線層と、該配線層を覆う層間絶縁
層と、を含む半導体装置の製造方法であって、本発明に
かかる生成方法によって得られたマスクデータに基づい
て作成されたマスクを用いて、基体上に所定のパターン
で少なくとも応力緩和層が形成される工程と、前記応力
緩和層および前記配線層を覆うように、流動性絶縁体か
ら平坦化絶縁層が形成される工程と、を含む。
基体上に配置された配線層と、該配線層を覆う層間絶縁
層と、を含む半導体装置の製造方法であって、本発明に
かかる生成方法によって得られたマスクデータに基づい
て作成されたマスクを用いて、基体上に所定のパターン
で少なくとも応力緩和層が形成される工程と、前記応力
緩和層および前記配線層を覆うように、流動性絶縁体か
ら平坦化絶縁層が形成される工程と、を含む。
【００１７】前記平坦化絶縁層が形成される工程は、塗
布法または流動性ＣＶＤ法によって行われることができ
る。
布法または流動性ＣＶＤ法によって行われることができ
る。
【００１８】前記応力緩和層が形成される工程は、前記
配線層を覆うように前記基体上に絶縁層がＣＶＤ法によ
って堆積された後、該絶縁層がパターニングされる工程
を有することができる。さらに、前記応力緩和層および
前記配線層と同時にダミー層がパターニングされること
ができる。
配線層を覆うように前記基体上に絶縁層がＣＶＤ法によ
って堆積された後、該絶縁層がパターニングされる工程
を有することができる。さらに、前記応力緩和層および
前記配線層と同時にダミー層がパターニングされること
ができる。
【００１９】前記応力緩和層が形成される工程は、前記
応力緩和層と前記配線層とが同時にパターニングされる
工程を有することができる。さらに、前記応力緩和層と
同時にダミー層がパターニングされることができる。
応力緩和層と前記配線層とが同時にパターニングされる
工程を有することができる。さらに、前記応力緩和層と
同時にダミー層がパターニングされることができる。
【００２０】前記層間絶縁層が形成される工程は、さら
に、少なくとも前記配線層および前記応力緩和層の上に
ベース絶縁層が形成される工程と、前記平坦化絶縁層の
上にキャップ絶縁層が形成される工程と、を有すること
ができる。
に、少なくとも前記配線層および前記応力緩和層の上に
ベース絶縁層が形成される工程と、前記平坦化絶縁層の
上にキャップ絶縁層が形成される工程と、を有すること
ができる。
【００２１】本発明に係る製造方法によって得られる半
導体装置は、所定のパターンの応力緩和層を有すること
により、配線層の相互間を埋める平坦化絶縁層によって
配線層に圧縮力が作用するとしても、この圧縮力が応力
緩和層によって吸収される。その結果、配線層に作用す
る圧縮力を相対的に小さくすることができ、圧縮力によ
る配線層の変形を防止できる。前記応力緩和層は、主と
して、前記平坦化絶縁層による前記配線層への圧縮力を
緩和できるように配置されればよい。本発明にかかるマ
スクデータの生成方法、マスクおよび記録媒体、ならび
に半導体装置の製造方法は、圧縮力によって変形しやす
い金属配線層が形成される層の形成に好ましく適用され
る。
導体装置は、所定のパターンの応力緩和層を有すること
により、配線層の相互間を埋める平坦化絶縁層によって
配線層に圧縮力が作用するとしても、この圧縮力が応力
緩和層によって吸収される。その結果、配線層に作用す
る圧縮力を相対的に小さくすることができ、圧縮力によ
る配線層の変形を防止できる。前記応力緩和層は、主と
して、前記平坦化絶縁層による前記配線層への圧縮力を
緩和できるように配置されればよい。本発明にかかるマ
スクデータの生成方法、マスクおよび記録媒体、ならび
に半導体装置の製造方法は、圧縮力によって変形しやす
い金属配線層が形成される層の形成に好ましく適用され
る。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態の一例
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００２３】（第１の実施の形態）
［デバイス］まず、本実施の形態に係るマスクデータの
生成方法により得られたマスクを用いて製造された半導
体装置について説明する。図１は、半導体装置１００の
配線層が形成された基体の一部を模式的に示す平面図で
あり、図２は、図１のＡ−Ａ線に沿った部分を模式的に
示す断面図である。
生成方法により得られたマスクを用いて製造された半導
体装置について説明する。図１は、半導体装置１００の
配線層が形成された基体の一部を模式的に示す平面図で
あり、図２は、図１のＡ−Ａ線に沿った部分を模式的に
示す断面図である。
【００２４】半導体装置１００は、基体１０上に形成さ
れた、配線層１２（１２ａ，１２ｂ）と、絶縁体からな
る応力緩和層２２と、配線層１２、応力緩和層２２を覆
うように形成された層間絶縁層２０とを有する。ここ
で、「基体」とは、特定の配線層およびこの配線層を覆
う層間絶縁層２０の下の構造体を示す。たとえば、層間
絶縁層２０が第２層目の層間絶縁層の場合、基体１０
は、図示しない、半導体基板と、この半導体基板上に形
成された、素子分離領域，ＭＯＳＦＥＴなどの半導体素
子および配線層と、第１層目の層間絶縁層などから構成
される。本発明の半導体装置の製造方法が適用される層
は、どの位置の層であってもよいが、特に、金属配線層
とこの金属配線層を覆うための層間絶縁層とを有する層
に好ましく適用することができる。
れた、配線層１２（１２ａ，１２ｂ）と、絶縁体からな
る応力緩和層２２と、配線層１２、応力緩和層２２を覆
うように形成された層間絶縁層２０とを有する。ここ
で、「基体」とは、特定の配線層およびこの配線層を覆
う層間絶縁層２０の下の構造体を示す。たとえば、層間
絶縁層２０が第２層目の層間絶縁層の場合、基体１０
は、図示しない、半導体基板と、この半導体基板上に形
成された、素子分離領域，ＭＯＳＦＥＴなどの半導体素
子および配線層と、第１層目の層間絶縁層などから構成
される。本発明の半導体装置の製造方法が適用される層
は、どの位置の層であってもよいが、特に、金属配線層
とこの金属配線層を覆うための層間絶縁層とを有する層
に好ましく適用することができる。
【００２５】図１および図２に示す例では、密パターン
領域１４ａの配線層１２ａと、疎パターン領域１４ｂの
配線層１２ｂとを示している。配線層１２（１２ａ，１
２ｂ）は、たとえば、アルミニウム，アルミニウム合
金，銅，銅合金などを中心とした金属材料で構成するこ
とができる。
領域１４ａの配線層１２ａと、疎パターン領域１４ｂの
配線層１２ｂとを示している。配線層１２（１２ａ，１
２ｂ）は、たとえば、アルミニウム，アルミニウム合
金，銅，銅合金などを中心とした金属材料で構成するこ
とができる。
【００２６】応力緩和層２２は、基体１０上に所定のパ
ターンで配置されている。応力緩和層２２のパターン
は、特に限定されず、たとえば図１に示すように連続的
であってもよく、あるいはブロック状の絶縁体を不連続
に配置したものでもよい。応力緩和層２２は、応力の緩
和機能を考慮すると、図１に示したように、少なくとも
配線層１２が延びる方向（長さ方向）に連続しているこ
とが好ましい。このように応力緩和層２２を配置するこ
とで、応力を均一に吸収できる。
ターンで配置されている。応力緩和層２２のパターン
は、特に限定されず、たとえば図１に示すように連続的
であってもよく、あるいはブロック状の絶縁体を不連続
に配置したものでもよい。応力緩和層２２は、応力の緩
和機能を考慮すると、図１に示したように、少なくとも
配線層１２が延びる方向（長さ方向）に連続しているこ
とが好ましい。このように応力緩和層２２を配置するこ
とで、応力を均一に吸収できる。
【００２７】応力緩和層２２は、少なくとも、疎パター
ン領域１４ｂに形成される。ようするに応力緩和層２２
は、平坦化絶縁層２６の圧縮力が配線層１２に与える影
響を抑え、配線層１２の変形などを防止できるように、
その形成領域、パターン、密度などが設定される。ま
た、応力緩和層２２は、使用デザインルールにおける配
線層の最小間隔および最小ライン幅で形成することがで
きる。すなわち、応力緩和層２２と隣り合う配線層１２
との間隔をＷ１とし、応力緩和層２２の幅をＷ２とする
と、Ｗ１を配線層の最小間隔とし、Ｗ２を配線層の最小
ライン幅とすることができる。例えば、０．１３μｍ世
代のデザインルールでは、一例を挙げると、金属配線層
の最小ライン幅は０．２０μｍであり、最小間隔は０．
２２μｍである。応力緩和層２２をこのようなルールに
よって形成することにより、平坦化絶縁層２６の圧縮力
が配線層１２に与える影響を最小限に抑えることができ
る、微細パターンの応力緩和層を形成できる。
ン領域１４ｂに形成される。ようするに応力緩和層２２
は、平坦化絶縁層２６の圧縮力が配線層１２に与える影
響を抑え、配線層１２の変形などを防止できるように、
その形成領域、パターン、密度などが設定される。ま
た、応力緩和層２２は、使用デザインルールにおける配
線層の最小間隔および最小ライン幅で形成することがで
きる。すなわち、応力緩和層２２と隣り合う配線層１２
との間隔をＷ１とし、応力緩和層２２の幅をＷ２とする
と、Ｗ１を配線層の最小間隔とし、Ｗ２を配線層の最小
ライン幅とすることができる。例えば、０．１３μｍ世
代のデザインルールでは、一例を挙げると、金属配線層
の最小ライン幅は０．２０μｍであり、最小間隔は０．
２２μｍである。応力緩和層２２をこのようなルールに
よって形成することにより、平坦化絶縁層２６の圧縮力
が配線層１２に与える影響を最小限に抑えることができ
る、微細パターンの応力緩和層を形成できる。
【００２８】また、本実施の形態では、図１に示すよう
に、応力緩和層２２は、部分的に、配線層の最小ライン
幅Ｗ２より大きい幅Ｗ３を有することができる。この例
では、幅Ｗ３を有する部分２２ａは、（最小ライン幅Ｗ
２×２）と最小間隔Ｗ１との和になっている。この幅Ｗ
３については、マスクデータの箇所で詳述する。
に、応力緩和層２２は、部分的に、配線層の最小ライン
幅Ｗ２より大きい幅Ｗ３を有することができる。この例
では、幅Ｗ３を有する部分２２ａは、（最小ライン幅Ｗ
２×２）と最小間隔Ｗ１との和になっている。この幅Ｗ
３については、マスクデータの箇所で詳述する。
【００２９】応力緩和層２２は、平坦化絶縁層２６より
緻密で機械的強度が大きいことが望ましく、例えばＣＶ
Ｄ法によって形成された酸化シリコン層で構成できる。
具体的には、応力緩和層２２は、ＳｉＨ4−Ｏ2系の常圧
ＣＶＤ、ＳｉＨ4−Ｎ2Ｏ系，ＴＥＯＳ−Ｏ2系のプラズ
マＣＶＤ、ＳｉＨ4−Ｏ2系の高密度プラズマＣＶＤなど
のＣＶＤ法によって得られる、酸化シリコン層によって
形成することができる。各ＣＶＤ法に用いられるガス種
は、上記のものに限定されず、各種のガス種を用いるこ
とができる。また、かかるガス種には、埋め込み性を高
めるために、フッ素を導入することができる。
緻密で機械的強度が大きいことが望ましく、例えばＣＶ
Ｄ法によって形成された酸化シリコン層で構成できる。
具体的には、応力緩和層２２は、ＳｉＨ4−Ｏ2系の常圧
ＣＶＤ、ＳｉＨ4−Ｎ2Ｏ系，ＴＥＯＳ−Ｏ2系のプラズ
マＣＶＤ、ＳｉＨ4−Ｏ2系の高密度プラズマＣＶＤなど
のＣＶＤ法によって得られる、酸化シリコン層によって
形成することができる。各ＣＶＤ法に用いられるガス種
は、上記のものに限定されず、各種のガス種を用いるこ
とができる。また、かかるガス種には、埋め込み性を高
めるために、フッ素を導入することができる。
【００３０】さらに、応力緩和層２２は、図２に示すよ
うに、配線層１２の高さＨと同じか、もしくはそれより
高いことが望ましい。応力緩和層２２の高さが配線層１
２より高いことにより、平坦化絶縁層２６の圧縮力が応
力緩和層２２に優先的に作用し、平坦化絶縁層２６の配
線層１２への圧縮力の影響をより小さくすることができ
る。具体的には、応力緩和層２２の突出高さ（配線層１
２の上面から応力緩和層２２の上面までの高さｈ）は、
配線層１２の高さをＨとすると、上述した平坦化絶縁層
２６の圧縮力を緩和する観点より、０≦ｈ≦Ｈ／２に設
定することができる。応力緩和層の突出高さがＨ／２を
超えると、配線層１２と応力緩和層２２とのスペース、
あるいは応力緩和層２２と隣接する応力緩和層２２との
スペースのアスペクト比が大きくなって、平坦化絶縁層
２６の埋め込み性が不十分になることがある。
うに、配線層１２の高さＨと同じか、もしくはそれより
高いことが望ましい。応力緩和層２２の高さが配線層１
２より高いことにより、平坦化絶縁層２６の圧縮力が応
力緩和層２２に優先的に作用し、平坦化絶縁層２６の配
線層１２への圧縮力の影響をより小さくすることができ
る。具体的には、応力緩和層２２の突出高さ（配線層１
２の上面から応力緩和層２２の上面までの高さｈ）は、
配線層１２の高さをＨとすると、上述した平坦化絶縁層
２６の圧縮力を緩和する観点より、０≦ｈ≦Ｈ／２に設
定することができる。応力緩和層の突出高さがＨ／２を
超えると、配線層１２と応力緩和層２２とのスペース、
あるいは応力緩和層２２と隣接する応力緩和層２２との
スペースのアスペクト比が大きくなって、平坦化絶縁層
２６の埋め込み性が不十分になることがある。
【００３１】また、応力緩和層２２は、上述した平坦化
絶縁層２６の圧縮力を緩和する機能と共に、ＣＭＰにお
けるディッシングと呼ばれる研磨不良を防止するための
ダミー層の機能を有することができる。
絶縁層２６の圧縮力を緩和する機能と共に、ＣＭＰにお
けるディッシングと呼ばれる研磨不良を防止するための
ダミー層の機能を有することができる。
【００３２】半導体装置１００は、必要に応じて、図１
および図２に示すように、応力緩和層２２のパターンと
異なるパターンのダミー層３０を有することができる。
この場合、ダミー層３０は、応力緩和層２２と同じ材質
の絶縁層であってもよいし、あるいは配線層１２と同じ
材質であってもよい。図示の例の場合、配線層のショー
トや配線容量などを考慮して、ダミー層３０は応力緩和
層２２と同じ材質を有する絶縁層によって構成される。
この場合、ダミー層３０は、応力緩和層２２と同じ工程
で形成することができる。図示の例では、ダミー層３０
は、応力緩和層２２より大きい幅を有する矩形の平面パ
ターンを有し、規則的に配置されている。
および図２に示すように、応力緩和層２２のパターンと
異なるパターンのダミー層３０を有することができる。
この場合、ダミー層３０は、応力緩和層２２と同じ材質
の絶縁層であってもよいし、あるいは配線層１２と同じ
材質であってもよい。図示の例の場合、配線層のショー
トや配線容量などを考慮して、ダミー層３０は応力緩和
層２２と同じ材質を有する絶縁層によって構成される。
この場合、ダミー層３０は、応力緩和層２２と同じ工程
で形成することができる。図示の例では、ダミー層３０
は、応力緩和層２２より大きい幅を有する矩形の平面パ
ターンを有し、規則的に配置されている。
【００３３】本発明の応力緩和層は、ＣＭＰでの平坦性
をよくするために形成されるいわゆるダミー層と、主に
以下の点で異なる。すなわち、ダミー層は、基板全面の
平坦度を上げたり、ＣＭＰでの基板全面の研磨均一性を
上げるために形成することから、このようなダミー層は
ウェハの全面に規則性を持って配置される。これに対
し、本発明の応力緩和層は、上述した応力の緩和機能を
達成するために特定の領域に設けることができ、ウェハ
全面にわたって規則的に配置されなくともよい。
をよくするために形成されるいわゆるダミー層と、主に
以下の点で異なる。すなわち、ダミー層は、基板全面の
平坦度を上げたり、ＣＭＰでの基板全面の研磨均一性を
上げるために形成することから、このようなダミー層は
ウェハの全面に規則性を持って配置される。これに対
し、本発明の応力緩和層は、上述した応力の緩和機能を
達成するために特定の領域に設けることができ、ウェハ
全面にわたって規則的に配置されなくともよい。
【００３４】層間絶縁層２０は、配線層１２、応力緩和
層２２およびダミー層３０を覆うように形成される。層
間絶縁層２０は、ベース絶縁層２４、平坦化絶縁層２６
およびキャップ絶縁層２８を有する。
層２２およびダミー層３０を覆うように形成される。層
間絶縁層２０は、ベース絶縁層２４、平坦化絶縁層２６
およびキャップ絶縁層２８を有する。
【００３５】ベース絶縁層２４は、配線層１２と平坦化
絶縁層２６とが直接接触することを避けるために形成さ
れる層である。後に詳述する平坦化絶縁層２６は、一般
的にポーラスな構造で吸湿性も高いため、配線層と直接
接触した場合には、配線が腐食したり、層自体の強度が
弱いために層間絶縁層にクラックなどが生ずることがあ
る。このような問題を避けるために、ベース絶縁層２４
は、通常、緻密で機械的強度の大きなシリコン酸化層に
よって形成することができる。このようなシリコン酸化
層は、応力緩和層２２と同様に、常圧ＣＶＤ、プラズマ
ＣＶＤ、高密度プラズマＣＶＤなどのＣＶＤ法によって
得ることができる。また、ベース絶縁層２４は、上述し
た機能を有する程度の膜厚、たとえば１０〜５０ｎｍを
有する。
絶縁層２６とが直接接触することを避けるために形成さ
れる層である。後に詳述する平坦化絶縁層２６は、一般
的にポーラスな構造で吸湿性も高いため、配線層と直接
接触した場合には、配線が腐食したり、層自体の強度が
弱いために層間絶縁層にクラックなどが生ずることがあ
る。このような問題を避けるために、ベース絶縁層２４
は、通常、緻密で機械的強度の大きなシリコン酸化層に
よって形成することができる。このようなシリコン酸化
層は、応力緩和層２２と同様に、常圧ＣＶＤ、プラズマ
ＣＶＤ、高密度プラズマＣＶＤなどのＣＶＤ法によって
得ることができる。また、ベース絶縁層２４は、上述し
た機能を有する程度の膜厚、たとえば１０〜５０ｎｍを
有する。
【００３６】平坦化絶縁層２６は、段差被覆性が優れた
流動性絶縁体から形成される。具体的には、平坦化絶縁
層２６は、塗布法あるいは流動性ＣＶＤ法によって形成
された、酸化シリコン層あるいはそれ以外の低誘電率絶
縁層で構成できる。ここで、「低誘電率絶縁層」とは、
比誘電率が典型的には３．０以下の値を有する層をい
う。
流動性絶縁体から形成される。具体的には、平坦化絶縁
層２６は、塗布法あるいは流動性ＣＶＤ法によって形成
された、酸化シリコン層あるいはそれ以外の低誘電率絶
縁層で構成できる。ここで、「低誘電率絶縁層」とは、
比誘電率が典型的には３．０以下の値を有する層をい
う。
【００３７】流動性絶縁体から形成される酸化シリコン
層としては、塗布法によって得られるＳＯＧと、流動性
ＣＶＤによって得られる酸化シリコンとに大別される。
平坦化絶縁層２６の材質は、ＳＯＧあるいは流動性ＣＶ
Ｄ法によって形成された酸化シリコンのいずれであって
もよいが、簡便な設備での成膜が可能であって経済性が
高いことから、ＳＯＧを好ましく用いることができる。
層としては、塗布法によって得られるＳＯＧと、流動性
ＣＶＤによって得られる酸化シリコンとに大別される。
平坦化絶縁層２６の材質は、ＳＯＧあるいは流動性ＣＶ
Ｄ法によって形成された酸化シリコンのいずれであって
もよいが、簡便な設備での成膜が可能であって経済性が
高いことから、ＳＯＧを好ましく用いることができる。
【００３８】ＳＯＧあるいは流動性ＣＶＤによる酸化シ
リコンとしては、特に限定されず、一般的に用いられて
いるものを適用することができる。
リコンとしては、特に限定されず、一般的に用いられて
いるものを適用することができる。
【００３９】ＳＯＧは、絶縁膜材料を有機溶媒に溶解し
たものをウェハ上に回転塗布し、塗布後の熱処理工程に
より形成することができる。一般的な熱処理工程は、乾
燥，およびベイクと呼ばれる溶媒を除去するための熱処
理と、キュアと呼ばれる熱硬化を行うための熱処理とか
らなる。ＳＯＧは、無機ＳＯＧと有機ＳＯＧに大別さ
れ、無機ＳＯＧとしては、シリケート系，アルコキシシ
リケート系およびポリシラザン系などが挙げられる。
たものをウェハ上に回転塗布し、塗布後の熱処理工程に
より形成することができる。一般的な熱処理工程は、乾
燥，およびベイクと呼ばれる溶媒を除去するための熱処
理と、キュアと呼ばれる熱硬化を行うための熱処理とか
らなる。ＳＯＧは、無機ＳＯＧと有機ＳＯＧに大別さ
れ、無機ＳＯＧとしては、シリケート系，アルコキシシ
リケート系およびポリシラザン系などが挙げられる。
【００４０】流動性ＣＶＤにおいては、基体上に流動性
を有する反応中間体を堆積させ、その後熱処理などによ
り反応中間体を完全な酸化膜に変化させる。このような
流動性ＣＶＤとしては、以下に示すようないくつかの方
法が知られている。
を有する反応中間体を堆積させ、その後熱処理などによ
り反応中間体を完全な酸化膜に変化させる。このような
流動性ＣＶＤとしては、以下に示すようないくつかの方
法が知られている。
【００４１】（ａ）ＴＥＯＳとＯ3の熱ＣＶＤ（温度；
４００℃程度） （ｂ）Ｓｉ（ＣＨ3）4とＯ2のプラズマ反応（基板温
度；−２０〜−４０℃） （ｃ）ＴＥＯＳとＨ2Ｏのプラズマ反応（基板温度；６
０〜１２０℃） （ｄ）ＳｉＨ4とＯ2のプラズマ反応（基板温度；−８０
℃以下） （ｅ）ＳｉＨ4とＨ2Ｏ2の減圧下での熱処理反応（基板
温度；０℃付近） 流動性絶縁体から形成される平坦化絶縁層２６は、ＳＯ
Ｇにおいては流体の状態で、流動性ＣＶＤにおいては流
動性を有する反応中間体の状態で、それぞれ基体上に層
が形成されることから、非常に優れた段差被覆性を有す
る。その結果、たとえば０．１３μｍ世代以下のデザイ
ンルールの最小間隔で配置された密パターン領域１４ａ
の配線層１２ａ，１２ａの相互間においても、ボイドを
発生することなく良好な埋め込み性を有する絶縁層を形
成することができる。また、配線層１２の相互間のみな
らず、配線層１２と応力緩和層２２との間、あるいは応
力緩和層２２の相互間においても優れた埋め込み性を有
する絶縁層を形成することができる。
４００℃程度） （ｂ）Ｓｉ（ＣＨ3）4とＯ2のプラズマ反応（基板温
度；−２０〜−４０℃） （ｃ）ＴＥＯＳとＨ2Ｏのプラズマ反応（基板温度；６
０〜１２０℃） （ｄ）ＳｉＨ4とＯ2のプラズマ反応（基板温度；−８０
℃以下） （ｅ）ＳｉＨ4とＨ2Ｏ2の減圧下での熱処理反応（基板
温度；０℃付近） 流動性絶縁体から形成される平坦化絶縁層２６は、ＳＯ
Ｇにおいては流体の状態で、流動性ＣＶＤにおいては流
動性を有する反応中間体の状態で、それぞれ基体上に層
が形成されることから、非常に優れた段差被覆性を有す
る。その結果、たとえば０．１３μｍ世代以下のデザイ
ンルールの最小間隔で配置された密パターン領域１４ａ
の配線層１２ａ，１２ａの相互間においても、ボイドを
発生することなく良好な埋め込み性を有する絶縁層を形
成することができる。また、配線層１２の相互間のみな
らず、配線層１２と応力緩和層２２との間、あるいは応
力緩和層２２の相互間においても優れた埋め込み性を有
する絶縁層を形成することができる。
【００４２】キャップ絶縁層２８は、ベース絶縁層２４
と同様の理由により平坦化絶縁層２６に接して形成され
る。層間絶縁層２０がＣＭＰにより平坦化される場合に
は、キャップ絶縁層２８は、ＣＭＰによって研磨される
厚みを考慮して成膜される。また、キャップ絶縁層２８
の成膜方法および材質としては、ベース絶縁層２４と同
様のものを用いることができる。
と同様の理由により平坦化絶縁層２６に接して形成され
る。層間絶縁層２０がＣＭＰにより平坦化される場合に
は、キャップ絶縁層２８は、ＣＭＰによって研磨される
厚みを考慮して成膜される。また、キャップ絶縁層２８
の成膜方法および材質としては、ベース絶縁層２４と同
様のものを用いることができる。
【００４３】本発明の製造方法によって得られる半導体
装置によれば、以下のような作用効果を有する。
装置によれば、以下のような作用効果を有する。
【００４４】半導体装置１００は、配線層１２の相互
間、特に、疎パターン領域１４ｂにおいて、所定のパタ
ーンの応力緩和層２２を有する。このことにより、配線
層１２の相互間を埋める平坦化絶縁層２６が配線層１２
に対して圧縮力を有するとしても、この圧縮力が応力緩
和層２２によって吸収される。その結果、配線層１２に
作用する圧縮力を相対的に小さくすることができ、圧縮
力による配線層１２の変形を防止できるる。たとえば
０．１３μｍ世代以下のデザインルールであって、配線
層の最小間隔が０．１８〜０．２２μｍである配線層で
あっても、平坦化絶縁層２６の圧縮力によって配線層が
つぶれるなどの変形を生ずることがない。
間、特に、疎パターン領域１４ｂにおいて、所定のパタ
ーンの応力緩和層２２を有する。このことにより、配線
層１２の相互間を埋める平坦化絶縁層２６が配線層１２
に対して圧縮力を有するとしても、この圧縮力が応力緩
和層２２によって吸収される。その結果、配線層１２に
作用する圧縮力を相対的に小さくすることができ、圧縮
力による配線層１２の変形を防止できるる。たとえば
０．１３μｍ世代以下のデザインルールであって、配線
層の最小間隔が０．１８〜０．２２μｍである配線層で
あっても、平坦化絶縁層２６の圧縮力によって配線層が
つぶれるなどの変形を生ずることがない。
【００４５】半導体装置１００によれば、配線層１２の
相互間に配置される応力緩和層２２は、酸化シリコン層
などの絶縁層から構成されているため、配線層１２間に
狭いピッチで配置されたとしてもショートなどの問題を
生ずることがない。また、応力緩和層２２が金属などの
導電体から構成されていないことから、これによる配線
容量の増大を招くことがなく、電気信号の伝搬遅延にほ
とんど影響を与えることがない。
相互間に配置される応力緩和層２２は、酸化シリコン層
などの絶縁層から構成されているため、配線層１２間に
狭いピッチで配置されたとしてもショートなどの問題を
生ずることがない。また、応力緩和層２２が金属などの
導電体から構成されていないことから、これによる配線
容量の増大を招くことがなく、電気信号の伝搬遅延にほ
とんど影響を与えることがない。
【００４６】半導体装置１００によれば、大きい機械的
強度が得にくい平坦化絶縁層２６を用いても、ある密度
で応力緩和層２２が平坦化絶縁層２６中に存在し、その
収縮力（配線層１２および応力緩和層２２に対しては圧
縮力）を吸収するため、平坦化絶縁層２６にクラックな
どが生じない。
強度が得にくい平坦化絶縁層２６を用いても、ある密度
で応力緩和層２２が平坦化絶縁層２６中に存在し、その
収縮力（配線層１２および応力緩和層２２に対しては圧
縮力）を吸収するため、平坦化絶縁層２６にクラックな
どが生じない。
【００４７】また、応力緩和層２２は、ＣＭＰにおける
ディッシングと呼ばれる研磨不良を防止するためのダミ
ー層としても機能することができる。
ディッシングと呼ばれる研磨不良を防止するためのダミ
ー層としても機能することができる。
【００４８】［マスクデータの生成方法］以下、基体１
０上に応力緩和層２２を形成するために使用される、マ
スクデータの生成方法の一例を図６〜図１４を参照して
説明する。マスクデータは、コンピュータを用いて生成
することができる。本実施の形態では、図１および図２
に示す半導体装置１００の製造方法に用いられるマスク
データの生成方法について説明する。本実施の形態で
は、図１において斜線で示す応力緩和層２２およびダミ
ー層３０のパターニングに用いられるマスクデータの例
について述べる。
０上に応力緩和層２２を形成するために使用される、マ
スクデータの生成方法の一例を図６〜図１４を参照して
説明する。マスクデータは、コンピュータを用いて生成
することができる。本実施の形態では、図１および図２
に示す半導体装置１００の製造方法に用いられるマスク
データの生成方法について説明する。本実施の形態で
は、図１において斜線で示す応力緩和層２２およびダミ
ー層３０のパターニングに用いられるマスクデータの例
について述べる。
【００４９】（１）第１，第２のマスクデータ（リサイ
ズパターンのマスクデータ）の作成 図６に示す第１のマスクデータ１０００を作成する。第
１のマスクデータ１０００では、配線層１２に対応する
配線層パターン１２０をリサイズしたリサイズパターン
１３０が設定されている。具体的には、リサイズパター
ン１３０は、リサイズ量がプラス（＋）となるように、
配線層パターン１２０をリサイズして設定される。ここ
で、「リサイズ」とは、特定のパターンを相似形状で変
更することを意味する。すなわち、リサイズ量が（＋）
となるようにリサイズするとは、特定のパターンの各辺
を、各辺の垂直方向に同じリサイズ量だけ拡大すること
になる。本実施の形態では、リサイズ量は、配線層１２
と応力緩和層３０とのスペース幅に対応し、例えば、使
用デザインルールにおける配線層の最小間隔に対応する
サイズを有することができる。
ズパターンのマスクデータ）の作成 図６に示す第１のマスクデータ１０００を作成する。第
１のマスクデータ１０００では、配線層１２に対応する
配線層パターン１２０をリサイズしたリサイズパターン
１３０が設定されている。具体的には、リサイズパター
ン１３０は、リサイズ量がプラス（＋）となるように、
配線層パターン１２０をリサイズして設定される。ここ
で、「リサイズ」とは、特定のパターンを相似形状で変
更することを意味する。すなわち、リサイズ量が（＋）
となるようにリサイズするとは、特定のパターンの各辺
を、各辺の垂直方向に同じリサイズ量だけ拡大すること
になる。本実施の形態では、リサイズ量は、配線層１２
と応力緩和層３０とのスペース幅に対応し、例えば、使
用デザインルールにおける配線層の最小間隔に対応する
サイズを有することができる。
【００５０】そして、リサイズパターン１３０のうち、
相互に重なり合うリサイズパターン１３０を削除する。
図示の例の場合、図１および図２に示す半導体装置の密
パターン領域１４ａに対応する領域１４０ａでは、隣り
合う配線層パターン１２０のリサイズパターン１３０が
それぞれ部分的に重なるため、これらのリサイズパター
ン１３０が削除される。これに対し、図１および図２に
示す半導体装置１００の疎パターン領域１４ｂに対応す
る領域１４０ｂでは、隣り合うリサイズパターン１３０
が重ならず、マスクデータとして残される。このように
して形成された、リサイズパターン１３０を規定する第
２のマスクデータ２０００を図７に示す。
相互に重なり合うリサイズパターン１３０を削除する。
図示の例の場合、図１および図２に示す半導体装置の密
パターン領域１４ａに対応する領域１４０ａでは、隣り
合う配線層パターン１２０のリサイズパターン１３０が
それぞれ部分的に重なるため、これらのリサイズパター
ン１３０が削除される。これに対し、図１および図２に
示す半導体装置１００の疎パターン領域１４ｂに対応す
る領域１４０ｂでは、隣り合うリサイズパターン１３０
が重ならず、マスクデータとして残される。このように
して形成された、リサイズパターン１３０を規定する第
２のマスクデータ２０００を図７に示す。
【００５１】（２）第３のマスクデータ（応力緩和層パ
ターンのマスクデータ）の作成 つぎに、図１０に示す第３のマスクデータ３２００を作
成する。第３のマスクデータ３２００では、応力緩和層
２２に対応する応力緩和層パターン２２０が設定されて
いる。応力緩和層パターン２２０は、第２のマスクデー
タ２０００で設定されたリサイズパターン１３０の外側
に形成され、所定の幅を有する。応力緩和層パターン２
２０の幅は、応力緩和層２２の幅に対応し、例えば、使
用デザインルールにおける配線層の最小ライン幅に対応
するサイズを有することができる。
ターンのマスクデータ）の作成 つぎに、図１０に示す第３のマスクデータ３２００を作
成する。第３のマスクデータ３２００では、応力緩和層
２２に対応する応力緩和層パターン２２０が設定されて
いる。応力緩和層パターン２２０は、第２のマスクデー
タ２０００で設定されたリサイズパターン１３０の外側
に形成され、所定の幅を有する。応力緩和層パターン２
２０の幅は、応力緩和層２２の幅に対応し、例えば、使
用デザインルールにおける配線層の最小ライン幅に対応
するサイズを有することができる。
【００５２】本実施の形態では、応力緩和層パターン２
２０は、部分的に配線層の最小ライン幅に対応するサイ
ズより大きい幅の部分２２０ａを有することができる。
以下に、図８〜図１０を参考にして応力緩和層パターン
２２０の形成方法を説明する。
２０は、部分的に配線層の最小ライン幅に対応するサイ
ズより大きい幅の部分２２０ａを有することができる。
以下に、図８〜図１０を参考にして応力緩和層パターン
２２０の形成方法を説明する。
【００５３】まず、図８に示すように、第１の中間マス
クデータ３０００を形成する。第１の中間マスクデータ
３０００では、第１の中間パターン２４０が設定されて
いる。第１の中間パターン２４０は、第２のマスクデー
タ２０００で設定されたリサイズパターン１３０の外側
に形成され、所定の幅を有する。図示の例では、この所
定の幅は使用デザインルールにおける配線層の最小ライ
ン幅に対応するサイズを有する。
クデータ３０００を形成する。第１の中間マスクデータ
３０００では、第１の中間パターン２４０が設定されて
いる。第１の中間パターン２４０は、第２のマスクデー
タ２０００で設定されたリサイズパターン１３０の外側
に形成され、所定の幅を有する。図示の例では、この所
定の幅は使用デザインルールにおける配線層の最小ライ
ン幅に対応するサイズを有する。
【００５４】つぎに、図９に示すように、第２の中間マ
スクデータ３１００を形成する。第２の中間マスクデー
タ３１００では、第２の中間パターン２６０が設定され
ている。第２の中間パターン２６０は、第１の中間パタ
ーン２４０をリサイズ量がプラスとなるようにリサイズ
して形成される。この例の場合、リサイズ量は、使用デ
ザインルールにおける配線層の最小間隔の１／２に対応
する幅（最小間隔に対応する幅をＷ１０とすると、Ｗ１
０／２に相当する幅）とする。そして、第２の中間パタ
ーン２６０が相互に重なる部分（図９で符号２６２で示
す部分）のパターンを残して、ひとつのパターンとす
る。その後、第２の中間パターン２６０を、使用デザイ
ンルールにおける配線層の最小間隔に対応する幅Ｗ１０
の１／２（Ｗ１０／２）のリサイズ量でマイナスにリサ
イズする。このように、第１および第２の中間マスク３
０００，３１００を経て、図１０に示す応力緩和層パタ
ーン２２０が形成される。
スクデータ３１００を形成する。第２の中間マスクデー
タ３１００では、第２の中間パターン２６０が設定され
ている。第２の中間パターン２６０は、第１の中間パタ
ーン２４０をリサイズ量がプラスとなるようにリサイズ
して形成される。この例の場合、リサイズ量は、使用デ
ザインルールにおける配線層の最小間隔の１／２に対応
する幅（最小間隔に対応する幅をＷ１０とすると、Ｗ１
０／２に相当する幅）とする。そして、第２の中間パタ
ーン２６０が相互に重なる部分（図９で符号２６２で示
す部分）のパターンを残して、ひとつのパターンとす
る。その後、第２の中間パターン２６０を、使用デザイ
ンルールにおける配線層の最小間隔に対応する幅Ｗ１０
の１／２（Ｗ１０／２）のリサイズ量でマイナスにリサ
イズする。このように、第１および第２の中間マスク３
０００，３１００を経て、図１０に示す応力緩和層パタ
ーン２２０が形成される。
【００５５】すなわち、図１０に示すように、第１の中
間パターン２４０が最小間隔に対応する幅Ｗ１０以下の
間隔で配置された領域では、最小間隔に対応する幅Ｗ１
０より大きい幅Ｗ３０を有する部分２２０ａが形成され
る。この例では、幅Ｗ３０は、（最小ライン幅に対応す
る幅Ｗ２０×２）と最小間隔に対応する幅Ｗ１０との和
になる。また、第１の中間パターン２４０が最小間隔に
対応する幅Ｗ１０より大きい間隔で配置された領域で
は、応力緩和層パターン２２０は、最小ライン幅に対応
する幅Ｗ２０を有する。
間パターン２４０が最小間隔に対応する幅Ｗ１０以下の
間隔で配置された領域では、最小間隔に対応する幅Ｗ１
０より大きい幅Ｗ３０を有する部分２２０ａが形成され
る。この例では、幅Ｗ３０は、（最小ライン幅に対応す
る幅Ｗ２０×２）と最小間隔に対応する幅Ｗ１０との和
になる。また、第１の中間パターン２４０が最小間隔に
対応する幅Ｗ１０より大きい間隔で配置された領域で
は、応力緩和層パターン２２０は、最小ライン幅に対応
する幅Ｗ２０を有する。
【００５６】本実施の形態では、第１の中間パターン２
４０のスペースが最小間隔Ｗ１に対応する幅Ｗ１０以下
の領域では、重なり合う第２の中間パターン２６０を残
すことで、最小ライン幅に対応する幅より大きい幅の応
力緩和層パターン２２０を形成する。このように応力緩
和層パターン２２０を形成することで、応力緩和層パタ
ーン２２０のスペースが使用デザインルールの最小間隔
Ｗ１に対応する幅Ｗ１０より小さくなることを防ぐこと
ができる。
４０のスペースが最小間隔Ｗ１に対応する幅Ｗ１０以下
の領域では、重なり合う第２の中間パターン２６０を残
すことで、最小ライン幅に対応する幅より大きい幅の応
力緩和層パターン２２０を形成する。このように応力緩
和層パターン２２０を形成することで、応力緩和層パタ
ーン２２０のスペースが使用デザインルールの最小間隔
Ｗ１に対応する幅Ｗ１０より小さくなることを防ぐこと
ができる。
【００５７】また、第１の中間パターン２４０のスペー
スが最小間隔に対応する幅より大きい領域では、第２の
中間パターン２６０は重なることがないので、最小ライ
ン幅に対応する幅の応力緩和層パターン２２０が形成さ
れる。例えば、図２０および図２１に示す例では、第１
の中間パターン２４０のスペースが使用デザインルール
の最小間隔Ｗ１に対応する幅Ｗ１０より大きいので、第
２の中間パターン２６０は重ならない。したがって、応
力緩和層パターン２２０は、最小ライン幅に対応する幅
Ｗ２０を有する。なお、図２０および図２１において、
図９および図１０に示す部分と実質的に同じ部分には同
じ符号を付して、詳細な説明を省略する。
スが最小間隔に対応する幅より大きい領域では、第２の
中間パターン２６０は重なることがないので、最小ライ
ン幅に対応する幅の応力緩和層パターン２２０が形成さ
れる。例えば、図２０および図２１に示す例では、第１
の中間パターン２４０のスペースが使用デザインルール
の最小間隔Ｗ１に対応する幅Ｗ１０より大きいので、第
２の中間パターン２６０は重ならない。したがって、応
力緩和層パターン２２０は、最小ライン幅に対応する幅
Ｗ２０を有する。なお、図２０および図２１において、
図９および図１０に示す部分と実質的に同じ部分には同
じ符号を付して、詳細な説明を省略する。
【００５８】（３）第４〜第６のマスクデータ（ダミー
発生領域のマスクデータ）の作成 配線層パターンのマスクデータと、応力緩和層パターン
が設定された第３のマスクデータ３２００とを合成し、
図１１に示す第４のマスクデータ４０００を作成する。
ついで、図１２に示すように、第４のマスクデータ４０
００に、配線層パターン１２０および応力緩和層パター
ン２２０の周りに、ダミーパターンの発生が禁止される
禁止区域パターン４００を付加し、第５のマスクデータ
５０００を作成する。すなわち、第５のマスクデータ５
０００では、斜線で示すダミー制限領域４１０は、ダミ
ー層３０に対応するダミーパターンが発生しない領域を
規定している。
発生領域のマスクデータ）の作成 配線層パターンのマスクデータと、応力緩和層パターン
が設定された第３のマスクデータ３２００とを合成し、
図１１に示す第４のマスクデータ４０００を作成する。
ついで、図１２に示すように、第４のマスクデータ４０
００に、配線層パターン１２０および応力緩和層パター
ン２２０の周りに、ダミーパターンの発生が禁止される
禁止区域パターン４００を付加し、第５のマスクデータ
５０００を作成する。すなわち、第５のマスクデータ５
０００では、斜線で示すダミー制限領域４１０は、ダミ
ー層３０に対応するダミーパターンが発生しない領域を
規定している。
【００５９】つぎに、第５のマスクデータ５０００を図
形的に反転させ、図１３に示す第６のマスクデータ６０
００を作成する。すなわち、第６のマスクデータ６００
０において、空白の領域はダミーパターンが発生しない
ダミー制限領域４１０を示し、斜線で示す領域はダミー
パターンを発生するダミー発生領域４２０を示す。
形的に反転させ、図１３に示す第６のマスクデータ６０
００を作成する。すなわち、第６のマスクデータ６００
０において、空白の領域はダミーパターンが発生しない
ダミー制限領域４１０を示し、斜線で示す領域はダミー
パターンを発生するダミー発生領域４２０を示す。
【００６０】（４）第７，第８のマスクデータ（ダミー
パターンのマスクデータ）の作成 図１４は、ダミー層３０に対応するダミーパターン３０
０が設定された第７のマスクデータ７０００を示す。第
７のマスクデータ７０００では、図示の例では、平面が
矩形形状のダミーパターン３００が細密状態で全体に配
列されている。
パターンのマスクデータ）の作成 図１４は、ダミー層３０に対応するダミーパターン３０
０が設定された第７のマスクデータ７０００を示す。第
７のマスクデータ７０００では、図示の例では、平面が
矩形形状のダミーパターン３００が細密状態で全体に配
列されている。
【００６１】図１３に示す第６のマスクパターン６００
０と、図１４に示す第７のマスクパターン７０００とを
合成することにより、図１５に示す第８のマスクデータ
８０００を作成する。第８のマスクデータ８０００で
は、第６のマスクデータ６０００のダミー発生領域４２
０と、第７のマスクデータ７０００のダミーパターン３
００との共通部分を抽出する。すなわち、第６のマスク
データ６０００におけるダミー制限領域４１０と重なる
ダミーパターン３００を排除する。したがって、第８の
マスクデータ８０００では、ダミー発生領域４２０にお
いてのみダミーパターン３００が発生する。
０と、図１４に示す第７のマスクパターン７０００とを
合成することにより、図１５に示す第８のマスクデータ
８０００を作成する。第８のマスクデータ８０００で
は、第６のマスクデータ６０００のダミー発生領域４２
０と、第７のマスクデータ７０００のダミーパターン３
００との共通部分を抽出する。すなわち、第６のマスク
データ６０００におけるダミー制限領域４１０と重なる
ダミーパターン３００を排除する。したがって、第８の
マスクデータ８０００では、ダミー発生領域４２０にお
いてのみダミーパターン３００が発生する。
【００６２】（５）第９のマスクデータ（応力緩和層パ
ターンおよびダミーパターンのマスクデータ）の作成 つぎに、図１０に示す第３のマスクデータ３２００と図
１５に示す第８のマスクデータ８０００とを合成し、図
１６に示す第９のマスクデータ９０００を作成する。第
９のマスクデータ９０００では、応力緩和層パターン２
２０とダミーパターン３００とが設定されている。この
第９のマスクデータ９０００は、後述する半導体装置の
製造方法において、応力緩和層２２とダミー層３０との
パターニングに使用される。
ターンおよびダミーパターンのマスクデータ）の作成 つぎに、図１０に示す第３のマスクデータ３２００と図
１５に示す第８のマスクデータ８０００とを合成し、図
１６に示す第９のマスクデータ９０００を作成する。第
９のマスクデータ９０００では、応力緩和層パターン２
２０とダミーパターン３００とが設定されている。この
第９のマスクデータ９０００は、後述する半導体装置の
製造方法において、応力緩和層２２とダミー層３０との
パターニングに使用される。
【００６３】第９のマスクデータ９０００を用いて応力
緩和層２２とダミー層３０とを形成する際に、ポジ型の
レジストを使用する場合には、第９のマスクデータ９０
００の斜線で示す領域は、マスクの遮光部分（例えばク
ロムパターン）となる。また、ネガ型のレジストを使用
する場合には、第９のマスクデータ９０００の斜線で示
す領域以外の領域（空白領域）が、マスクの遮光部分
（例えばクロムパターン）となる。
緩和層２２とダミー層３０とを形成する際に、ポジ型の
レジストを使用する場合には、第９のマスクデータ９０
００の斜線で示す領域は、マスクの遮光部分（例えばク
ロムパターン）となる。また、ネガ型のレジストを使用
する場合には、第９のマスクデータ９０００の斜線で示
す領域以外の領域（空白領域）が、マスクの遮光部分
（例えばクロムパターン）となる。
【００６４】こうして得られた第９のマスクデータ９０
００は、必要に応じてコンピュータで読みとり可能な記
録媒体に記録することができる。また、この第９のマス
クデータ９０００に基づいて応力緩和層２２とダミー層
３０とをパターニングするためのマスクを得ることがで
きる。
００は、必要に応じてコンピュータで読みとり可能な記
録媒体に記録することができる。また、この第９のマス
クデータ９０００に基づいて応力緩和層２２とダミー層
３０とをパターニングするためのマスクを得ることがで
きる。
【００６５】上記実施の形態では、応力緩和層２２とダ
ミー層３０とを同じ工程で形成する場合に用いられるマ
スクデータの生成方法について述べたが、本発明はこれ
に限定されない。例えば、応力緩和層２２とダミー層３
０とを別の工程で形成する場合には、応力緩和層２２の
パターニングには、図１０に示す第３のマスクデータ３
２００を用いることができる。この場合、ダミー層３０
は、例えば配線層１２と同じ工程で形成することができ
る。
ミー層３０とを同じ工程で形成する場合に用いられるマ
スクデータの生成方法について述べたが、本発明はこれ
に限定されない。例えば、応力緩和層２２とダミー層３
０とを別の工程で形成する場合には、応力緩和層２２の
パターニングには、図１０に示す第３のマスクデータ３
２００を用いることができる。この場合、ダミー層３０
は、例えば配線層１２と同じ工程で形成することができ
る。
【００６６】応力緩和層２２の間隔およびライン幅は、
上述した最小間隔および最小ライン幅に限定されず、設
計上許容される範囲で種々のサイズを取ることができ
る。
上述した最小間隔および最小ライン幅に限定されず、設
計上許容される範囲で種々のサイズを取ることができ
る。
【００６７】［製造方法］つぎに、図１および図２に示
す半導体装置１００を製造するための方法の一例につい
て説明する。図３〜図５は、この製造方法の工程を模式
的に示す断面図である。
す半導体装置１００を製造するための方法の一例につい
て説明する。図３〜図５は、この製造方法の工程を模式
的に示す断面図である。
【００６８】（ａ）図３に示すように、基体１０上に、
金属などからなる導電層を形成した後、一般的に用いら
れるリソグラフィおよびエッチングを用いて導電層をパ
ターニングし、配線層１２を形成する。図１および図２
に示す例では、密パターン領域１４ａでの配線層１２を
「１２ａ」と示し、疎パターン領域１４ｂでの配線層１
２を「１２ｂ」と示す。導電層を構成する金属について
は、すでに述べたので、ここでは記載しない。
金属などからなる導電層を形成した後、一般的に用いら
れるリソグラフィおよびエッチングを用いて導電層をパ
ターニングし、配線層１２を形成する。図１および図２
に示す例では、密パターン領域１４ａでの配線層１２を
「１２ａ」と示し、疎パターン領域１４ｂでの配線層１
２を「１２ｂ」と示す。導電層を構成する金属について
は、すでに述べたので、ここでは記載しない。
【００６９】ついで、ＣＶＤ法によって、基体１０上に
酸化シリコン層２４０を全面的に形成する。酸化シリコ
ン層２４０は、少なくとも配線層１２を完全に覆うよう
に形成される。ＣＶＤ法については、すでに述べた、常
圧ＣＶＤ、プラズマＣＶＤ、高密度プラズマＣＶＤなど
を用いることができる。そして、例えば、埋め込み性に
優れた高密度プラズマＣＶＤを用いて酸化シリコン層２
４０を形成した場合であっても、配線層が最小間隔で形
成された配線層１２ａと配線層１２ａとの間にはボイド
２５０が形成されやすい。
酸化シリコン層２４０を全面的に形成する。酸化シリコ
ン層２４０は、少なくとも配線層１２を完全に覆うよう
に形成される。ＣＶＤ法については、すでに述べた、常
圧ＣＶＤ、プラズマＣＶＤ、高密度プラズマＣＶＤなど
を用いることができる。そして、例えば、埋め込み性に
優れた高密度プラズマＣＶＤを用いて酸化シリコン層２
４０を形成した場合であっても、配線層が最小間隔で形
成された配線層１２ａと配線層１２ａとの間にはボイド
２５０が形成されやすい。
【００７０】ついで、酸化シリコン層２４０の上に、上
述した本実施の形態に係る第９のマスクデータ９０００
に基づいて得られたマスクを用いて、応力緩和層２２お
よびダミー層３０のためのレジスト層Ｒ１０を形成す
る。
述した本実施の形態に係る第９のマスクデータ９０００
に基づいて得られたマスクを用いて、応力緩和層２２お
よびダミー層３０のためのレジスト層Ｒ１０を形成す
る。
【００７１】（ｂ）ついで、図４に示すように、レジス
ト層Ｒ１０をマスクとして、図３に示す酸化シリコン層
２４０をエッチングすることにより、応力緩和層２２お
よびダミー層３０を形成する。このとき、最小間隔で配
置された配線層１２ａ，１２ａ間の酸化シリコン層も除
去されるので、結果的に図３に示すボイド２５０がなく
なる。
ト層Ｒ１０をマスクとして、図３に示す酸化シリコン層
２４０をエッチングすることにより、応力緩和層２２お
よびダミー層３０を形成する。このとき、最小間隔で配
置された配線層１２ａ，１２ａ間の酸化シリコン層も除
去されるので、結果的に図３に示すボイド２５０がなく
なる。
【００７２】その後、アッシングなどの公知の方法で、
レジスト層Ｒ１０を除去する。
レジスト層Ｒ１０を除去する。
【００７３】応力緩和層２２およびダミー層３０のパタ
ーンについては、すでに述べたので、記載を省略する。
ーンについては、すでに述べたので、記載を省略する。
【００７４】（ｃ）ついで、図５に示すように、配線層
１２（１２ａ，１２ｂ）、応力緩和層２２およびダミー
層３０が形成された基体１０上に、ベース絶縁層２４を
全面的に形成する。ついで、ベース絶縁層２４上に、流
動性絶縁体からなる平坦化絶縁層２６を形成する。平坦
化絶縁層２６は、少なくともベース絶縁層２４を覆い、
かつ、配線層１２の相互間、配線層１２と応力緩和層２
２との間、ならびに応力緩和層２２とダミー層３０との
間などを絶縁層によって充填するように形成される。ベ
ース絶縁層２４および平坦化絶縁層２６の成膜方法など
については、既に述べたので、記載を省略する。
１２（１２ａ，１２ｂ）、応力緩和層２２およびダミー
層３０が形成された基体１０上に、ベース絶縁層２４を
全面的に形成する。ついで、ベース絶縁層２４上に、流
動性絶縁体からなる平坦化絶縁層２６を形成する。平坦
化絶縁層２６は、少なくともベース絶縁層２４を覆い、
かつ、配線層１２の相互間、配線層１２と応力緩和層２
２との間、ならびに応力緩和層２２とダミー層３０との
間などを絶縁層によって充填するように形成される。ベ
ース絶縁層２４および平坦化絶縁層２６の成膜方法など
については、既に述べたので、記載を省略する。
【００７５】（ｄ）ついで、図２に示すように、平坦化
絶縁層２６上に、キャップ絶縁層２８を全面的に形成す
る。このキャップ絶縁層２８は、平坦化絶縁層２６の表
面の凹凸を十分に埋め、さらに必要に応じて用いられる
ＣＭＰによって研磨される厚さを有する。図２に示す例
では、キャップ絶縁層２８は、ＣＭＰによってその上面
が平坦化された状態を示す。
絶縁層２６上に、キャップ絶縁層２８を全面的に形成す
る。このキャップ絶縁層２８は、平坦化絶縁層２６の表
面の凹凸を十分に埋め、さらに必要に応じて用いられる
ＣＭＰによって研磨される厚さを有する。図２に示す例
では、キャップ絶縁層２８は、ＣＭＰによってその上面
が平坦化された状態を示す。
【００７６】（第２の実施の形態）まず、本実施の形態
に係るマスクデータの生成方法により得られたマスクを
用いて製造された半導体装置について説明する。図１５
は、半導体装置２００の配線層の一部を模式的に示す平
面図であり、図１６は、図１５のＢ−Ｂ線に沿った部分
を模式的に示す断面図である。本実施の形態は、応力緩
和層が配線層と同じ工程で形成される点で、第１の実施
の形態と異なる。第１の実施の形態で用いた部材と実質
的に同じ部材には同一の符号を付して、その詳細な説明
を省略する。
に係るマスクデータの生成方法により得られたマスクを
用いて製造された半導体装置について説明する。図１５
は、半導体装置２００の配線層の一部を模式的に示す平
面図であり、図１６は、図１５のＢ−Ｂ線に沿った部分
を模式的に示す断面図である。本実施の形態は、応力緩
和層が配線層と同じ工程で形成される点で、第１の実施
の形態と異なる。第１の実施の形態で用いた部材と実質
的に同じ部材には同一の符号を付して、その詳細な説明
を省略する。
【００７７】半導体装置２００は、基体１０上に形成さ
れた、配線層１２（１２ａ，１２ｂ）と、応力緩和層２
２と、ダミー層３０と、配線層１２、応力緩和層２２お
よびダミー層３０を覆うように形成された層間絶縁層２
０とを有する。
れた、配線層１２（１２ａ，１２ｂ）と、応力緩和層２
２と、ダミー層３０と、配線層１２、応力緩和層２２お
よびダミー層３０を覆うように形成された層間絶縁層２
０とを有する。
【００７８】応力緩和層２２およびダミー層３０は、配
線層１２と同じ工程でパターニングされ、配線層１２と
同じ材質を有する。
線層１２と同じ工程でパターニングされ、配線層１２と
同じ材質を有する。
【００７９】これらの配線層１２，応力緩和層２２およ
びダミー層３０をパターニングするためのマスクは、図
１７に示すマスクデータ１００００に基づいて作成され
る。このマスクデータ１００００は、第１の実施の形態
で述べた、第９のマスクデータ９０００にさらに配線層
パターン１２０のマスクデータを加えて作成することが
できる。すなわち、図８に示す第３のマスクデータ３０
００と、図１３に示す第８マスクデータ８０００と、配
線層パターン１２０のマスクデータと、を合成すること
で作成することができる。マスクデータ１００００で
は、配線層パターン１２０と、応力緩和層パターン２２
０と、ダミーパターン３００とが設定されている。この
マスクデータ１００００は、後述する半導体装置の製造
方法において、配線層１２，応力緩和層２２およびダミ
ー層３０のパターニングに使用される。
びダミー層３０をパターニングするためのマスクは、図
１７に示すマスクデータ１００００に基づいて作成され
る。このマスクデータ１００００は、第１の実施の形態
で述べた、第９のマスクデータ９０００にさらに配線層
パターン１２０のマスクデータを加えて作成することが
できる。すなわち、図８に示す第３のマスクデータ３０
００と、図１３に示す第８マスクデータ８０００と、配
線層パターン１２０のマスクデータと、を合成すること
で作成することができる。マスクデータ１００００で
は、配線層パターン１２０と、応力緩和層パターン２２
０と、ダミーパターン３００とが設定されている。この
マスクデータ１００００は、後述する半導体装置の製造
方法において、配線層１２，応力緩和層２２およびダミ
ー層３０のパターニングに使用される。
【００８０】つぎに、図１５および図１６に示す半導体
装置２００を製造するための方法の一例について説明す
る。
装置２００を製造するための方法の一例について説明す
る。
【００８１】（ａ）基体１０上に、金属などからなる導
電層を形成した後、本実施の形態に係るマスクデータ１
００００に基づいて得られたマスクを用いて、配線層１
２，応力緩和層２２およびダミー層３０のためのレジス
ト層（図示せず）を形成する。ついで、一般的に用いら
れるリソグラフィおよびエッチングを用いて導電層をパ
ターニングし、配線層１２、応力緩和層２２およびダミ
ー層３０を形成する。導電層を構成する金属について
は、すでに述べたので、ここでは記載しない。
電層を形成した後、本実施の形態に係るマスクデータ１
００００に基づいて得られたマスクを用いて、配線層１
２，応力緩和層２２およびダミー層３０のためのレジス
ト層（図示せず）を形成する。ついで、一般的に用いら
れるリソグラフィおよびエッチングを用いて導電層をパ
ターニングし、配線層１２、応力緩和層２２およびダミ
ー層３０を形成する。導電層を構成する金属について
は、すでに述べたので、ここでは記載しない。
【００８２】（ｂ）ついで、図１６に示すように、配線
層１２（１２ａ，１２ｂ）、応力緩和層２２およびダミ
ー層３０が形成された基体１０上に、ベース絶縁層２４
を既に述べたＣＶＤ法によって全面的に形成する。
層１２（１２ａ，１２ｂ）、応力緩和層２２およびダミ
ー層３０が形成された基体１０上に、ベース絶縁層２４
を既に述べたＣＶＤ法によって全面的に形成する。
【００８３】（ｃ）ついで、図１５に示すように、ベー
ス絶縁層２４上に、流動性絶縁体からなる平坦化絶縁層
２６を形成する。平坦化絶縁層２６は、少なくともベー
ス絶縁層２４を覆い、かつ、配線層１２の相互間、配線
層１２と応力緩和層２２との間、ならびに応力緩和層２
２とダミー層３０との間などを絶縁層によって充填する
ように形成される。
ス絶縁層２４上に、流動性絶縁体からなる平坦化絶縁層
２６を形成する。平坦化絶縁層２６は、少なくともベー
ス絶縁層２４を覆い、かつ、配線層１２の相互間、配線
層１２と応力緩和層２２との間、ならびに応力緩和層２
２とダミー層３０との間などを絶縁層によって充填する
ように形成される。
【００８４】（ｄ）ついで、図１６に示すように、平坦
化絶縁層２６上に、キャップ絶縁層２８を全面的に形成
する。このキャップ絶縁層２８は、平坦化絶縁層２６の
表面の凹凸を十分に埋め、さらに必要に応じて用いられ
るＣＭＰによって研磨される厚さを有する。図１６に示
す例では、キャップ絶縁層２８は、ＣＭＰによってその
上面が平坦化された状態を示す。
化絶縁層２６上に、キャップ絶縁層２８を全面的に形成
する。このキャップ絶縁層２８は、平坦化絶縁層２６の
表面の凹凸を十分に埋め、さらに必要に応じて用いられ
るＣＭＰによって研磨される厚さを有する。図１６に示
す例では、キャップ絶縁層２８は、ＣＭＰによってその
上面が平坦化された状態を示す。
【００８５】上記工程（ｂ），（ｃ），（ｄ）で形成さ
れた、ベース絶縁層２４，平坦化絶縁層２６およびキャ
ップ絶縁層２８によって層間絶縁層２０が構成される。
れた、ベース絶縁層２４，平坦化絶縁層２６およびキャ
ップ絶縁層２８によって層間絶縁層２０が構成される。
【００８６】以上、本発明の実施の形態について述べた
が、本発明はこれらに限定されず、発明の要旨の範囲で
各種の態様を取りうる。
が、本発明はこれらに限定されず、発明の要旨の範囲で
各種の態様を取りうる。
【図１】第１の実施の形態にかかる半導体装置の製造方
法によって得られた半導体装置を模式的に示す平面図で
ある。
法によって得られた半導体装置を模式的に示す平面図で
ある。
【図２】図１に示す半導体装置のＡ−Ａ線に沿った断面
図である。
図である。
【図３】第１の実施の形態にかかる半導体装置の製造方
法の一工程を模式的に示す断面図である。
法の一工程を模式的に示す断面図である。
【図４】第１の実施の形態にかかる半導体装置の製造方
法の一工程を模式的に示す断面図である。
法の一工程を模式的に示す断面図である。
【図５】第１の実施の形態にかかる半導体装置の製造方
法の一工程を模式的に示す断面図である。
法の一工程を模式的に示す断面図である。
【図６】第１の実施の形態にかかる第１のマスクデータ
を示す図である。
を示す図である。
【図７】第１の実施の形態にかかる第２のマスクデータ
を示す図である。
を示す図である。
【図８】第１の実施の形態にかかる第３のマスクデータ
を形成するための第１の中間マスクデータを示す図であ
る。
を形成するための第１の中間マスクデータを示す図であ
る。
【図９】第１の実施の形態にかかる第３のマスクデータ
を形成するための第２の中間マスクデータを示す図であ
る。
を形成するための第２の中間マスクデータを示す図であ
る。
【図１０】第１の実施の形態にかかる第３のマスクデー
タを示す図である。
タを示す図である。
【図１１】第１の実施の形態にかかる第４のマスクデー
タを示す図である。
タを示す図である。
【図１２】第１の実施の形態にかかる第５のマスクデー
タを示す図である。
タを示す図である。
【図１３】第１の実施の形態にかかる第６のマスクデー
タを示す図である。
タを示す図である。
【図１４】第１の実施の形態にかかる第７のマスクデー
タを示す図である。
タを示す図である。
【図１５】第１の実施の形態にかかる第８のマスクデー
タを示す図である。
タを示す図である。
【図１６】第１の実施の形態にかかる第９のマスクデー
タを示す図である。
タを示す図である。
【図１７】第２の実施の形態にかかる半導体装置の製造
方法によって得られた半導体装置を模式的に示す平面図
である。
方法によって得られた半導体装置を模式的に示す平面図
である。
【図１８】図１５に示す半導体装置のＢ−Ｂ線に沿った
断面図である。
断面図である。
【図１９】第２の実施の形態にかかるマスクデータを示
す図である。
す図である。
【図２０】第１の実施の形態にかかる第３のマスクデー
タを形成するための、他の第１の中間マスクデータを示
す図である。
タを形成するための、他の第１の中間マスクデータを示
す図である。
【図２１】第１の実施の形態にかかる第３のマスクデー
タを形成するための、他の第２の中間マスクデータを示
す図である。
タを形成するための、他の第２の中間マスクデータを示
す図である。
１０ 基体
１２，１２ａ，１２ｂ 配線層
１４ａ 密パターン領域
１４ｂ 疎パターン領域
２０ 層間絶縁層
２２ 応力緩和層
２４ ベース絶縁層
２６ 平坦化絶縁層
２８ キャップ絶縁層
３０ ダミー層
１００，２００ 半導体装置
１２０ 配線層パターン
１３０ リサイズパターン
１４０ａ 密パターン領域に対応する領域
１４０ｂ 疎パターン領域に対応する領域
２２０ 応力緩和層パターン
２４０ 第１の中間パターン
２６０ 第２の中間パターン
３００ ダミーパターン
４００ 禁止区域パターン
４１０ ダミー制限領域
４２０ ダミー発生領域
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G03F 1/08
H01L 21/3205
Claims (19)
- 【請求項１】 半導体装置の製造方法に適用されるマス
クデータの生成方法であって、前記半導体装置は、基体
上に所定のパターンで配置された配線層と、前記基体上
に所定のパターンで配置された応力緩和層と、を含み、 リサイズ量がプラス（＋）となるように、配線層パター
ンをリサイズしてリサイズパターンを形成する工程と、 前記リサイズパターンのうち相互に重なる部分を有する
リサイズパターンを削除する工程と、 前記リサイズパターンの外側に、所定の幅を有する応力
緩和層パターンを形成する工程と、を含む、マスクデー
タの生成方法。 - 【請求項２】 請求項１において、 前記リサイズパターンを形成する工程において、前記リ
サイズ量は、使用デザインルールにおける前記配線層の
最小間隔に対応する、マスクデータの生成方法。 - 【請求項３】 請求項１または２において、 前記応力緩和層パターンは、使用デザインルールにおけ
る前記配線層の最小ライン幅に対応する幅を有する、マ
スクデータの生成方法。 - 【請求項４】 請求項３において、 前記応力緩和層パターンは、さらに、使用デザインルー
ルにおける前記配線層の最小ライン幅に対応する幅より
大きい幅の部分を有する、マスクデータの生成方法。 - 【請求項５】 請求項４において、 前記応力緩和層パターンを形成する工程において、 前記リサイズパターンの外側に、使用デザインルールに
おける最小ライン幅に対応する幅を有する第１の中間パ
ターンを形成する工程と、 前記第１の中間パターンを、使用デザインルールにおけ
る前記配線層の最小間隔の１／２に対応する幅のリサイ
ズ量でプラスにリサイズして、第２の中間パターンを形
成する工程と、 前記第２の中間パターンを、使用デザインルールにおけ
る前記配線層の最小間隔の１／２に対応する幅のリサイ
ズ量でマイナスにリサイズする工程であって、前記第２
の中間パターンのうち、相互に重なる部分をひとつのパ
ターンとして残す工程と、を含む、マスクデータの生成
方法。 - 【請求項６】 請求項１ないし５のいずれかにおいて、 前記応力緩和層パターンは、前記配線層パターンに沿っ
て連続している、マスクデータの生成方法。 - 【請求項７】 請求項１ないし６のいずれかにおいて、 前記応力緩和層パターンは、少なくとも前記配線層の疎
パターン領域に対応する領域に配置される、マスクデー
タの生成方法。 - 【請求項８】 請求項１ないし７のいずれかにおいて、 前記応力緩和層パターンのデータに、ダミー発生領域の
データが付加される、マスクデータの生成方法。 - 【請求項９】 請求項８において、 さらに、配線層パターンのデータが付加される、マスク
データの生成方法。 - 【請求項１０】 請求項１〜９のいずれかに記載のマス
クデータの生成方法により得られた、マスク。 - 【請求項１１】 請求項１〜９のいずれかに記載のマス
クデータの生成方法により得られたマスクデータを記録
した、コンピュータ読み取り可能な記録媒体。 - 【請求項１２】 基体上に配置された配線層と、該配線
層を覆う層間絶縁層と、を含む半導体装置の製造方法で
あって、 前記基体上に請求項１０に記載のマスクを用いて、所定
のパターンで少なくとも応力緩和層が形成される工程
と、 前記応力緩和層および前記配線層を覆うように、流動性
絶縁体から平坦化絶縁層が形成される工程と、を含む半
導体装置の製造方法。 - 【請求項１３】 請求項１２において、 前記平坦化絶縁層が形成される工程は、塗布法によって
行われる、半導体装置の製造方法。 - 【請求項１４】 請求項１２において、 前記平坦化絶縁層が形成される工程は、流動性ＣＶＤ法
によって行われる、半導体装置の製造方法。 - 【請求項１５】 請求項１０ないし１４のいずれかにお
いて、 前記応力緩和層が形成される工程は、前記配線層を覆う
ように前記基体上に絶縁層がＣＶＤ法によって堆積され
た後、該絶縁層がパターニングされる工程を有する、半
導体装置の製造方法。 - 【請求項１６】 請求項１５において、 さらに、前記応力緩和層と同時にダミー層がパターニン
グされる、半導体装置の製造方法。 - 【請求項１７】 請求項１０ないし１４のいずれかにお
いて、 前記応力緩和層が形成される工程は、前記応力緩和層と
前記配線層とが同時にパターニングされる工程を有す
る、半導体装置の製造方法。 - 【請求項１８】 請求項１７において、 さらに、前記応力緩和層および前記配線層と同時にダミ
ー層がパターニングされる、半導体装置の製造方法。 - 【請求項１９】 請求項１０ないし１８のいずれかにお
いて、 前記層間絶縁層が形成される工程は、さらに、少なくと
も前記配線層および前記応力緩和層の上に、ベース絶縁
層が形成される工程と、前記平坦化絶縁層の上にキャッ
プ絶縁層が形成される工程と、を有する、半導体装置の
製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001272233A JP3454259B2 (ja) | 2001-09-07 | 2001-09-07 | マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法 |
| CNB021416222A CN1220253C (zh) | 2001-09-07 | 2002-09-06 | 生成掩膜数据的方法、掩膜、以及制造半导体器件的方法 |
| CNB2005100834714A CN100375267C (zh) | 2001-09-07 | 2002-09-06 | 制造半导体器件的方法 |
| US10/236,457 US7007265B2 (en) | 2001-09-07 | 2002-09-06 | Method for generating mask data, masks, recording media, and method for manufacturing semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001272233A JP3454259B2 (ja) | 2001-09-07 | 2001-09-07 | マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003084419A JP2003084419A (ja) | 2003-03-19 |
| JP3454259B2 true JP3454259B2 (ja) | 2003-10-06 |
Family
ID=19097635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001272233A Expired - Fee Related JP3454259B2 (ja) | 2001-09-07 | 2001-09-07 | マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7007265B2 (ja) |
| JP (1) | JP3454259B2 (ja) |
| CN (2) | CN100375267C (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4177568B2 (ja) * | 2001-07-10 | 2008-11-05 | 株式会社東芝 | 半導体デバイス |
| JP3454259B2 (ja) * | 2001-09-07 | 2003-10-06 | セイコーエプソン株式会社 | マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法 |
| KR100396900B1 (ko) * | 2001-12-11 | 2003-09-02 | 삼성전자주식회사 | 반도체 집적 회로의 배선 캐패시턴스 추출 방법 및 이를기록한 기록 매체 |
| JP2004354605A (ja) * | 2003-05-28 | 2004-12-16 | Matsushita Electric Ind Co Ltd | 半導体設計レイアウトパタン生成方法および図形パタン生成装置 |
| JP4529398B2 (ja) * | 2003-09-26 | 2010-08-25 | ソニー株式会社 | ダミーパターン情報生成装置、パターン情報生成装置、マスク作成方法、ダミーパターン情報生成方法、プログラム及び上記プログラムを記録したコンピュータ読み取り可能な記録媒体 |
| JP4282447B2 (ja) * | 2003-11-26 | 2009-06-24 | 株式会社東芝 | リソグラフィ評価方法、リソグラフィプロセスおよびプログラム |
| KR100730282B1 (ko) * | 2006-01-23 | 2007-06-19 | 삼성전자주식회사 | 패턴 밀도 조절 방법 |
| KR100780775B1 (ko) * | 2006-11-24 | 2007-11-30 | 주식회사 하이닉스반도체 | 자기 조립 더미 패턴이 삽입된 회로 레이아웃을 이용한반도체 소자 제조 방법 |
| JP5018044B2 (ja) * | 2006-11-28 | 2012-09-05 | パナソニック株式会社 | 半導体装置製造基材 |
| US7763398B2 (en) * | 2007-05-02 | 2010-07-27 | Dongbu Hitek Co., Ltd. | Layout method for mask |
| US7934173B2 (en) * | 2008-01-14 | 2011-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reverse dummy insertion algorithm |
| US20140272684A1 (en) * | 2013-03-12 | 2014-09-18 | Applied Materials, Inc. | Extreme ultraviolet lithography mask blank manufacturing system and method of operation therefor |
| US9354508B2 (en) * | 2013-03-12 | 2016-05-31 | Applied Materials, Inc. | Planarized extreme ultraviolet lithography blank, and manufacturing and lithography systems therefor |
| CN103886150A (zh) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | 一种冗余图形的填充方法 |
| US9311443B2 (en) | 2014-06-17 | 2016-04-12 | Globalfoundries Inc. | Correcting for stress induced pattern shifts in semiconductor manufacturing |
| CN105093850B (zh) * | 2015-08-11 | 2017-06-23 | 上海华力微电子有限公司 | 一种避免光刻机镜头过热的方法 |
| CN108666207B (zh) * | 2017-03-29 | 2020-12-15 | 联华电子股份有限公司 | 制作半导体元件的方法 |
| CN111834357A (zh) * | 2019-04-16 | 2020-10-27 | 中芯国际集成电路制造(上海)有限公司 | 一种多重掩膜图案的形成方法及半导体器件 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4916514A (en) | 1988-05-31 | 1990-04-10 | Unisys Corporation | Integrated circuit employing dummy conductors for planarity |
| JPH02114657A (ja) * | 1988-10-25 | 1990-04-26 | Oki Electric Ind Co Ltd | 半導体装置の多層配線構造 |
| US5192715A (en) * | 1989-07-25 | 1993-03-09 | Advanced Micro Devices, Inc. | Process for avoiding spin-on-glass cracking in high aspect ratio cavities |
| US5119164A (en) * | 1989-07-25 | 1992-06-02 | Advanced Micro Devices, Inc. | Avoiding spin-on-glass cracking in high aspect ratio cavities |
| JPH04218918A (ja) | 1990-04-27 | 1992-08-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| EP0457449A1 (en) | 1990-04-27 | 1991-11-21 | Fujitsu Limited | Semiconductor device having via hole and method of producing the same |
| JP2555947B2 (ja) * | 1993-08-31 | 1996-11-20 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JPH0778818A (ja) * | 1993-09-07 | 1995-03-20 | Nec Corp | 半導体装置 |
| US5840821A (en) * | 1994-03-11 | 1998-11-24 | Kawasaki Steel Corporation | Coating solution and method for preparing the coating solution, method for forming insulating films for semiconductor devices, and method for evaluating the coating solution |
| US5597668A (en) | 1995-07-19 | 1997-01-28 | Vlsi Technology, Inc. | Patterned filled photo mask generation for integrated circuit manufacturing |
| KR0155874B1 (ko) | 1995-08-31 | 1998-12-01 | 김광호 | 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법 |
| JP3247600B2 (ja) | 1995-11-30 | 2002-01-15 | 株式会社東芝 | パターン発生方法 |
| JP3604482B2 (ja) | 1995-12-25 | 2004-12-22 | 松下電器産業株式会社 | 半導体装置および半導体装置の製造方法 |
| US5798298A (en) | 1996-02-09 | 1998-08-25 | United Microelectronics Corporation | Method of automatically generating dummy metals for multilevel interconnection |
| US5902752A (en) | 1996-05-16 | 1999-05-11 | United Microelectronics Corporation | Active layer mask with dummy pattern |
| EP0958617A1 (en) * | 1996-06-12 | 1999-11-24 | The Trustees Of Princeton University | Patterning of thin films for the fabrication of organic multi-color displays |
| US5885856A (en) | 1996-08-21 | 1999-03-23 | Motorola, Inc. | Integrated circuit having a dummy structure and method of making |
| US5790417A (en) | 1996-09-25 | 1998-08-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of automatic dummy layout generation |
| TW571373B (en) * | 1996-12-04 | 2004-01-11 | Seiko Epson Corp | Semiconductor device, circuit substrate, and electronic machine |
| JP3638778B2 (ja) | 1997-03-31 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| US6395629B1 (en) * | 1997-04-16 | 2002-05-28 | Stmicroelectronics, Inc. | Interconnect method and structure for semiconductor devices |
| JPH1126576A (ja) | 1997-07-01 | 1999-01-29 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5801082A (en) * | 1997-08-18 | 1998-09-01 | Vanguard International Semiconductor Corporation | Method for making improved shallow trench isolation with dielectric studs for semiconductor integrated circuits |
| JP3428556B2 (ja) | 2000-03-15 | 2003-07-22 | セイコーエプソン株式会社 | マスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 |
| JP2001267415A (ja) | 2000-03-15 | 2001-09-28 | Seiko Epson Corp | マスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 |
| JP3539337B2 (ja) | 2000-03-17 | 2004-07-07 | セイコーエプソン株式会社 | 半導体装置およびその製造方法ならびにマスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 |
| JP2001267322A (ja) | 2000-03-17 | 2001-09-28 | Seiko Epson Corp | 半導体装置およびその製造方法ならびにマスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 |
| JP3575448B2 (ja) * | 2001-08-23 | 2004-10-13 | セイコーエプソン株式会社 | 半導体装置 |
| JP3454259B2 (ja) * | 2001-09-07 | 2003-10-06 | セイコーエプソン株式会社 | マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法 |
| US6730617B2 (en) * | 2002-04-24 | 2004-05-04 | Ibm | Method of fabricating one or more tiers of an integrated circuit |
-
2001
- 2001-09-07 JP JP2001272233A patent/JP3454259B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-06 US US10/236,457 patent/US7007265B2/en not_active Expired - Fee Related
- 2002-09-06 CN CNB2005100834714A patent/CN100375267C/zh not_active Expired - Fee Related
- 2002-09-06 CN CNB021416222A patent/CN1220253C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN100375267C (zh) | 2008-03-12 |
| US7007265B2 (en) | 2006-02-28 |
| CN1405858A (zh) | 2003-03-26 |
| CN1220253C (zh) | 2005-09-21 |
| US20030051225A1 (en) | 2003-03-13 |
| JP2003084419A (ja) | 2003-03-19 |
| CN1734741A (zh) | 2006-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3454259B2 (ja) | マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法 | |
| US7067919B2 (en) | Semiconductor device | |
| US9337147B2 (en) | Semiconductor device and a method of manufacturing the same and designing the same | |
| US20070196997A1 (en) | Method of forming isolation structure of semiconductor device | |
| JP3386438B2 (ja) | 二次元波形構造の製造方法 | |
| JP3575448B2 (ja) | 半導体装置 | |
| JP2003068734A (ja) | 半導体装置およびその製造方法 | |
| JP4967207B2 (ja) | 半導体装置の製造方法 | |
| KR100723789B1 (ko) | 반도체 소자의 평탄화 방법 | |
| CN116031201A (zh) | 金属互连结构的制备方法及半导体器件的制备方法 | |
| JPS6362255A (ja) | 半導体装置の平坦化方法 | |
| KR19980026442A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH11204635A (ja) | 半導体装置の製造方法 | |
| KR20070079806A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030624 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |