JP2555947B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2555947B2 JP2555947B2 JP5237269A JP23726993A JP2555947B2 JP 2555947 B2 JP2555947 B2 JP 2555947B2 JP 5237269 A JP5237269 A JP 5237269A JP 23726993 A JP23726993 A JP 23726993A JP 2555947 B2 JP2555947 B2 JP 2555947B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- film
- interlayer insulating
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は多層配線構造の平坦化を
図った半導体装置及びその製造方法に関する。
図った半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】超ＬＳＬでは多層配線構造は必須のもの
とされているが、この多層配線構造においては上層配線
になるほど表面の平坦性が損なわれて絶対段差が大きく
なり、リソグラフィ工程における焦点深度のマージンが
小さくなり、微細配線の形成が困難になるという問題が
ある。そこで、４層以上の多層配線にはグローバルな完
全平坦化が必要不可欠であり、その解決法として絶縁膜
または金属膜を研磨する方法、即ちＣＭＰ（Chemical M
echanical Polish）法が注目されている。このＣＭＰ法
は、シリカ粒子を含む研磨液（スラリーという）を注ぎ
ながら定盤に貼付けた研磨パッドにウェハを押しつけ、
ウェハに荷重をかけながら定盤を回転させて、ウェハ表
面の凸部のみを選択的に研磨する方法である。この方法
では、研磨パッドの磨耗による研磨レートの劣化のた
め、研磨の終点を時間でコントロールすることは極めて
難しい。
とされているが、この多層配線構造においては上層配線
になるほど表面の平坦性が損なわれて絶対段差が大きく
なり、リソグラフィ工程における焦点深度のマージンが
小さくなり、微細配線の形成が困難になるという問題が
ある。そこで、４層以上の多層配線にはグローバルな完
全平坦化が必要不可欠であり、その解決法として絶縁膜
または金属膜を研磨する方法、即ちＣＭＰ（Chemical M
echanical Polish）法が注目されている。このＣＭＰ法
は、シリカ粒子を含む研磨液（スラリーという）を注ぎ
ながら定盤に貼付けた研磨パッドにウェハを押しつけ、
ウェハに荷重をかけながら定盤を回転させて、ウェハ表
面の凸部のみを選択的に研磨する方法である。この方法
では、研磨パッドの磨耗による研磨レートの劣化のた
め、研磨の終点を時間でコントロールすることは極めて
難しい。
【０００３】その解決策としてさまざまな手法が考えら
れ、実用かされているが、その中の一つに被研磨材料よ
り研磨レートの遅い材料をストッパに用いることが考え
られている。そのストッパを用いた方法を図３を用いて
説明する。先ず、図４（ａ）のように、シリコン基板３
１の表面に設けた絶縁膜３２上にアルミニウム系合金３
３をスパッタ法を用いて成膜し、通常のリソグラフィ工
程及びエッチング工程を用いてアルミニウム系合金３３
をパターニングし、配線３３Ａを形成する。次いで、全
面にプラズマ窒化膜３４をＣＶＤ法で成膜する。
れ、実用かされているが、その中の一つに被研磨材料よ
り研磨レートの遅い材料をストッパに用いることが考え
られている。そのストッパを用いた方法を図３を用いて
説明する。先ず、図４（ａ）のように、シリコン基板３
１の表面に設けた絶縁膜３２上にアルミニウム系合金３
３をスパッタ法を用いて成膜し、通常のリソグラフィ工
程及びエッチング工程を用いてアルミニウム系合金３３
をパターニングし、配線３３Ａを形成する。次いで、全
面にプラズマ窒化膜３４をＣＶＤ法で成膜する。
【０００４】その上で、図４（ｂ）のように、層間絶縁
膜（ＳｉＯ2 ）３５を全面に成膜する。そして、図４
（ｃ）のように、ＣＭＰ法を用いて前記層間絶縁膜３５
を研磨し、配線３３Ａのプラズマ窒化膜３４が露出する
まで研磨を行う。この露出したプラズマ窒化膜３４の研
磨レートは層間絶縁膜３５の約１／５であるため、研磨
のストッパとして働き、配線３３Ａと略同じ厚さの均一
な層間絶縁膜３５を形成でき、多層配線構造の完全平坦
化に有効となる。
膜（ＳｉＯ2 ）３５を全面に成膜する。そして、図４
（ｃ）のように、ＣＭＰ法を用いて前記層間絶縁膜３５
を研磨し、配線３３Ａのプラズマ窒化膜３４が露出する
まで研磨を行う。この露出したプラズマ窒化膜３４の研
磨レートは層間絶縁膜３５の約１／５であるため、研磨
のストッパとして働き、配線３３Ａと略同じ厚さの均一
な層間絶縁膜３５を形成でき、多層配線構造の完全平坦
化に有効となる。
【０００５】
【発明が解決しようとする課題】しかしながら、この方
法では、基板面内での研磨ルートのばらつきを考えて多
少多めに研磨したときには、図５に示すように配線３３
Ａの間隔の比較的広い部分では、ストッパとしてのプラ
ズマ窒化膜３４が存在していないため、この部分の研磨
が進行されて層間絶縁膜３５にヘこみ３５ａが生じ、平
坦化を図る上で好ましくない状態となる。
法では、基板面内での研磨ルートのばらつきを考えて多
少多めに研磨したときには、図５に示すように配線３３
Ａの間隔の比較的広い部分では、ストッパとしてのプラ
ズマ窒化膜３４が存在していないため、この部分の研磨
が進行されて層間絶縁膜３５にヘこみ３５ａが生じ、平
坦化を図る上で好ましくない状態となる。
【０００６】また、図６（ａ）のように、配線３３Ａが
孤立している場合には、配線３３Ａ上のプラズマ窒化膜
３４の面積が小さいため、ストッパとしての機能が低下
され、層間絶縁膜３５と共に研磨され、配線３３Ａ自身
も研磨されてしまうことがある。即ち、ＣＭＰ法は原理
上、ウェハの凸部分を選択的に研磨することから、層間
絶縁膜３５を研磨していくと、プラズマ窒化膜３４が露
出し、さらに研磨すると最初は１：５の割合で層間絶縁
膜３５が速く研磨されるが、やがて配線３３Ａ上のプラ
ズマ窒化膜３４が研磨され始め、図６（ｂ）のように配
線３３Ａが研磨されてしまう。本発明の目的は、ＣＭＰ
法による研磨に対して平坦化に有効な半導体装置を提供
することにある。また、本発明の他の目的はＣＭＰ法を
用いた平坦化を確実に実現可能とした半導体装置の製造
方法を提供することにある。
孤立している場合には、配線３３Ａ上のプラズマ窒化膜
３４の面積が小さいため、ストッパとしての機能が低下
され、層間絶縁膜３５と共に研磨され、配線３３Ａ自身
も研磨されてしまうことがある。即ち、ＣＭＰ法は原理
上、ウェハの凸部分を選択的に研磨することから、層間
絶縁膜３５を研磨していくと、プラズマ窒化膜３４が露
出し、さらに研磨すると最初は１：５の割合で層間絶縁
膜３５が速く研磨されるが、やがて配線３３Ａ上のプラ
ズマ窒化膜３４が研磨され始め、図６（ｂ）のように配
線３３Ａが研磨されてしまう。本発明の目的は、ＣＭＰ
法による研磨に対して平坦化に有効な半導体装置を提供
することにある。また、本発明の他の目的はＣＭＰ法を
用いた平坦化を確実に実現可能とした半導体装置の製造
方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
絶縁膜上に所要パターンに形成された配線と、これら配
線間の領域に配線と同一材料で形成されたダミー配線
と、配線及びダミー配線の少なくとも上面に形成された
ストッパ膜と、配線とダミー配線との間に形成された層
間絶縁膜とで構成されており、ストッパ膜の研磨レート
が層間絶縁膜の研磨レートに比較して大きい構成とす
る。ここで、ストッパ膜は配線及びダミー配線の上面に
のみ形成されることが好ましい。また、本発明の製造方
法は、絶縁膜上に配線材料を成膜する工程と、この配線
材料をパターニングして配線とダミー配線を形成する工
程と、配線及びダミー配線を含む基板全面にストッパ膜
を成膜する工程と、ストッパ膜上に層間絶縁膜を成膜す
る工程と、前記ストッパ膜が露出されるまで層間絶縁膜
を研磨法を用いて研磨する工程を含んでいる。また、本
発明の他の製造方法は、絶縁膜上に配線材料を成膜する
工程と、この配線材料の上にストッパ膜を成膜する工程
と、ストッパ膜と配線材料をパターニングして配線とダ
ミー配線を形成する工程と、絶縁膜上の全面に層間絶縁
膜を成膜する工程と、ストッパ膜が露出されるまで層間
絶縁膜を研磨法を用いて研磨する工程を含んでいる。
絶縁膜上に所要パターンに形成された配線と、これら配
線間の領域に配線と同一材料で形成されたダミー配線
と、配線及びダミー配線の少なくとも上面に形成された
ストッパ膜と、配線とダミー配線との間に形成された層
間絶縁膜とで構成されており、ストッパ膜の研磨レート
が層間絶縁膜の研磨レートに比較して大きい構成とす
る。ここで、ストッパ膜は配線及びダミー配線の上面に
のみ形成されることが好ましい。また、本発明の製造方
法は、絶縁膜上に配線材料を成膜する工程と、この配線
材料をパターニングして配線とダミー配線を形成する工
程と、配線及びダミー配線を含む基板全面にストッパ膜
を成膜する工程と、ストッパ膜上に層間絶縁膜を成膜す
る工程と、前記ストッパ膜が露出されるまで層間絶縁膜
を研磨法を用いて研磨する工程を含んでいる。また、本
発明の他の製造方法は、絶縁膜上に配線材料を成膜する
工程と、この配線材料の上にストッパ膜を成膜する工程
と、ストッパ膜と配線材料をパターニングして配線とダ
ミー配線を形成する工程と、絶縁膜上の全面に層間絶縁
膜を成膜する工程と、ストッパ膜が露出されるまで層間
絶縁膜を研磨法を用いて研磨する工程を含んでいる。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の実施例１を工程順に示す断面図であ
り、図２はその平面図である。先ず、図１（ａ）に示す
ように、シリコン基板１１上にＣＶＤ法によりシリコン
酸化膜等の絶縁膜１２を成膜し、その上にアルミニウム
系合金１３をスパッタ法にて０．５μｍの厚さに成膜す
る。そして、通常のリソグラフィ工程及びエッチング工
程を用いてアルミニウム系合金１３をパターニングし所
要パターンの配線１３Ａを形成する。その際、本発明に
おいては前記配線のみならず、配線間のスペースにダミ
ー配線１３Ｂを同時にパターニングする。
る。図１は本発明の実施例１を工程順に示す断面図であ
り、図２はその平面図である。先ず、図１（ａ）に示す
ように、シリコン基板１１上にＣＶＤ法によりシリコン
酸化膜等の絶縁膜１２を成膜し、その上にアルミニウム
系合金１３をスパッタ法にて０．５μｍの厚さに成膜す
る。そして、通常のリソグラフィ工程及びエッチング工
程を用いてアルミニウム系合金１３をパターニングし所
要パターンの配線１３Ａを形成する。その際、本発明に
おいては前記配線のみならず、配線間のスペースにダミ
ー配線１３Ｂを同時にパターニングする。
【０００９】このダミー配線１３Ｂは配線の間隔が所定
寸法以上離れている場合には、必ずその間のスペースに
配置する。この実施例では、配線の間隔が２μｍ以上離
れている場合に、両配線の中間位置で、かつ配線１３Ａ
とダミー配線１３Ｂとの間隔が０．５μｍ〜１μｍ程度
となるように形成する。また、このダミー配線１３Ｂと
配線１３Ａとの間に寄生容量が生じないように、図２に
その平面パターン配置を示すようにダミー配線１３Ｂを
島状に形成する。配線間のスペースが配線に沿って長い
場合には、複数個のダミー配線１３Ｂをその長さ方向に
沿って離間配置しており、この場合にはダミー配線１３
Ｂの相互の間隔も前記寸法となるように形成する。
寸法以上離れている場合には、必ずその間のスペースに
配置する。この実施例では、配線の間隔が２μｍ以上離
れている場合に、両配線の中間位置で、かつ配線１３Ａ
とダミー配線１３Ｂとの間隔が０．５μｍ〜１μｍ程度
となるように形成する。また、このダミー配線１３Ｂと
配線１３Ａとの間に寄生容量が生じないように、図２に
その平面パターン配置を示すようにダミー配線１３Ｂを
島状に形成する。配線間のスペースが配線に沿って長い
場合には、複数個のダミー配線１３Ｂをその長さ方向に
沿って離間配置しており、この場合にはダミー配線１３
Ｂの相互の間隔も前記寸法となるように形成する。
【００１０】その後、図１（ｂ）のように、ＣＶＤ法を
用いて全面にストッパ膜としてプラズマ窒化膜１４を
０．１μｍの厚さに成膜する。更に、その上にＣＶＤ法
を用いてシリコン酸化膜等の層間絶縁膜１５を２μｍの
厚さに成膜する。しかる上で、図１（ｃ）のように、Ｃ
ＭＰ法を用いてプラズマ窒化膜１４が露出されるまで層
間絶縁膜１５を研磨する。このとき、ダミー配線１３Ｂ
を設けることによってその上面に設けたプラズマ窒化膜
１４の面積が増大されるため、ＣＭＰ法を用いた研磨に
おけるストッパ機能が十分に発揮され、ストッパ時点が
明確なものとなる。したがって、配線１３Ａが存在しな
い領域での層間絶縁膜１５のエッチングが進行されるこ
とが防止され、また、プラズマ窒化膜１４が研磨されて
その下層の配線１３Ａやダミー配線１３Ｂが研磨される
ことも防止される。これにより、層間絶縁膜１５を配線
１３Ａ及びダミー配線１３Ｂと均一な厚さに研磨するこ
とが可能となり、多層配線構造におけるグローバルな完
全平坦化が達成される。
用いて全面にストッパ膜としてプラズマ窒化膜１４を
０．１μｍの厚さに成膜する。更に、その上にＣＶＤ法
を用いてシリコン酸化膜等の層間絶縁膜１５を２μｍの
厚さに成膜する。しかる上で、図１（ｃ）のように、Ｃ
ＭＰ法を用いてプラズマ窒化膜１４が露出されるまで層
間絶縁膜１５を研磨する。このとき、ダミー配線１３Ｂ
を設けることによってその上面に設けたプラズマ窒化膜
１４の面積が増大されるため、ＣＭＰ法を用いた研磨に
おけるストッパ機能が十分に発揮され、ストッパ時点が
明確なものとなる。したがって、配線１３Ａが存在しな
い領域での層間絶縁膜１５のエッチングが進行されるこ
とが防止され、また、プラズマ窒化膜１４が研磨されて
その下層の配線１３Ａやダミー配線１３Ｂが研磨される
ことも防止される。これにより、層間絶縁膜１５を配線
１３Ａ及びダミー配線１３Ｂと均一な厚さに研磨するこ
とが可能となり、多層配線構造におけるグローバルな完
全平坦化が達成される。
【００１１】図３は本発明の実施例２を製造工程順に示
す断面図である。先ず、図３（ａ）のように、シリコン
基板２１上にシリコン酸化膜等の絶縁膜２２をＣＶＤ法
を用いて成膜し、その上にアルミニウム系合金２３をス
パッタ法にて０．５μｍの厚さに成膜する。更に、その
上にプラズマ窒化膜２４をＣＶＤ法で０．１μｍの厚さ
に成膜する。そして、常法のリソグラフィ工程及びエッ
チング工程を用いて前記プラズマ窒化膜２４とアルミニ
ウム系合金２３を所要パターンにエッチングし、配線２
３Ａとダミー配線２３Ｂを形成する。このとき、最初に
図外のフォトレジストをマスクにしてプラズマ窒化膜２
４をパターニングし、次いでパターニングされたプラズ
マ窒化膜２４をマスクにしてアルミニウム系合金２３を
パターニングし、配線２３Ａを形成する。その際、配線
２３Ａのみならずダミー配線２３Ｂも同時にパターニン
グする。
す断面図である。先ず、図３（ａ）のように、シリコン
基板２１上にシリコン酸化膜等の絶縁膜２２をＣＶＤ法
を用いて成膜し、その上にアルミニウム系合金２３をス
パッタ法にて０．５μｍの厚さに成膜する。更に、その
上にプラズマ窒化膜２４をＣＶＤ法で０．１μｍの厚さ
に成膜する。そして、常法のリソグラフィ工程及びエッ
チング工程を用いて前記プラズマ窒化膜２４とアルミニ
ウム系合金２３を所要パターンにエッチングし、配線２
３Ａとダミー配線２３Ｂを形成する。このとき、最初に
図外のフォトレジストをマスクにしてプラズマ窒化膜２
４をパターニングし、次いでパターニングされたプラズ
マ窒化膜２４をマスクにしてアルミニウム系合金２３を
パターニングし、配線２３Ａを形成する。その際、配線
２３Ａのみならずダミー配線２３Ｂも同時にパターニン
グする。
【００１２】このダミー配線２３Ｂは実施例１と同様で
あり、配線２３Ａの間隔が２μｍ以上離れている所には
必ず配置し、この実施例では配線２３Ａとダミー配線２
３Ｂの間隔が１μｍ程度になるようにする。また、この
ダミー配線２３Ｂは島状に形成し、配線２３Ａにおける
寄生容量を防止し、かつダミー配線２３Ｂの相互間隔も
１μｍ程度になるようにする。その上で、図３（ｂ）の
ように、ＣＶＤ法を用いてシリコン酸化膜等の層間絶縁
膜２５を全面に２μｍの厚さに成膜する。しかる上で、
図３（ｃ）のように、ＣＭＰ法を用いて層間絶縁膜２５
をプラズマ窒化膜２４が露出するまで研磨する。
あり、配線２３Ａの間隔が２μｍ以上離れている所には
必ず配置し、この実施例では配線２３Ａとダミー配線２
３Ｂの間隔が１μｍ程度になるようにする。また、この
ダミー配線２３Ｂは島状に形成し、配線２３Ａにおける
寄生容量を防止し、かつダミー配線２３Ｂの相互間隔も
１μｍ程度になるようにする。その上で、図３（ｂ）の
ように、ＣＶＤ法を用いてシリコン酸化膜等の層間絶縁
膜２５を全面に２μｍの厚さに成膜する。しかる上で、
図３（ｃ）のように、ＣＭＰ法を用いて層間絶縁膜２５
をプラズマ窒化膜２４が露出するまで研磨する。
【００１３】この実施例２においても、配線２３Ａ間の
間隔が大きな領域にダミー配線２３Ｂを設けることによ
ってその上面に設けたプラズマ窒化膜２４の密度が高め
られるため、ＣＭＰ法を用いた研磨におけるストッパ機
能が十分に発揮され、ストッパ時点が明確なものとな
り、配線２３Ａが存在しない領域での層間絶縁膜２５の
エッチングが進行されることが防止され、また、プラズ
マ窒化膜２４が研磨されてその下層の配線２３Ａやダミ
ー配線２３Ｂが研磨されることも防止される。
間隔が大きな領域にダミー配線２３Ｂを設けることによ
ってその上面に設けたプラズマ窒化膜２４の密度が高め
られるため、ＣＭＰ法を用いた研磨におけるストッパ機
能が十分に発揮され、ストッパ時点が明確なものとな
り、配線２３Ａが存在しない領域での層間絶縁膜２５の
エッチングが進行されることが防止され、また、プラズ
マ窒化膜２４が研磨されてその下層の配線２３Ａやダミ
ー配線２３Ｂが研磨されることも防止される。
【００１４】また、この実施例２では、配線２３Ａの側
面に比誘電率の高いプラズマ窒化膜２４が存在していな
いため、配線間容量を低減することが可能となる。更
に、配線をパターニングするに際しては、フォトレジス
トとプラズマ窒化膜、プラズマ窒化膜とアルミニウム系
合金のエッチング選択比が取れることから、最初に薄い
フォトレジストをマスクにしてプラズマ窒化膜２４をパ
ターニングし、次いでこのプラズマ窒化膜２４をハード
マスクとしてアルミニウム系合金２３をパターニングす
ることが可能となり、結果としてフォトレジストに薄膜
のものが利用でき、微細な配線パターンの形成が可能と
なる。因に、フォトレジストの膜厚が厚いと解像度の高
いマスクパターンを得ることが難しく、微細な配線パタ
ーンを得ることは困難である。
面に比誘電率の高いプラズマ窒化膜２４が存在していな
いため、配線間容量を低減することが可能となる。更
に、配線をパターニングするに際しては、フォトレジス
トとプラズマ窒化膜、プラズマ窒化膜とアルミニウム系
合金のエッチング選択比が取れることから、最初に薄い
フォトレジストをマスクにしてプラズマ窒化膜２４をパ
ターニングし、次いでこのプラズマ窒化膜２４をハード
マスクとしてアルミニウム系合金２３をパターニングす
ることが可能となり、結果としてフォトレジストに薄膜
のものが利用でき、微細な配線パターンの形成が可能と
なる。因に、フォトレジストの膜厚が厚いと解像度の高
いマスクパターンを得ることが難しく、微細な配線パタ
ーンを得ることは困難である。
【００１５】ここで、前記実施例ではアルミニウム系合
金で配線を形成した例を示しているが、多結晶シリコン
やその他の金属で配線を形成する場合でも本発明を同様
に適用することができる。また、ストッパ膜としてのプ
ラズマ窒化膜は、配線の材質や層間絶縁膜の材質によっ
て適宜のものが選択できる。更に、ダミー配線を配置す
る必要がある配線間の間隔は、配線の膜厚やストッパ膜
の膜厚やその材質等によって適切に設定することが好ま
しい。
金で配線を形成した例を示しているが、多結晶シリコン
やその他の金属で配線を形成する場合でも本発明を同様
に適用することができる。また、ストッパ膜としてのプ
ラズマ窒化膜は、配線の材質や層間絶縁膜の材質によっ
て適宜のものが選択できる。更に、ダミー配線を配置す
る必要がある配線間の間隔は、配線の膜厚やストッパ膜
の膜厚やその材質等によって適切に設定することが好ま
しい。
【００１６】
【発明の効果】以上説明したように本発明は、所要パタ
ーンに形成された配線間にダミー配線を設け、これら配
線及びダミー配線の少なくとも上面にストッパ膜を、ま
た両者の間に層間絶縁膜をそれぞれ形成し、ストッパ膜
の研磨レートが層間絶縁膜の研磨レートに比較して大き
い構成としているので、層間絶縁膜の研磨に際してはス
トッパ膜により終点が検出でき、平坦な層間絶縁膜を形
成できる。また、ストッパ膜を配線及びダミー配線の上
面にのみ形成することにより、配線間の容量を低減する
ことができる。
ーンに形成された配線間にダミー配線を設け、これら配
線及びダミー配線の少なくとも上面にストッパ膜を、ま
た両者の間に層間絶縁膜をそれぞれ形成し、ストッパ膜
の研磨レートが層間絶縁膜の研磨レートに比較して大き
い構成としているので、層間絶縁膜の研磨に際してはス
トッパ膜により終点が検出でき、平坦な層間絶縁膜を形
成できる。また、ストッパ膜を配線及びダミー配線の上
面にのみ形成することにより、配線間の容量を低減する
ことができる。
【００１７】また、本発明の製造方法は、配線材料をパ
ターニングして配線とダミー配線を形成した後、配線及
びダミー配線の少なくとも上面にストッパ膜を成膜し、
かつ層間絶縁膜を成膜し、その後ストッパ膜が露出され
るまで層間絶縁膜を研磨法を用いて研磨するため、ダミ
ー配線の面積に相当するだけストッパ膜の面積を増大
し、ストッパ膜の機能を高め、層間絶縁膜や配線におけ
る過度の研磨を防止して平坦な配線構造を製造すること
が可能となる。また、配線材料にストッパ膜を形成した
上で、これらを所要パターンに形成し、層間絶縁膜を成
膜してこれを研磨することにより、配線やダミー配線の
パターニングに際してはストッパ膜をハードマスクとし
て利用でき、パターニングで使用されるフォトレジスト
の膜厚を低減でき、微細パターンの形成が可能になると
いう効果もある。
ターニングして配線とダミー配線を形成した後、配線及
びダミー配線の少なくとも上面にストッパ膜を成膜し、
かつ層間絶縁膜を成膜し、その後ストッパ膜が露出され
るまで層間絶縁膜を研磨法を用いて研磨するため、ダミ
ー配線の面積に相当するだけストッパ膜の面積を増大
し、ストッパ膜の機能を高め、層間絶縁膜や配線におけ
る過度の研磨を防止して平坦な配線構造を製造すること
が可能となる。また、配線材料にストッパ膜を形成した
上で、これらを所要パターンに形成し、層間絶縁膜を成
膜してこれを研磨することにより、配線やダミー配線の
パターニングに際してはストッパ膜をハードマスクとし
て利用でき、パターニングで使用されるフォトレジスト
の膜厚を低減でき、微細パターンの形成が可能になると
いう効果もある。
【図１】本発明の実施例１を製造工程順に示す断面図で
ある。
ある。
【図２】実施例１の平面配置図である。
【図３】本発明の実施例２を製造工程順に示す断面図で
ある。
ある。
【図４】従来のＣＭＰ法による製造方法の一例を工程順
に示す断面図である。
に示す断面図である。
【図５】従来の製造方法の問題点を説明するための断面
図である。
図である。
【図６】従来の製造方法の他の問題点を説明するための
断面図である。
断面図である。
１１，２１ シリコン基板 １３，２３ アルミニウム系合金 １３Ａ，２３Ａ 配線 １３Ｂ，２３Ｂ ダミー配線 １４，２４ プラズマ窒化膜 １５，２５ 層間絶縁膜
Claims (4)
- 【請求項１】 絶縁膜上に所要パターンに形成された配
線と、これら配線間の領域の前記絶縁膜上に前記配線と
同一材料で形成されたダミー配線と、前記配線及びダミ
ー配線の少なくとも上面に形成されたストッパ膜と、前
記配線とダミー配線との間の領域の前記絶縁膜上に形成
された前記配線及びダミー配線と略等しい厚さの層間絶
縁膜とで構成され、前記ストッパ膜の研磨レートは前記
層間絶縁膜の研磨レートに比較して大きいことを特徴と
する半導体装置。 - 【請求項２】 ストッパ膜は配線及びダミー配線の上面
にのみ形成されてなる請求項１の半導体装置。 - 【請求項３】 絶縁膜上に配線材料を成膜する工程と、
この配線材料をパターニングして配線とダミー配線を形
成する工程と、前記配線及びダミー配線を含む基板全面
にストッパ膜を成膜する工程と、前記ストッパ膜上に層
間絶縁膜を成膜する工程と、前記ストッパ膜が露出され
るまで前記層間絶縁膜を研磨法を用いて研磨する工程を
含むことを特徴とする半導体装置の製造方法。 - 【請求項４】 絶縁膜上に配線材料を成膜する工程と、
この配線材料の上にストッパ膜を成膜する工程と、前記
ストッパ膜と配線材料をパターニングして配線とダミー
配線を形成する工程と、前記絶縁膜上の全面に層間絶縁
膜を成膜する工程と、前記ストッパ膜が露出されるまで
前記層間絶縁膜を研磨法を用いて研磨する工程を含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5237269A JP2555947B2 (ja) | 1993-08-31 | 1993-08-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5237269A JP2555947B2 (ja) | 1993-08-31 | 1993-08-31 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774175A JPH0774175A (ja) | 1995-03-17 |
| JP2555947B2 true JP2555947B2 (ja) | 1996-11-20 |
Family
ID=17012897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5237269A Expired - Lifetime JP2555947B2 (ja) | 1993-08-31 | 1993-08-31 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2555947B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3638778B2 (ja) | 1997-03-31 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| JP2001077543A (ja) | 1999-09-03 | 2001-03-23 | Fujitsu Ltd | 多層配線基板 |
| JP4703807B2 (ja) | 1999-11-29 | 2011-06-15 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP4307664B2 (ja) | 1999-12-03 | 2009-08-05 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3650035B2 (ja) * | 2001-02-22 | 2005-05-18 | シャープ株式会社 | 半導体装置の製造方法 |
| JP3454259B2 (ja) * | 2001-09-07 | 2003-10-06 | セイコーエプソン株式会社 | マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法 |
| KR100448911B1 (ko) * | 2002-09-04 | 2004-09-16 | 삼성전자주식회사 | 더미 패턴을 갖는 비휘발성 기억소자 |
| JP3778195B2 (ja) | 2003-03-13 | 2006-05-24 | セイコーエプソン株式会社 | 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器 |
| JP3783707B2 (ja) | 2003-03-19 | 2006-06-07 | セイコーエプソン株式会社 | 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器 |
| JP2005303089A (ja) * | 2004-04-13 | 2005-10-27 | Nec Electronics Corp | 半導体装置 |
| KR100669851B1 (ko) | 2005-07-12 | 2007-01-16 | 삼성전자주식회사 | 상변화 메모리 장치의 제조 방법 |
| JP5134193B2 (ja) * | 2005-07-15 | 2013-01-30 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP5545824B2 (ja) * | 2010-03-17 | 2014-07-09 | 株式会社ジャパンディスプレイ | 反射型液晶表示装置及び電子機器 |
| JP6384277B2 (ja) * | 2014-11-11 | 2018-09-05 | 富士通株式会社 | 半導体装置の製造方法 |
-
1993
- 1993-08-31 JP JP5237269A patent/JP2555947B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0774175A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2702398B2 (ja) | 半導体構造物上に平坦な表面を形成する方法 | |
| JP3743120B2 (ja) | 露光用マスクのマスクパターン設計方法、並びに半導体集積回路の作製方法 | |
| US5923993A (en) | Method for fabricating dishing free shallow isolation trenches | |
| JP2555947B2 (ja) | 半導体装置及びその製造方法 | |
| JP2560625B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0745616A (ja) | 半導体装置の製造方法 | |
| JP2001313293A (ja) | 半導体装置 | |
| JP3163719B2 (ja) | ポリッシュ工程を備えた半導体装置の製造方法 | |
| JPH07249626A (ja) | 半導体装置の製造方法 | |
| US6025270A (en) | Planarization process using tailored etchback and CMP | |
| JP3946880B2 (ja) | 半導体装置のコンタクトプラグ形成方法 | |
| JP3302142B2 (ja) | 半導体装置の製造方法 | |
| JPH11150114A (ja) | 半導体装置及びその製造方法 | |
| US7030019B2 (en) | Semiconductor device fabrication method | |
| JP2003347406A (ja) | 電子装置の設計方法および製造方法 | |
| JPH0766200A (ja) | 半導体装置の製造方法 | |
| US6017815A (en) | Method of fabricating a border-less via | |
| JP2006202968A (ja) | 半導体装置の製造方法 | |
| JP3311486B2 (ja) | 集積回路平坦化方法 | |
| US6146989A (en) | Method of fabricating semiconductor device with cavity interposed between wirings | |
| JP3116879B2 (ja) | 半導体装置の製造方法 | |
| JP3299486B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07221179A (ja) | 半導体装置の製造方法 | |
| JPH11135758A (ja) | 平坦化を改善するための半導体装置製造方法 | |
| JPH10125637A (ja) | 半導体装置の製造方法 |