JP6384277B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6384277B2
JP6384277B2 JP2014228611A JP2014228611A JP6384277B2 JP 6384277 B2 JP6384277 B2 JP 6384277B2 JP 2014228611 A JP2014228611 A JP 2014228611A JP 2014228611 A JP2014228611 A JP 2014228611A JP 6384277 B2 JP6384277 B2 JP 6384277B2
Authority
JP
Japan
Prior art keywords
stopper
protective material
wafer
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014228611A
Other languages
English (en)
Other versions
JP2016092343A (ja
Inventor
遼 菊池
遼 菊池
今泉 延弘
延弘 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014228611A priority Critical patent/JP6384277B2/ja
Publication of JP2016092343A publication Critical patent/JP2016092343A/ja
Application granted granted Critical
Publication of JP6384277B2 publication Critical patent/JP6384277B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、半導体装置の製造方法に関し、ウエハを研削する工程を含む半導体装置の製造方法に関する。
半導体装置の製造方法においては、シリコンウエハや化合物半導体ウエハを薄膜化するために、ウエハの下面を研削する工程がある。ウエハの下面を研削するときに、ウエハの上面を保護するために、ウエハの上面に保護テープや塗布材などの保護材を形成する。ウエハの下面を研削する前に、保護材の上面を平坦化することが知られている(例えば特許文献1および2)。
特開2002−102717号公報 特開2013−21027号公報
しかしながら、保護材を平坦化するときに、保護材の上面の平坦性が悪く凹凸が形成されることがある。保護材の上面に凹凸が形成された状態でウエハの下面を研削すると、ウエハの下面に凹凸が形成されてしまう。
本半導体装置の製造方法は、ウエハの下面の凹凸を抑制することを目的とする。
チップとなる複数のチップ領域が行列状に配列されたウエハの上面にストッパを形成する工程と、前記ウエハの前記上面に形成された突起電極および前記ストッパを覆うように前記ウエハの前記上面に保護材を形成する工程と、前記ストッパにより平坦化が停止するように、前記保護材の上面をCMP装置、研磨装置または研削装置を用い平坦化する工程と、平坦化した前記保護材の上面を基準に、前記ウエハの下面を研削する工程と、を含み、前記突起電極は、前記複数のチップ領域のそれぞれの中央領域に形成され、前記チップ領域のそれぞれの周辺領域に形成されておらず、前記ストッパを形成する工程は、前記複数のチップ領域それぞれの前記周辺領域に前記ストッパを形成する工程を含むことを特徴とする半導体装置の製造方法を用いる。
本半導体装置の製造方法によれば、ウエハの下面の凹凸を抑制することができる。
図1(a)から図1(c)は、比較例1に係る半導体装置の製造方法を示す断面図である。 図2(a)から図2(d)は、実施例1に係る半導体装置の製造方法を示す断面図(その1)である。 図3(a)から図3(c)は、実施例1に係る半導体装置の製造方法を示す断面図(その2)である。 図4(a)から図4(c)は、実施例2に係る半導体装置の製造方法を示す断面図(その1)である。 図5(a)から図5(c)は、実施例2に係る半導体装置の製造方法を示す断面図(その2)である。 図6(a)から図6(c)は、実施例2に係る半導体装置の製造方法を示す断面図(その3)である。 図7(a)および図7(b)は、実施例2におけるウエハの平面図である。 図8(a)から図8(c)は、実施例3におけるチップ領域の平面図(その1)である。 図9(a)から図9(c)は、実施例3におけるチップ領域の平面図(その2)である。 図10(a)および図10(b)は、比較例2に係る半導体装置の製造方法を示す断面図である。 図11(a)および図11(b)は、実施例4に係る半導体装置の製造方法を示す断面図である。 図12(a)は、実施例4の変形例1におけるストッパ付近の断面図、図12(b)は、チップ領域の平面図である。 図13は、実施例4の変形例2におけるストッパ付近の断面図である。 図14(a)は、実施例4の変形例3におけるストッパ付近の断面図、図14(b)および図14(c)は、それぞれ図14(a)のA−A水平断面図およびB−B水平断面図である。 図15(a)は、実施例4の変形例4におけるストッパ付近の断面図、図15(b)は平面図である。 図16(a)から図16(c)は、実施例5に係る半導体装置の製造方法を示す断面図(その1)である。 図17(a)から図17(c)は、実施例5に係る半導体装置の製造方法を示す断面図(その2)である。 図18(a)から図18(d)は、実施例6に係る半導体装置の製造方法を示す断面図である。
まず、比較例1について説明する。図1(a)から図1(c)は、比較例1に係る半導体装置の製造方法を示す断面図である。図1(a)に示すように、上面11と下面12を有する半導体ウエハ10を準備する。ウエハ10の上面11には突起電極18が形成されている。図1(b)に示すように、ウエハ10の上面11にウエハ10を保護するための保護材30を形成する。保護材30はテープの貼り付けまたは塗布により形成する。このとき、突起電極18が密な領域では保護材30が厚くなり、突起電極18が疎な領域では、保護材30が薄くなる。これにより、保護材30の上面31に凹凸が形成される。そこで、保護材30の上面31を平坦化することが考えられる。しかしながら、保護材30の上面31を平坦化しても上面31の凹凸は十分には抑制されない。これは、平坦化のときに、保護材30に上下方向に圧力が加わると、突起電極18の疎な領域で保護材30が薄くなってしまうためである。図1(c)に示すように、この状態でウエハ10の下面12を研削すると、下面12に保護材30の上面31の凹凸に対応する凹凸が形成されてしまう。
以下、比較例1のようなウエハ10の下面12の凹凸を抑制する実施例について説明する。
図2(a)から図3(c)は、実施例1に係る半導体装置の製造方法を示す断面図である。比較例1の図1(a)と同様に、ウエハ10の上面11に突起電極18が形成されている。ウエハ10は、例えばシリコン基板または化合物半導体基板である。ウエハ10の大きさは、例えば8インチまたは300mmである。ウエハ10の厚さは、例えば数100μmから数mmである。ウエハ10の上面11には、トランジスタと配線等により回路が形成されている。突起電極18は、例えば半田バンプまたは銅ピラー等の金属層である。突起電極18の高さおよび平面視の大きさは例えば10μmから100μmである。図2(a)に示すように、ウエハ10の上面11にストッパ20を形成する。ストッパ20は、例えば突起電極18の密度の低いところに形成する。ストッパ20は、保護材30より硬度が大きい材料である。ストッパ20は、例えばタングステン層、モリブデン層、チタン層、ニッケル層、銅層、銀層、金層、半田層またはこれら金属の合金層等の金属層である。ストッパ20は、酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等の絶縁層でもよい。
図2(b)に示すように、ウエハ10の上面11に突起電極18およびストッパ20を覆うように保護材30を形成する。保護材30は、例えばバックグラインダ用の保護テープであり、例えば樹脂テープである。保護材30は、樹脂を塗布することにより形成してもよい。保護材30の上面31には凹凸が形成される。しかしながら、突起電極18が疎な領域にストッパ20が形成されているため、上面31の凹凸は、比較例1より小さくなる。
図2(c)に示すように、保護材30の上面31を平坦化する。上面31の平坦化には、例えばCMP(Chemical Mechanical Polishing)装置、研磨装置または研削装置等の平坦化装置を用いる。ウエハ10の下面12を平坦化装置の定盤62上に固定する。保護材30の上面31に研磨パッドまたは研削砥石等の平坦化部材60に押し当て、保護材30の上面31を研磨または研削する。上述の平坦化装置では、保護材30の上下に加わる圧力を検知し、この圧力が一定値以上となると、平坦化を停止させることができる。例えばストッパ20の硬度が保護材30の硬度より大きい場合、保護材30の上面31からストッパ20が露出すると、保護材30に加わる圧力が増加する。この圧力を検知して平坦化を停止する。特許文献1のように板状部材を保護材30に押し当てることにより、保護材30の上面31を平坦化してもよい。
図2(d)に示すように、ウエハ10を平坦化装置から取り出す。平坦化をストッパ20により停止させるため、突起電極18の粗密によらず、保護材30の上面31の凹凸を抑制できる。
図3(a)に示すように、ウエハ10の下面12を研削する。保護材30の上面31が研削装置の定盤66の下面に接するようにウエハ10を定盤66上に固定する。ウエハ10の下面12に研削砥石64を押し当て、ウエハ10の下面12を研削する。ウエハ10の下面12の研削は保護材30の上面31を基準に行なわれる。すなわち、保護材30の上面31とウエハ10の下面12は対応した凹凸状態となる。保護材30の上面31の凹凸が抑制されているため、ウエハ10の下面12の凹凸も抑制される。
図3(b)に示すように、ウエハ10を研削装置から取り出す。ウエハ10が薄膜化されている。ウエハ10の厚さは、例えば数10μmから100μmである。図3(c)のように、保護材30を剥離する。その後、ウエハ10を個片化し、半導体チップが形成される。
実施例1によれば、図2(a)のように、ウエハ10の上面11にストッパ20を形成する。図2(b)のように、ウエハ10の上面11に形成された突起電極18およびストッパ20を覆うようにウエハ10の上面11に保護材30を形成する。図2(c)のように、ストッパ20により平坦化が停止するように、保護材30の上面31を平坦化する。図3(a)のように、平坦化した保護材30の上面31を基準に、ウエハ10の下面12を研削する。ストッパ20により、保護材30を形成したときの保護材30の上面31の凹凸を抑制する。さらに、ストッパ20により、保護材30の上面31の平坦化を停止させているため、突起電極18の粗密によらず、保護材30の上面31の凹凸が抑制される。よって、ウエハ10の下面12の凹凸が抑制される。
図2(a)のように、ストッパ20を形成するときは、ストッパ20を突起電極18より高くなるように形成する。これにより、保護材30の平坦化のときに突起電極18の上部が保護材30から露出することを抑制できる。
図2(c)のように、ストッパ20が保護材30から露出することにより保護膜30の上面31の平坦化が停止する。これにより、上面31をより平坦化できる。
ストッパ20の硬度は、保護材30の硬度より大きい。これにより、保護材30の平坦化のときに、保護材30に上下方向に圧力が加わっても、保護材30の上面の凹凸を抑制できる。また、保護材30に上下方向に加わる圧力を検知することで、保護材30の上面31の平坦化をストッパ20が露出した時点で停止できる。例えば、研磨屑内の成分により平坦化を停止させる場合、ストッパ20の材料が保護材30と異なっていれば、ストッパ20の硬度は保護材30以下でもよい。
図4(a)から図6(c)は、実施例2に係る半導体装置の製造方法を示す断面図である。図4(a)に示すように、ウエハ10の上面11にパッド14が形成され、パッド14上に下地層16および突起電極18が形成されている。パッド14は絶縁膜13により保護されている。パッド14は、銅層またはアルミニウム層等の金属層であり、ウエハ10内に形成された回路と電気的に接続されている。パッド14の厚さは例えば数100nmから数μmであり、パッド14は例えば突起電極18より平面視における面積が少し大きい。下地層16は、突起電極18とパッド14との密着性を向上させ、および/または突起電極18中の金属原子のウエハ10への拡散を抑制する。下地層16は、例えばニッケル、チタンまたはタンタル等の金属層である。下地層16の厚さは例えば100nmから数μmである。突起電極18は、例えばSn−AgもしくはSn−Ag−Cn等の半田バンプである。突起電極18の高さおよび大きさは例えば10μmから100μmである。絶縁膜13は、例えばポリイミド樹脂またはフェノール系樹脂等の樹脂膜である。絶縁膜13の厚さは、パッド14を覆う程度であり、例えば数μmである。
図4(b)に示すように、ウエハ10の上面11に突起電極18を覆うように、フォトレジスト50を塗布する。図4(c)に示すように、フォトレジスト50を露光および現像することにより、フォトレジスト50に開口52を形成する。
図5(a)に示すように、開口52内にストッパ20を形成する。ストッパ20の高さは、例えば突起電極18より高くする。ストッパ20は、例えばニッケル層、銅層、銀層または銀層等の金属層である。ストッパ20の平面視における面積は、突起電極18と同程度か大きい。ストッパ20は、例えばめっき法を用い形成する。図5(b)に示すように、フォトレジスト50を剥離する。図5(c)に示すように、ウエハ10の上面11に保護材30を形成する。保護材30は、例えば、樹脂テープを貼り付けることにより形成する。
図6(a)に示すように、実施例1の図2(c)および図2(d)と同様に、保護材30の上面31を平坦化する。図6(b)に示すように、実施例1の図3(a)および図3(b)と同様に、ウエハ10の下面12を研削することによりウエハ10を薄膜化する。図6(c)に示すように、実施例1の図3(c)と同様に、保護材30を剥離する。
図7(a)および図7(b)は、実施例2におけるウエハの平面図である。図7(a)に示すように、ウエハ10には、複数のチップ領域34が行列状に配列している。チップ領域34は切断されることによりそれぞれチップとなる領域である。チップ領域34の大きさは、例えば数mmから数10mmである。
図7(b)に示すように、チップ領域34内には突起電極18がアレイ状に複数形成された突起電極領域36が形成されている。突起電極領域36は、チップ領域34の中央領域に位置している。ストッパ20は、突起電極領域36外のチップ領域34の周辺領域に形成されている。
実施例2によれば、図7(b)のように、複数のチップ領域34にそれぞれストッパ20を形成する。これにより、ウエハ10内にストッパ20が等間隔で複数形成される。ストッパ20により突起電極18の粗密が緩和されるため、図5(c)のようにウエハ10の上面11に保護材30を形成したときに、保護材30の上面31の凹凸を抑制できる。また、ストッパ20がウエハ10上に均一に形成されるため、図6(a)のように保護材30の上面31を平坦化するときに、保護材30の上面31の凹凸をより抑制できる。よって、図6(c)のように、ウエハ10の下面12を研削したときに、ウエハ10の下面12の凹凸をより抑制できる。
図7(b)のように、ストッパ20を突起電極18が形成されていない突起電極領域36外に形成する。これにより、ストッパ20により突起電極18の粗密が緩和される。ストッパ20は、チップ領域34内に1つ形成されていてもよいが、2以上形成されていてもよい。
実施例3は、ストッパ20の形状および配置を変える例である。図8(a)から図9(c)は、実施例3におけるチップ領域の平面図である。ストッパ20の形状および配置以外の構成は実施例2と同じであり説明を省略する。図8(a)に示すように、ストッパ20は、チップ領域34の辺に沿った直線状でもよい。これにより、保護材30の上面31の凹凸をより抑制できる。ストッパ20は、チップ領域34の2辺以上にそれぞれ沿って形成されていてもよい。チップ領域34内にストッパ20を2本形成する場合は、チップ領域34内の交差する2辺にそれぞれ沿って形成されることが好ましい。2本のストッパ20を対向する2辺に沿って形成すると、隣接するチップ領域34のストッパ20が近接するためである。
図8(b)に示すように、ストッパ20は、チップ領域34のコーナーに設けられたL字形状であってもよい。ストッパ20は、チップ領域34の2コーナー以上にそれぞれ形成されていてもよい。これにより、保護材30の上面31の凹凸をより抑制できる。図8(c)に示すように、ストッパ20は、チップ領域34の外周に沿って設けられた枠状であってもよい。図8(a)から図8(c)に示したストッパ20を用いることで、保護材30の上面31の凹凸をより抑制できる。これにより、保護材30の上面31の凹凸をより抑制できる。
図9(a)および図9(b)に示すように、突起電極領域36は、環状であり、チップ領域34の中央領域に設けられていない。ストッパ20aおよび20bは、突起電極領域36の設けられていない中央領域に形成されている。図9(a)では、ストッパ20aは、チップ領域34の周辺に設けられたストッパ20と同じ大きさである。図9(b)では、ストッパ20bは、チップ領域34の周辺に設けられたストッパ20より大きい。図9(a)および図9(b)のように、突起電極18がチップ領域34の中央領域には形成されていないとき、ストッパは,チップ領域34の周辺と中央領域に形成されていることが好ましい。これにより、保護材30の上面31の凹凸をより抑制できる。
図9(c)に示すように、突起電極領域36はチップ領域34において偏って形成されている。ストッパ20は、突起電極18が偏って形成された周辺に形成され、ストッパ20cは、突起電極18が偏って形成されたことにより突起電極18が形成されなくなった領域に形成されている。これにより、保護材30の上面31の凹凸をより抑制できる。
図9(b)および図9(c)のように、突起電極領域36が設けられていない領域が大きい場合は、チップ領域34の周辺に形成されたストッパ20より平面における面積が大きいストッパ20bおよび20cを形成することが好ましい。これにより、保護材30の上面31の凹凸をより抑制できる。
実施例3のように、ストッパ20の位置および平面形状は任意に設定できる。
図10(a)および図10(b)は、比較例2に係る半導体装置の製造方法を示す断面図である。図10(a)に示すように、ウエハ10の上面11に保護材30を形成したときに、ストッパ20の近傍で保護材30が厚くなり、ストッパ20から離れた領域で保護材30が薄くなることがある。このように、保護材30の上面31に凹部32が形成される。凹部32の底がストッパ20の上面より低くなることがある。図10(b)のように、保護材30の上面31を平坦化する。保護材30の上面31には凹部32が残存してしまう。
実施例4では、比較例2のような課題を解決する。
図11(a)および図11(b)は、実施例4に係る半導体装置の製造方法を示す断面図である。図11(a)に示すように、ストッパ20上に緩衝層21を形成する。緩衝層21は、ストッパ20より硬度が小さい材料である。例えば、ストッパ20が、タングステン層、モリブデン層、チタン層、またはニッケル層の場合、緩衝層21は、銅層、銀層または金層である。ストッパ20が銅層、銀層または金層の場合、緩衝層21は、錫層またはインジウム層である。ストッパ20の高さは、ウエハ10の上面11に保護材30を形成したときに、保護材30の上面31に形成された凹部32の底面より低くなるように設定する。保護材30は、緩衝層21を覆うように形成される。
図11(b)に示すように、保護材30の上面31を平坦化する。このとき、緩衝層21は、柔らかいため保護材30とともに研磨または研削される。よって、保護材30の上面31の凹凸をより抑制できる。その他の構成は実施例2と同じであり説明を省略する。
図12(a)は、実施例4の変形例1におけるストッパ付近の断面図、図12(b)は、チップ領域の平面図である。図12(a)に示すように、ストッパ20を形成するときに、ストッパ20の上面に加えストッパ20の側面に緩衝層21を形成する。図12(b)に示すように、保護材30の上面31を平坦化するときにストッパ20の上面に形成された緩衝層21が除去される。上から見ると、ストッパ20を囲むように緩衝層21が形成されている。ストッパ20と緩衝層21とで位置合わせマーク26を形成することができる。位置合わせマーク26は、例えば、チップを基板等に接合するときの位置合わせに用いることができる。緩衝層21は、ストッパ20を囲むように形成されていてもよいし、ストッパ20の側面の一部に形成されていてもよい。その他の構成は実施例4と同じであり説明を省略する。
図13は、実施例4の変形例2におけるストッパ付近の断面図である。図13に示すように、ストッパ20は水平方向の断面積の小さい上部23と上部23より断面積の大きい下部22とを備えていてもよい。
図14(a)は、実施例4の変形例3におけるストッパ付近の断面図、図14(b)および図14(c)は、それぞれ図14(a)のA−A水平断面図およびB−B水平断面図である。図14(a)から図14(c)に示すように、ストッパ20は、円錐または四角錐等の錐形状でもよい。また、ストッパ20は、円錐台または四角錐台等の錐台形状でもよい。
図15(a)は、実施例4の変形例4におけるストッパ付近の断面図、図15(b)は平面図である。図15(a)は、図15(b)のA−A断面図である。図15(a)および図15(b)に示すように、ストッパ20の上面に凹部24が形成されている。凹部24の平面形状はストッパ20の平面形状と相似形でもよいし、ストッパ20の平面形状とは異なっていてもよい。
実施例4の変形例2から4によれば、ストッパ20の水平方向の断面積が上面から下面にかけて大きくなるように、ストッパ20を形成する。保護材30に加わる圧力が一定値以上となると保護材30の平坦化を停止させる。ストッパ20の断面積が大きくなると、平坦化のときに、保護材30に上下に加わる圧力が大きくなる。このため、保護材30を平坦化するときに、保護材30から露出するストッパ20の面積が一定面積以上となったときに保護材30の平坦化を停止させることができる。平坦化を停止させる断面積の位置を図10(a)の凹部32の底より低くする。これにより、実施例4と同様に、保護材30の上面31の凹凸をより抑制できる。
ストッパ20の水平方向の断面積は、実施例4の変形例2および4のように上面から下面に不連続に変化してもよいし、実施例4の変形例3のように、上面から下面に連続的に変化してもよい。
図16(a)から図17(c)は、実施例5に係る半導体装置の製造方法を示す断面図である。図16(a)に示すように、ウエハ10上にパッド14および下地層16が形成されている。ストッパ20が形成される領域にもパッド14および下地層16が形成されている。図16(b)に示すように、ウエハ10上に開口52を有するフォトレジスト50を形成する。開口52は、ストッパ20用の下地層16上に形成される。図16(c)に示すように、開口52内にストッパ20を形成する。ストッパ20は例えばめっき法を用いて形成する。フォトレジスト50を除去する。
図17(a)に示すように、ウエハ10上に開口56を有するフォトレジスト54を形成する。開口56は、突起電極18用の下地層16上に形成される。図17(b)に示すように、開口56内に突起電極18を形成する。突起電極18は例えばめっき法を用いて形成する。フォトレジスト54を除去する。図17(c)に示すように、熱処理を行いウエットバックすることにより、突起電極18を球状とする。その他の構成は実施例2と同じであり説明を省略する。
実施例5によれば、ストッパ20と突起電極18とで同じ材料の下地層16を用いることができる。これにより、ストッパ20の密着強度が向上する。また、ストッパ20の材料のウエハ10への拡散を抑制できる。突起電極18はウエットバックしなくともよいが、突起電極18が半田層の場合はウエットバックすることが好ましい。突起電極18をウエットバックする場合、ストッパ20はウエットバックにより溶融しない材料であることが好ましい。
図18(a)から図18(d)は、実施例6に係る半導体装置の製造方法を示す断面図である。図18(a)に示すように、図16(a)に示したウエハ10上に開口52および56を有するフォトレジスト50を形成する。開口52および56は、それぞれストッパ20および突起電極18用の下地層16上に形成する。ストッパ20用の開口52は突起電極18用の開口56より大きい。図18(b)に示すように、開口52および56内にストッパ20および突起電極18を例えばめっき法を用い形成する。図18(c)に示すように、フォトレジスト50を除去する。ストッパ20および突起電極18の高さはほぼ同じとなる。図18(d)に示すように、熱処理することにより、ウエットバックする。ストッパ20は突起電極18の平面における面積が大きいため、ウエットバックすると、ストッパ20は突起電極18より高くなる。その他の構成は、実施例2と同じであり説明を省略する。
実施例6によれば、図18(b)のように、ウエハ10の上面11に突起電極18と、突起電極18より面積の大きい同じ高さのストッパ20と、を同時に形成する。図18(d)のように、突起電極18およびストッパ20を熱処理することにより、ストッパ20を突起電極18より高くする。これにより、ストッパ20と突起電極18を同時に形成できるため、製造工数を削減できる。ウエットバックを行なうため、ストッパ20および突起電極18は半田層であることが好ましい。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
なお、以上の説明に関して更に以下の付記を開示する。
(付記1)ウエハの上面にストッパを形成する工程と、前記ウエハの前記上面に形成された突起電極および前記ストッパを覆うように前記ウエハの前記上面に保護材を形成する工程と、前記ストッパにより平坦化が停止するように、前記保護材の上面を平坦化する工程と、平坦化した前記保護材の上面を基準に、前記ウエハの下面を研削する工程と、を含むことを特徴とする半導体装置の製造方法。
(付記2)前記ストッパを形成する工程は、前記ストッパを前記突起電極より高くなるように形成する工程を含むことを特徴とする付記1記載の半導体装置の製造方法。
(付記3)前記保護材の上面を平坦化する工程は、前記ストッパが前記保護材から露出することにより前記平坦化が停止することを特徴とする付記1または2記載の半導体装置の製造方法。
(付記4)前記ストッパの硬度は、前記保護材の硬度より大きいことを特徴とする付記1から3のいずれか一項記載の半導体装置の製造方法。
(付記5)前記ウエハは、チップとなる複数のチップ領域を含み、前記ストッパを形成する工程は、前記複数のチップ領域それぞれに前記ストッパを形成する工程を含むことを特徴とする付記1から4のいずれか一項記載の半導体装置の製造方法。
(付記6)前記ストッパ上に前記ストッパより硬度の小さい緩衝層を形成する工程を含み、前記保護材を形成する工程は、前記緩衝層を覆うように前記保護材を形成する工程を含むことを特徴とする付記1から5のいずれか一項記載の半導体装置の製造方法。
(付記7)前記緩衝層を形成する工程は、前記ストッパの側面に前記緩衝層を形成する工程を含むことを特徴とする付記6記載の半導体装置の製造方法。
(付記8)前記ストッパを形成する工程は、前記ストッパの水平方向の断面積が上面から下面にかけて大きくなるように、前記ストッパを形成する工程と、を含むことを特徴とする付記1から5のいずれか一項記載の半導体装置の製造方法。
(付記9)前記保護材の上面を平坦化する工程は、前記保護材に加わる圧力が一定値以上となると前記保護材の平坦化を停止することを特徴とする付記6から8のいずれか一項記載の半導体装置の製造方法。
(付記10)前記ストッパを形成する工程は、前記ウエハの前記上面に、前記突起電極と、前記突起電極より面積の大きくかつ前記突起電極と同じ高さのストッパと、を同時に形成する工程と、前記突起電極および前記ストッパを熱処理することにより、前記ストッパを前記突起電極より高くする工程とを含むことを特徴とすることを特徴とする付記1から9のいずれか一項記載の半導体装置の製造方法。
(付記11)前記ストッパは、タングステン、モリブデン、チタン、ニッケル、銅、銀、金、酸化シリコン及び窒化シリコンの少なくとも1つを含むことを特徴とする付記1から8のいずれか一項記載の半導体装置の製造方法。
(付記12)前記ストッパの形状は、前記チップ領域の辺に沿った直線状、前記チップ領域のコーナーに設けられたL字形状、または、前記チップ領域の外周に沿って設けられた枠状であることを特徴とする付記5記載の半導体装置の製造方法。
(付記13)前記突起電極は前記チップ領域の中央領域には形成されておらず、前記ストッパは、前記チップ領域の周辺と前記中央領域に形成されていることを特徴とする付記5記載の半導体装置の製造方法。
(付記14)前記突起電極は、前記チップ領域において偏って形成され、前記ストッパは、前記突起電極が偏って形成された周辺と、前記突起電極が偏って形成されたことにより前記突起電極が形成されなくなった領域とに形成されていることを特徴とする付記5記載の半導体装置の製造方法。
(付記15)前記ストッパは錐形状または錐台形状であることを特徴とする付記8記載の半導体装置の製造方法。
(付記16)前記ストッパの上面には凹部が形成されていることを特徴とする付記8記載の半導体装置の製造方法。
10 ウエハ
11 上面
12 下面
14 パッド
16 下地層
18 突起電極
20、20a、20b ストッパ
21 緩衝層
22 下部
23 上部
24 凹部
30 保護材
31 上面
34 チップ領域
36 突起電極領域

Claims (10)

  1. チップとなる複数のチップ領域が行列状に配列されたウエハの上面にストッパを形成する工程と、
    前記ウエハの前記上面に形成された突起電極および前記ストッパを覆うように前記ウエハの前記上面に保護材を形成する工程と、
    前記ストッパにより平坦化が停止するように、前記保護材の上面をCMP装置、研磨装置または研削装置を用い平坦化する工程と、
    平坦化した前記保護材の上面を基準に、前記ウエハの下面を研削する工程と、
    を含み、
    前記突起電極は、前記複数のチップ領域のそれぞれの中央領域に形成され、前記チップ領域のそれぞれの周辺領域に形成されておらず、
    前記ストッパを形成する工程は、前記複数のチップ領域それぞれの前記周辺領域に前記ストッパを形成する工程を含むことを特徴とする半導体装置の製造方法。
  2. 前記ストッパを形成する工程は、前記ストッパを前記突起電極より高くなるように形成する工程を含むことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記保護材の上面を平坦化する工程は、前記ストッパが前記保護材から露出することにより前記平坦化が停止することを特徴とする請求項1または2記載の半導体装置の製造方法。
  4. 前記ストッパの硬度は、前記保護材の硬度より大きいことを特徴とする請求項1から3のいずれか一項記載の半導体装置の製造方法。
  5. 前記ストッパの形状は、前記チップ領域の辺に沿った直線状、前記チップ領域のコーナーに設けられたL字形状、または、前記チップ領域の外周に沿って設けられた枠状であることを特徴とする請求項1から4のいずれか一項記載の半導体装置の製造方法。
  6. 前記ストッパ上に前記ストッパより硬度の小さい緩衝層を形成する工程を含み、
    前記保護材を形成する工程は、前記緩衝層を覆うように前記保護材を形成する工程を含むことを特徴とする請求項1から5のいずれか一項記載の半導体装置の製造方法。
  7. ウエハの上面にストッパを形成する工程と、
    前記ストッパ上および前記ストッパの側面に前記ストッパより硬度の小さい緩衝層を形成する工程と、
    前記ウエハの前記上面に形成された突起電極、前記ストッパおよび前記緩衝層を覆うように前記ウエハの前記上面に保護材を形成する工程と、
    前記ストッパにより平坦化が停止するように、前記保護材の上面を平坦化する工程と、
    平坦化した前記保護材の上面を基準に、前記ウエハの下面を研削する工程と、
    を含むことを特徴とする半導体装置の製造方法
  8. ウエハの上面にストッパを形成する工程と、
    前記ウエハの前記上面に形成された突起電極および前記ストッパを覆うように前記ウエハの前記上面に保護材を形成する工程と、
    前記ストッパにより平坦化が停止するように、前記保護材の上面を平坦化する工程と、
    平坦化した前記保護材の上面を基準に、前記ウエハの下面を研削する工程と、
    を含み、
    前記ストッパを形成する工程は、前記ストッパの水平方向の断面積が上面から下面にかけて大きくなるように、前記ストッパを形成する工程、を含むことを特徴とする半導体装置の製造方法
  9. 前記保護材の上面を平坦化する工程は、前記保護材に加わる圧力が一定値以上となると前記保護材の平坦化を停止することを特徴とする請求項6から8のいずれか一項記載の半導体装置の製造方法。
  10. ウエハの上面にストッパを形成する工程と、
    前記ウエハの前記上面に形成された突起電極および前記ストッパを覆うように前記ウエハの前記上面に保護材を形成する工程と、
    前記ストッパにより平坦化が停止するように、前記保護材の上面を平坦化する工程と、
    平坦化した前記保護材の上面を基準に、前記ウエハの下面を研削する工程と、
    を含み、
    前記ストッパを形成する工程は、前記ウエハの前記上面に、前記突起電極と、前記突起電極より面積の大きくかつ前記突起電極と同じ高さのストッパと、を同時に形成する工程と、前記突起電極および前記ストッパを熱処理することにより、前記ストッパを前記突起電極より高くする工程とを含むことを特徴とする半導体装置の製造方法
JP2014228611A 2014-11-11 2014-11-11 半導体装置の製造方法 Active JP6384277B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014228611A JP6384277B2 (ja) 2014-11-11 2014-11-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014228611A JP6384277B2 (ja) 2014-11-11 2014-11-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016092343A JP2016092343A (ja) 2016-05-23
JP6384277B2 true JP6384277B2 (ja) 2018-09-05

Family

ID=56017229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014228611A Active JP6384277B2 (ja) 2014-11-11 2014-11-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6384277B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102426328B1 (ko) * 2017-01-23 2022-07-28 도쿄엘렉트론가부시키가이샤 반도체 기판의 처리 방법 및 반도체 기판의 처리 장치
JP2019062147A (ja) * 2017-09-28 2019-04-18 株式会社ディスコ 保護部材の加工方法
JP2019062148A (ja) * 2017-09-28 2019-04-18 株式会社ディスコ 保護部材の加工方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2555947B2 (ja) * 1993-08-31 1996-11-20 日本電気株式会社 半導体装置及びその製造方法
JP3226703B2 (ja) * 1994-03-18 2001-11-05 株式会社日立製作所 半導体装置及びその製法
JP3918241B2 (ja) * 1996-08-01 2007-05-23 日産化学工業株式会社 表面改質された酸化第二セリウム粒子からなる研磨剤及び研磨方法
JPH10107138A (ja) * 1996-10-03 1998-04-24 Fujitsu Ltd 半導体装置の製造方法
JP2005303214A (ja) * 2004-04-16 2005-10-27 Matsushita Electric Ind Co Ltd 半導体ウェーハの研削方法
JP2008294130A (ja) * 2007-05-23 2008-12-04 Fujitsu Ltd 配線基板の製造方法
JP2012164813A (ja) * 2011-02-07 2012-08-30 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2016092343A (ja) 2016-05-23

Similar Documents

Publication Publication Date Title
US6972490B2 (en) Bonding structure with compliant bumps
US9437568B2 (en) Method for manufacturing semiconductor device having a multilayer interconnection
US20110278722A1 (en) Semiconductor device and manufacturing method thereof
US9972580B2 (en) Semiconductor package and method for fabricating the same
US20170025370A1 (en) Chip scale sensing chip package and a manufacturing method thereof
US11127635B1 (en) Techniques for wafer stack processing
JP6384277B2 (ja) 半導体装置の製造方法
JP4273346B2 (ja) 半導体装置の製造方法
US9490216B2 (en) Semiconductor device and semiconductor package
TW201205655A (en) Semiconductor device and manufacturing method thereof
TWI603241B (zh) 一種觸控面板-感測晶片封裝體模組複合體及其製造方法
TW201913899A (zh) 積體電路封裝及其製作方法
JP2004079951A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP6482454B2 (ja) 電子部品の製造方法ならびに電子部品製造装置
JP4994757B2 (ja) 半導体装置の製造方法、半導体ウエハおよび半導体装置
US10714443B2 (en) Semiconductor device and semiconductor device manufacturing method
TW201838020A (zh) 半導體裝置、半導體晶圓及半導體裝置製造方法
JP6585447B2 (ja) 基板の製造方法
JP6987034B2 (ja) 半導体装置の製造方法
WO2010119570A1 (ja) 積層半導体装置及び積層半導体装置の製造方法
KR100936070B1 (ko) 웨이퍼 스택 제작 방법
TW201820555A (zh) 半導體封裝結構及其製造方法
JP2009266998A (ja) 半導体装置及びその製造方法
US20120018880A1 (en) Semiconductor structure and manufacturing method thereof
TW202339274A (zh) 半導體裝置及半導體裝置之製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180723

R150 Certificate of patent or registration of utility model

Ref document number: 6384277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150