JP3226703B2 - 半導体装置及びその製法 - Google Patents
半導体装置及びその製法Info
- Publication number
- JP3226703B2 JP3226703B2 JP04832194A JP4832194A JP3226703B2 JP 3226703 B2 JP3226703 B2 JP 3226703B2 JP 04832194 A JP04832194 A JP 04832194A JP 4832194 A JP4832194 A JP 4832194A JP 3226703 B2 JP3226703 B2 JP 3226703B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- power supply
- electrodes
- signal
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1405—Shape
- H01L2224/14051—Bump connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1701—Structure
- H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1705—Shape
- H01L2224/17051—Bump connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電極サイズが混在して
いる半導体素子と基板とを半田バンプによりフリップチ
ップ接続する半導体装置に関する。
いる半導体素子と基板とを半田バンプによりフリップチ
ップ接続する半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置の実装構造として、例
えば特開昭５９−２０８７６８号公報及び実開平４ー９
４７３２号公報に記載されているものが知られている。
前者では、半導体素子の四隅に信号や電源電極(半田バ
ンプ)よりも面積の大きいダミーの電極(半田バンプ)を
設けている。これは、半導体素子を基板へフリップチッ
プ接続したときの熱疲労寿命を向上させるためである。
つまり、フリップチップ接続強度を向上させている。後
者では、半導体素子の中央部に信号や電源電極と同じ大
きさのダミー電極上に、信号や電源半田バンプよりも大
きい制御用半田バンプを設けている。これは、半導体素
子を基板へフリップチップ接続したときの熱疲労寿命を
向上させるためである。つまり、素子周辺の半田バンプ
は中央部の大きい半田バンプにより素子と基板に接続し
た状態で引き上げられる。その結果、素子周辺の半田バ
ンプの形状は”つつみ“状となり接続強度が強い構造と
なる。
えば特開昭５９−２０８７６８号公報及び実開平４ー９
４７３２号公報に記載されているものが知られている。
前者では、半導体素子の四隅に信号や電源電極(半田バ
ンプ)よりも面積の大きいダミーの電極(半田バンプ)を
設けている。これは、半導体素子を基板へフリップチッ
プ接続したときの熱疲労寿命を向上させるためである。
つまり、フリップチップ接続強度を向上させている。後
者では、半導体素子の中央部に信号や電源電極と同じ大
きさのダミー電極上に、信号や電源半田バンプよりも大
きい制御用半田バンプを設けている。これは、半導体素
子を基板へフリップチップ接続したときの熱疲労寿命を
向上させるためである。つまり、素子周辺の半田バンプ
は中央部の大きい半田バンプにより素子と基板に接続し
た状態で引き上げられる。その結果、素子周辺の半田バ
ンプの形状は”つつみ“状となり接続強度が強い構造と
なる。
【０００３】また、従来、例えば特開昭６３ー３０５５
３０号公報及び特開昭６２ー３５６３４号公報に記載の
半導体装置が知られている。半導体素子と基板の電極を
半田バンプによってフリップチップ接続している。前者
では、信号用電極と電源用電極の大きさは素子内で同じ
である。後者では、電源用電極を信号用電極より大きく
設定して半田バンプの接続強度を向上させている。
３０号公報及び特開昭６２ー３５６３４号公報に記載の
半導体装置が知られている。半導体素子と基板の電極を
半田バンプによってフリップチップ接続している。前者
では、信号用電極と電源用電極の大きさは素子内で同じ
である。後者では、電源用電極を信号用電極より大きく
設定して半田バンプの接続強度を向上させている。
【０００４】伝送データが年々増大し大型計算機には、
伝送能力の向上が要求されてきている。大型計算機に搭
載されている半導体集積回路素子は、配線基板に半田バ
ンプによりフリップチップ接続されている。半導体集積
回路素子では、信号及び電源数の増加とデータ伝送の高
速化の必要性に応じ、信号及び電源電極(バンプ)のサイ
ズとピッチを小さくする必要が発生する。一方、前記の
ような高集積化が進につれ、回路と供に電源数が増加す
るため半導体集積回路の消費電力が増大する。現在、通
常の半導体集積回路素子の電極(信号と電源同サイズ)と
半田バンプのサイズは直径１００μｍ〜３００μｍ、ピ
ッチ２００μｍ〜６００μｍで、消費電力は２０Ｗ〜４
５Ｗであるが、今後、高速化(低容量・低インダクタン
ス化)、高密度化、許容消費電力の増大が進むと推察さ
れる。
伝送能力の向上が要求されてきている。大型計算機に搭
載されている半導体集積回路素子は、配線基板に半田バ
ンプによりフリップチップ接続されている。半導体集積
回路素子では、信号及び電源数の増加とデータ伝送の高
速化の必要性に応じ、信号及び電源電極(バンプ)のサイ
ズとピッチを小さくする必要が発生する。一方、前記の
ような高集積化が進につれ、回路と供に電源数が増加す
るため半導体集積回路の消費電力が増大する。現在、通
常の半導体集積回路素子の電極(信号と電源同サイズ)と
半田バンプのサイズは直径１００μｍ〜３００μｍ、ピ
ッチ２００μｍ〜６００μｍで、消費電力は２０Ｗ〜４
５Ｗであるが、今後、高速化(低容量・低インダクタン
ス化)、高密度化、許容消費電力の増大が進むと推察さ
れる。
【０００５】
【発明が解決しようとする課題】上記従来の半導体装置
の実装構造は、信号電極数、半田バンプの接続不良(シ
ョート、オープン)についての配慮が足りなかった。半
導体素子内にダミーの電極や半田バンプを設けてフリッ
プチップ接続強度の向上を図っているので信号や電源電
極数がダミー電極領域分だけ減る。信号電極数を増加さ
せるためには、ダミーの電極や半田バンプを用いずに接
続強度を向上させる必要がある。また、信号や電源半田
バンプと大きさが違うダミー半田バンプを同じ素子内に
配置した場合、または上記従来の半導体装置の様に電源
用電極を信号用電極より大きく設定した配線基板や素子
に半田バンプを形成した場合、それぞれの半田バンプの
高さに差が生じ、素子と配線基板をフリップチップ接続
する際、接続不良が発生する。つまり、フリップチップ
接続の高さ制御が困難で、素子と基板の間隔が大きくな
った場合、低い半田バンプが電極と接続できない。ま
た、素子と基板の間隔が小さくなった場合、高い半田バ
ンプが押し潰され横に半田が広がり隣接半田バンプと接
触する。
の実装構造は、信号電極数、半田バンプの接続不良(シ
ョート、オープン)についての配慮が足りなかった。半
導体素子内にダミーの電極や半田バンプを設けてフリッ
プチップ接続強度の向上を図っているので信号や電源電
極数がダミー電極領域分だけ減る。信号電極数を増加さ
せるためには、ダミーの電極や半田バンプを用いずに接
続強度を向上させる必要がある。また、信号や電源半田
バンプと大きさが違うダミー半田バンプを同じ素子内に
配置した場合、または上記従来の半導体装置の様に電源
用電極を信号用電極より大きく設定した配線基板や素子
に半田バンプを形成した場合、それぞれの半田バンプの
高さに差が生じ、素子と配線基板をフリップチップ接続
する際、接続不良が発生する。つまり、フリップチップ
接続の高さ制御が困難で、素子と基板の間隔が大きくな
った場合、低い半田バンプが電極と接続できない。ま
た、素子と基板の間隔が小さくなった場合、高い半田バ
ンプが押し潰され横に半田が広がり隣接半田バンプと接
触する。
【０００６】以上から、上記半導体装置の実装構造で
は、信号電極数を増加できず、半田バンプの接続不良
(ショート、オープン)を回避できないという問題があっ
た。
は、信号電極数を増加できず、半田バンプの接続不良
(ショート、オープン)を回避できないという問題があっ
た。
【０００７】上記従来の半導体装置は、信号電極数、素
子の許容消費電力についての配慮が足りなかった。一般
に、信号と電源電極のサイズは電源電極の電流容量から
決まっている。また、素子と配線基板のフリップチップ
接続の容易さから電極は同じサイズに設定することが一
般的である。しかし、将来の小型化、高密度化には対応
できない。現在の半導体集積回路素子の電極径、ピッチ
が限界ならば、信号と電源電極の径を同サイズと仮定す
ると信号数を増加するためには素子のサイズを大きくし
なければならない。また、信号と電源電極径を小さく
し、電源電極を小さくした割合だけ電源電極数を増加す
る方法もある。しかし得策ではない、例えば電極径を１
／２倍にした場合、電源電極の数が極端に必要になり、
肝心の信号電極の数が１．２倍程度とあまり取れない。
更に、素子の許容消費電力の増大を考慮すると前記２つ
の方法は最良の解決策ではない。素子の許容消費電力を
増大させるためには、電源電極の径を大きくする必要が
あり、信号電極数を増大させるためには電極径を小さく
する必要がある。従って、電極径が同サイズのまま素子
の許容消費電力を増大させ、且つ信号電極数を増大させ
ることは困難である。
子の許容消費電力についての配慮が足りなかった。一般
に、信号と電源電極のサイズは電源電極の電流容量から
決まっている。また、素子と配線基板のフリップチップ
接続の容易さから電極は同じサイズに設定することが一
般的である。しかし、将来の小型化、高密度化には対応
できない。現在の半導体集積回路素子の電極径、ピッチ
が限界ならば、信号と電源電極の径を同サイズと仮定す
ると信号数を増加するためには素子のサイズを大きくし
なければならない。また、信号と電源電極径を小さく
し、電源電極を小さくした割合だけ電源電極数を増加す
る方法もある。しかし得策ではない、例えば電極径を１
／２倍にした場合、電源電極の数が極端に必要になり、
肝心の信号電極の数が１．２倍程度とあまり取れない。
更に、素子の許容消費電力の増大を考慮すると前記２つ
の方法は最良の解決策ではない。素子の許容消費電力を
増大させるためには、電源電極の径を大きくする必要が
あり、信号電極数を増大させるためには電極径を小さく
する必要がある。従って、電極径が同サイズのまま素子
の許容消費電力を増大させ、且つ信号電極数を増大させ
ることは困難である。
【０００８】以上から、上記従来の半導体装置では、信
号電極数を増加できず、素子の許容消費電力を増加させ
ることができないという問題があった。
号電極数を増加できず、素子の許容消費電力を増加させ
ることができないという問題があった。
【０００９】また、上記従来の半導体装置は、半導体集
積回路素子の放熱についての配慮が足りなかった。半導
体集積回路素子を駆動させたときの熱は、素子裏面の気
体及び半田バンプを介して配線基板に伝る。半導体回路
素子の放熱は熱伝導率の良い配線基板側からの放熱が支
配的となる。つまり、素子の放熱効率は、素子と配線基
板を接続している半田バンプの接続(電極)面積と電極
(半田バンプ)の数との積で決まる。現在の半導体装置の
放熱効率が十分とはいえない。しかし、半導体集積回路
素子の電極径、ピッチが限界ならば、これ以上電極数も
電源面積も増やせない。
積回路素子の放熱についての配慮が足りなかった。半導
体集積回路素子を駆動させたときの熱は、素子裏面の気
体及び半田バンプを介して配線基板に伝る。半導体回路
素子の放熱は熱伝導率の良い配線基板側からの放熱が支
配的となる。つまり、素子の放熱効率は、素子と配線基
板を接続している半田バンプの接続(電極)面積と電極
(半田バンプ)の数との積で決まる。現在の半導体装置の
放熱効率が十分とはいえない。しかし、半導体集積回路
素子の電極径、ピッチが限界ならば、これ以上電極数も
電源面積も増やせない。
【００１０】以上から、上記従来の半導体装置では、半
導体集積回路素子の放熱効率を上げることができないと
いう問題があった。
導体集積回路素子の放熱効率を上げることができないと
いう問題があった。
【００１１】本発明の目的は、半田バンプの接続不良を
回避できる実装構造を有する半導体装置を提供すること
にある。
回避できる実装構造を有する半導体装置を提供すること
にある。
【００１２】本発明の他の目的は、信号電極数を増大で
き且つ素子の許容消費電力を増大でき、素子の放熱効率
を上げることができる半導体装置を提供することにあ
る。
き且つ素子の許容消費電力を増大でき、素子の放熱効率
を上げることができる半導体装置を提供することにあ
る。
【００１３】
【課題を解決するための手段】本発明は、上記目的を達
成するため、回路の配線層上に形成されている信号用電
極と信号用電極より大きい電源用電極を有する半導体集
積回路素子と、前記電極と整合する信号用電極と電源用
電極を有する配線基板と、前記素子と前記基板の信号用
電極と電源用電極のそれぞれを接続している半田バンプ
(１)と(２)を備え、前記半田バンプ(１)と(２)の体積に
おいて、前記信号用電極の面積当たりの半田バンプ(１)
の体積より前記電源用電極の面積当たりの半田バンプ
(２)の体積が少なく設定されて成るものである。
成するため、回路の配線層上に形成されている信号用電
極と信号用電極より大きい電源用電極を有する半導体集
積回路素子と、前記電極と整合する信号用電極と電源用
電極を有する配線基板と、前記素子と前記基板の信号用
電極と電源用電極のそれぞれを接続している半田バンプ
(１)と(２)を備え、前記半田バンプ(１)と(２)の体積に
おいて、前記信号用電極の面積当たりの半田バンプ(１)
の体積より前記電源用電極の面積当たりの半田バンプ
(２)の体積が少なく設定されて成るものである。
【００１４】また、前記半導体集積回路素子の信号用電
極と電源用電極と、配線基板の信号用電極と電源用電極
を、それぞれの半田バンプ(１)と(２)で接続してなる実
装構造において、前記信号用電極径をｄ１、前記電源用
電極径をｄ２、前記半田バンプ(１)の中心径をｄ１’、
前記半田バンプ(２)の中心径をｄ２’として、半田バン
プ(１)と(２)の形状はｄ１’ーｄ１≧ｄ２’ーｄ２の関
係から成るものである。
極と電源用電極と、配線基板の信号用電極と電源用電極
を、それぞれの半田バンプ(１)と(２)で接続してなる実
装構造において、前記信号用電極径をｄ１、前記電源用
電極径をｄ２、前記半田バンプ(１)の中心径をｄ１’、
前記半田バンプ(２)の中心径をｄ２’として、半田バン
プ(１)と(２)の形状はｄ１’ーｄ１≧ｄ２’ーｄ２の関
係から成るものである。
【００１５】さらに、前記半田バンプ(１)の中心方向か
らの曲率半径をρ１、前記半田バンプ(２)の中心方向か
らの曲率半径をρ２として、半田バンプ(１)と(２)の形
状は１／ρ１≧１／ρ２の関係から成るものである。
らの曲率半径をρ１、前記半田バンプ(２)の中心方向か
らの曲率半径をρ２として、半田バンプ(１)と(２)の形
状は１／ρ１≧１／ρ２の関係から成るものである。
【００１６】上記他の目的を達成するために、前記信号
用電極と前記電源用電極を前記半導体集積回路素子内の
行と列において、交互に配列させて成るものである。
用電極と前記電源用電極を前記半導体集積回路素子内の
行と列において、交互に配列させて成るものである。
【００１７】
【作用】上記手段によれば、信号用電極の面積当たりの
半田バンプ(１)の体積より電源用電極の面積当たりの半
田バンプ(２)の体積を少なく設定することにより、電極
径が違った半田バンプが混在している配線基板でも溶融
後の半田バンプの高さを揃えることができるため、素子
を搭載したときに信号電極と電源電極を同時に接続でき
るので半田バンプの接続不良を回避することができる。
半田バンプ(１)の体積より電源用電極の面積当たりの半
田バンプ(２)の体積を少なく設定することにより、電極
径が違った半田バンプが混在している配線基板でも溶融
後の半田バンプの高さを揃えることができるため、素子
を搭載したときに信号電極と電源電極を同時に接続でき
るので半田バンプの接続不良を回避することができる。
【００１８】また、半田バンプ(１)と(２)の形状をｄ
１’ーｄ１≧ｄ２’ーｄ２または１／ρ１≧１／ρ２の
関係にすることにより、半田バンプの高さの違いから発
生する半田バンプの横広がり量を抑えることができるた
め半田バンプの接続不良を回避することができ且つ電極
径の大きい半田バンプの形状が円柱型となり、半田接続
部における基板と半田側面のなす角が鈍角となるため、
応力の集中を緩和できるので接続強度を向上させること
ができる。
１’ーｄ１≧ｄ２’ーｄ２または１／ρ１≧１／ρ２の
関係にすることにより、半田バンプの高さの違いから発
生する半田バンプの横広がり量を抑えることができるた
め半田バンプの接続不良を回避することができ且つ電極
径の大きい半田バンプの形状が円柱型となり、半田接続
部における基板と半田側面のなす角が鈍角となるため、
応力の集中を緩和できるので接続強度を向上させること
ができる。
【００１９】面積の異なる信号用電極と電源用電極を半
導体集積回路素子内の行と列において、交互に配列させ
ることにより、電極間のスペースを小さくすることがで
きるため信号電極数を多く配置することができる。ま
た、電源電極の面積を大きく設定し且つ電極数を多く配
置できるため配線基板当たりの半田接続部を増加できる
から素子と基板間の熱抵抗を低くすることができるので
素子の放熱効率を向上させることができる。更に、電源
電極一つ当たりに流せる電流容量を電源電極面積の増加
量に応じて増せるため素子の許容消費電力を増加せさる
ことができる。
導体集積回路素子内の行と列において、交互に配列させ
ることにより、電極間のスペースを小さくすることがで
きるため信号電極数を多く配置することができる。ま
た、電源電極の面積を大きく設定し且つ電極数を多く配
置できるため配線基板当たりの半田接続部を増加できる
から素子と基板間の熱抵抗を低くすることができるので
素子の放熱効率を向上させることができる。更に、電源
電極一つ当たりに流せる電流容量を電源電極面積の増加
量に応じて増せるため素子の許容消費電力を増加せさる
ことができる。
【００２０】
【実施例】以下、本発明の実施例を図面により説明す
る。
る。
【００２１】図１は本発明による第１実施例の半導体装
置の断面及び平面図である。図２及び図３は図１の拡大
断面図である。図１、図２、図３において、半導体装置
１０１は、半導体集積回路素子１０２と、配線基板１０
３と、半田バンプ(１)１０４と、半田バンプ(２)１０５
を備えている。半導体集積回路素子１０２の信号用電極
１０６と電源用電極１０７は、配線基板１０３の信号用
電極１０６と電源用電極１０７のそれぞれと半田バンプ
(１)１０４と半田バンプ(２)１０５によって接続されて
いる。
置の断面及び平面図である。図２及び図３は図１の拡大
断面図である。図１、図２、図３において、半導体装置
１０１は、半導体集積回路素子１０２と、配線基板１０
３と、半田バンプ(１)１０４と、半田バンプ(２)１０５
を備えている。半導体集積回路素子１０２の信号用電極
１０６と電源用電極１０７は、配線基板１０３の信号用
電極１０６と電源用電極１０７のそれぞれと半田バンプ
(１)１０４と半田バンプ(２)１０５によって接続されて
いる。
【００２２】半導体集積回路素子１０２は、２．５ｍｍ
□の単結晶Ｓｉから成る。半導体集積回路素子１０２
は、メモリ集積回路もしくは論理集積回路からなる。こ
れには、回路の電源などの配線層１０８が形成されてい
る。配線層１０８は、Ａｌから成る。配線層１０８の表
面には、信号用電極１０６と電源用電極１０７が形成さ
れている。
□の単結晶Ｓｉから成る。半導体集積回路素子１０２
は、メモリ集積回路もしくは論理集積回路からなる。こ
れには、回路の電源などの配線層１０８が形成されてい
る。配線層１０８は、Ａｌから成る。配線層１０８の表
面には、信号用電極１０６と電源用電極１０７が形成さ
れている。
【００２３】配線基板１０３は、３ｍｍ□のアルミナ
(Ａｌ2Ｏ3)から成る。配線基板１０３表面には、信号用
電極１０６と電源用電極１０７が形成されている。
(Ａｌ2Ｏ3)から成る。配線基板１０３表面には、信号用
電極１０６と電源用電極１０７が形成されている。
【００２４】信号用電極１０６と電源用電極１０７は、
ＡＵ／Ｎｉ／Ｔｉの円形パターンから成る。信号用電極
１０６の直径は１００μｍ、電源用電極１０７の直径は
２００μｍ、信号用電極１０６と電源用電極１０７の間
隔を１００μｍとし格子状に配列した。信号用電極１０
６は４０個、電源用電極１０７は４１個で配列されてい
る。
ＡＵ／Ｎｉ／Ｔｉの円形パターンから成る。信号用電極
１０６の直径は１００μｍ、電源用電極１０７の直径は
２００μｍ、信号用電極１０６と電源用電極１０７の間
隔を１００μｍとし格子状に配列した。信号用電極１０
６は４０個、電源用電極１０７は４１個で配列されてい
る。
【００２５】半田バンプ(１)１０４(２)１０５の材質
は、Ｐｂ−５％Ｓｎから成る。メタルマスクまたはホト
リソグラフィによって選択的に蒸着することによって、
配線基板１０３の信号用電極１０６と電源用電極１０７
の上に形成した。素子と配線基板１０３の接続後の半田
バンプ高さは、１００μｍである。
は、Ｐｂ−５％Ｓｎから成る。メタルマスクまたはホト
リソグラフィによって選択的に蒸着することによって、
配線基板１０３の信号用電極１０６と電源用電極１０７
の上に形成した。素子と配線基板１０３の接続後の半田
バンプ高さは、１００μｍである。
【００２６】従来例と本第１実施例の半導体装置のフリ
ップチップ実装プロセスとの比較を図４及び図９を用い
て、フリップチップ実装の原理を図５、図６、図７、図
８を用いて説明する。
ップチップ実装プロセスとの比較を図４及び図９を用い
て、フリップチップ実装の原理を図５、図６、図７、図
８を用いて説明する。
【００２７】図４は従来の半導体装置のフリップチップ
実装プロセス図である。図９は第１実施例の半導体装置
のフリップチップ実装プロセス図である。図５、図６、
図７、図８は、バンプ体積をＶ、溶融後のバンプ高さを
ｈ、電極径をｂとして次に示す式により求めた計算結果
である。
実装プロセス図である。図９は第１実施例の半導体装置
のフリップチップ実装プロセス図である。図５、図６、
図７、図８は、バンプ体積をＶ、溶融後のバンプ高さを
ｈ、電極径をｂとして次に示す式により求めた計算結果
である。
【００２８】
【数１】
【００２９】図５はウェットバック後のバンプ高さの電
極径依存性を示す図である。図６は蒸着バンプ高さとウ
ェットバック後のバンプ高さ比の蒸着バンプ高さ径依存
性を示す図である。図７はウェットバック後のバンプ高
さの単位面積当たりの蒸着半田体積依存性を示す図であ
る。図８はウェットバック後のバンプ高さの単位面積当
たりの蒸着半田体積依存性を示す図である。
極径依存性を示す図である。図６は蒸着バンプ高さとウ
ェットバック後のバンプ高さ比の蒸着バンプ高さ径依存
性を示す図である。図７はウェットバック後のバンプ高
さの単位面積当たりの蒸着半田体積依存性を示す図であ
る。図８はウェットバック後のバンプ高さの単位面積当
たりの蒸着半田体積依存性を示す図である。
【００３０】従来のフリップチップ実装プロセスを説明
する。図４においてまず、配線基板１０３の信号用電極
１０６と電源用電極１０７の上に半田を形成する。半田
は、メタルマスクまたはホトレジスト１０８によって選
択的に蒸着する。半田の直径は、それぞれ信号用電極１
０６と電源用電極１０７と同じである。半田の高さは、
基板内すべて同じである。つまり、単位面積当たりの半
田体積は各電極で同じである。
する。図４においてまず、配線基板１０３の信号用電極
１０６と電源用電極１０７の上に半田を形成する。半田
は、メタルマスクまたはホトレジスト１０８によって選
択的に蒸着する。半田の直径は、それぞれ信号用電極１
０６と電源用電極１０７と同じである。半田の高さは、
基板内すべて同じである。つまり、単位面積当たりの半
田体積は各電極で同じである。
【００３１】次に、形成した半田をフラックス塗布後ウ
ェットバックする。(半田の酸化膜を除去する働きを持
つ)このときの半田バンプの高さは、電極径によって異
なる。そのため電極径がの違う半田バンプ間には高さの
差が生じる。
ェットバックする。(半田の酸化膜を除去する働きを持
つ)このときの半田バンプの高さは、電極径によって異
なる。そのため電極径がの違う半田バンプ間には高さの
差が生じる。
【００３２】そして、ウェットバック後フラックスを洗
浄し、半田バンプを形成した基板に位置合わせした後素
子を搭載する。このとき、半田バンプの高さに差がある
ため素子を搭載しただけでは同時に電極を接続すること
はできない。つまり、高さ調節が困難で接続不良を発生
する。
浄し、半田バンプを形成した基板に位置合わせした後素
子を搭載する。このとき、半田バンプの高さに差がある
ため素子を搭載しただけでは同時に電極を接続すること
はできない。つまり、高さ調節が困難で接続不良を発生
する。
【００３３】最後に、半田バンプの酸化膜を破るためス
クラブをかけながら素子を加圧し半田バンプにより電極
同士を接続する。このとき、高い半田バンプは先に押し
潰され隣接バンプ方向に半田が広がる。つまり、隣接バ
ンプとの間隔が狭くなり、素子の加圧力によっては接触
する可能性がある。
クラブをかけながら素子を加圧し半田バンプにより電極
同士を接続する。このとき、高い半田バンプは先に押し
潰され隣接バンプ方向に半田が広がる。つまり、隣接バ
ンプとの間隔が狭くなり、素子の加圧力によっては接触
する可能性がある。
【００３４】フリップチップ実装の原理を説明し、従来
例の半田バンプ高さばらつき発生原因を明かにする。
例の半田バンプ高さばらつき発生原因を明かにする。
【００３５】図５は横軸に蒸着後のバンプ高さを縦軸に
ウェットバック後のバンプ高さをとり電極径をパラメー
タとして計算した結果である。その結果、蒸着後のバン
プ高さどの点をとってもウェットバック後の高さは電極
径が大きい方が高い。例えば、蒸着後のバンプ高さが５
０μｍでは、ウェットバック後のバンプ高さには約２０
μｍの差が発生する。
ウェットバック後のバンプ高さをとり電極径をパラメー
タとして計算した結果である。その結果、蒸着後のバン
プ高さどの点をとってもウェットバック後の高さは電極
径が大きい方が高い。例えば、蒸着後のバンプ高さが５
０μｍでは、ウェットバック後のバンプ高さには約２０
μｍの差が発生する。
【００３６】図６は横軸に蒸着後のバンプ高さを縦軸に
ウェットバック後のバンプ高さ比をとり電極径をパラメ
ータとして計算した結果である。これは、蒸着後のバン
プ高さが高くなるに従い蒸着後のバンプに比較しウェッ
トバック後のバンプ高さが低くなることを示している。
また、電極径の違いでウェットバック後のバンプ高さ比
が違っており、電極径の違いによりウェットバック後の
バンプ高さに差が生じることを示している。
ウェットバック後のバンプ高さ比をとり電極径をパラメ
ータとして計算した結果である。これは、蒸着後のバン
プ高さが高くなるに従い蒸着後のバンプに比較しウェッ
トバック後のバンプ高さが低くなることを示している。
また、電極径の違いでウェットバック後のバンプ高さ比
が違っており、電極径の違いによりウェットバック後の
バンプ高さに差が生じることを示している。
【００３７】図７は横軸に蒸着後のバンプ高さを縦軸に
ウェットバック後のバンプ高さをとり電極径を１００μ
ｍとしたときの蒸着バンプ径をパラメータとして計算し
た結果である。その結果、ウェットバック後のバンプ高
さは蒸着バンプ径の縮小率によって可変できることを示
している。例えば、５０μｍと１００μｍの電極径上に
ウェットバック後同じ高さのバンプを形成するために
は、図６から蒸着バンプ高さ５０μｍのときの電極径５
０μｍのウェットバック後のバンプ高さは約４６μｍ、
一方１００μｍの電極径上に約４６μｍのウェットバッ
ク後のバンプを形成するためには、蒸着バンプ径を図８
から約７５μｍにする必要があることが分かる。
ウェットバック後のバンプ高さをとり電極径を１００μ
ｍとしたときの蒸着バンプ径をパラメータとして計算し
た結果である。その結果、ウェットバック後のバンプ高
さは蒸着バンプ径の縮小率によって可変できることを示
している。例えば、５０μｍと１００μｍの電極径上に
ウェットバック後同じ高さのバンプを形成するために
は、図６から蒸着バンプ高さ５０μｍのときの電極径５
０μｍのウェットバック後のバンプ高さは約４６μｍ、
一方１００μｍの電極径上に約４６μｍのウェットバッ
ク後のバンプを形成するためには、蒸着バンプ径を図８
から約７５μｍにする必要があることが分かる。
【００３８】図８は横軸に電極単位面積当たりの蒸着後
の半田バンプ体積比を縦軸にウェットバック後のバンプ
高さをとり電極径(＝蒸着バンプ径)をパラメータとして
計算した結果である。この計算結果によりウェットバッ
ク後のバンプ高さに応じ蒸着後の半田体積を自由に選択
できる。
の半田バンプ体積比を縦軸にウェットバック後のバンプ
高さをとり電極径(＝蒸着バンプ径)をパラメータとして
計算した結果である。この計算結果によりウェットバッ
ク後のバンプ高さに応じ蒸着後の半田体積を自由に選択
できる。
【００３９】本第１実施例のフリップチップ実装プロセ
スを説明する。図９においてまず、配線基板１０３の信
号用電極１０６と電源用電極１０７の上に半田を形成す
る。半田形成方法は、従来と同様である。但しウェット
バック後のバンプ高さを揃えるため半田の直径は、電源
用電極１０７の直径より小さく形成する。半田の高さ
は、基板内すべて同じである。つまり、信号用電極より
大きい電源用電極上の半田バンプは単位面積当たりの半
田体積が小さいということである。例えばここでは、信
号用電極径が１００μｍ、電源用電極径が２００μｍ、
蒸着バンプ高さが１００μｍであるから電源用電極上に
形成する蒸着バンプ径を１５０μｍにすることで半田バ
ンプの体積比を６０％にすることができ図６、図９に示
すようにウェットバック後のバンプ高さを揃えることが
できる。
スを説明する。図９においてまず、配線基板１０３の信
号用電極１０６と電源用電極１０７の上に半田を形成す
る。半田形成方法は、従来と同様である。但しウェット
バック後のバンプ高さを揃えるため半田の直径は、電源
用電極１０７の直径より小さく形成する。半田の高さ
は、基板内すべて同じである。つまり、信号用電極より
大きい電源用電極上の半田バンプは単位面積当たりの半
田体積が小さいということである。例えばここでは、信
号用電極径が１００μｍ、電源用電極径が２００μｍ、
蒸着バンプ高さが１００μｍであるから電源用電極上に
形成する蒸着バンプ径を１５０μｍにすることで半田バ
ンプの体積比を６０％にすることができ図６、図９に示
すようにウェットバック後のバンプ高さを揃えることが
できる。
【００４０】次に、形成した半田をフラックス塗布後ウ
ェットバックする。(半田の酸化膜を除去する働きを持
つ)このときの半田バンプの高さは、電源用電極上の単
位面積当たりの半田体積を小さく形成しているためバン
プ高さが揃っている。
ェットバックする。(半田の酸化膜を除去する働きを持
つ)このときの半田バンプの高さは、電源用電極上の単
位面積当たりの半田体積を小さく形成しているためバン
プ高さが揃っている。
【００４１】そして、ウェットバック後フラックスを洗
浄し、半田バンプを形成した基板に位置合わせした後素
子を搭載する。このとき、半田バンプの高さが揃ってい
るため、素子を搭載しただけで同時に電極を接続するこ
とができる。
浄し、半田バンプを形成した基板に位置合わせした後素
子を搭載する。このとき、半田バンプの高さが揃ってい
るため、素子を搭載しただけで同時に電極を接続するこ
とができる。
【００４２】最後に、半田バンプの酸化膜を破るためス
クラブをかけながら素子を加圧し半田バンプにより電極
同士を接続する。このとき、半田バンプの高さが揃って
いるため半田バンプが押し潰されず隣接バンプ方向への
半田の広がりを抑えることができる。また、半田バンプ
接続後素子を引き上げることでバンプの形状をつつみ状
にすることができ、接続強度をさらに向上させることが
できる。
クラブをかけながら素子を加圧し半田バンプにより電極
同士を接続する。このとき、半田バンプの高さが揃って
いるため半田バンプが押し潰されず隣接バンプ方向への
半田の広がりを抑えることができる。また、半田バンプ
接続後素子を引き上げることでバンプの形状をつつみ状
にすることができ、接続強度をさらに向上させることが
できる。
【００４３】本第１実施例の半導体装置と従来との性能
比較を図１０、図１１、図１２、図１３、図１４、図１
５を用いて説明する。図１０は、従来の半導体装置の断
面及び平面図である。図１１は、電極径を従来の１/２
倍したときの半導体装置の断面及び平面図である。図１
２は、信号電極数の比較図である。図１３は、許容消費
電力の比較図である。図１４は、バンプ熱抵抗の比較図
である。図１５は、熱疲労寿命の比較図である。
比較を図１０、図１１、図１２、図１３、図１４、図１
５を用いて説明する。図１０は、従来の半導体装置の断
面及び平面図である。図１１は、電極径を従来の１/２
倍したときの半導体装置の断面及び平面図である。図１
２は、信号電極数の比較図である。図１３は、許容消費
電力の比較図である。図１４は、バンプ熱抵抗の比較図
である。図１５は、熱疲労寿命の比較図である。
【００４４】図１０において、半導体装置１０１は、半
導体集積回路素子１０２と、配線基板１０３と、半田バ
ンプ(１)１０４と、半田バンプ(２)１０５を備えてい
る。半導体集積回路素子１０２の信号用電極１０６と電
源用電極１０７は、配線基板１０３の信号用電極１０６
と電源用電極１０７のそれぞれと半田バンプ(１)１０４
と半田バンプ(２)１０５によって接続されている。構成
は、図１と同じである。
導体集積回路素子１０２と、配線基板１０３と、半田バ
ンプ(１)１０４と、半田バンプ(２)１０５を備えてい
る。半導体集積回路素子１０２の信号用電極１０６と電
源用電極１０７は、配線基板１０３の信号用電極１０６
と電源用電極１０７のそれぞれと半田バンプ(１)１０４
と半田バンプ(２)１０５によって接続されている。構成
は、図１と同じである。
【００４５】信号用電極１０６と電源用電極１０７は、
ＡＵ／Ｎｉ／Ｔｉの円形パターンから成る。信号用電極
１０６の直径は２００μｍ、電源用電極１０７の直径は
２００μｍ、信号用電極１０６と電源用電極１０７の間
隔を２００μｍとし格子状に配列した。信号用電極１０
６は１６個、電源用電極１０７は２５個で配列されてい
る。
ＡＵ／Ｎｉ／Ｔｉの円形パターンから成る。信号用電極
１０６の直径は２００μｍ、電源用電極１０７の直径は
２００μｍ、信号用電極１０６と電源用電極１０７の間
隔を２００μｍとし格子状に配列した。信号用電極１０
６は１６個、電源用電極１０７は２５個で配列されてい
る。
【００４６】図１１において、半導体装置１０１は、半
導体集積回路素子１０２と、配線基板１０３と、半田バ
ンプ(１)１０４と、半田バンプ(２)１０５を備えてい
る。半導体集積回路素子１０２の信号用電極１０６と電
源用電極１０７は、配線基板１０３の信号用電極１０６
と電源用電極１０７のそれぞれと半田バンプ(１)１０４
と半田バンプ(２)１０５によって接続されている。構成
は、図１と同じである。
導体集積回路素子１０２と、配線基板１０３と、半田バ
ンプ(１)１０４と、半田バンプ(２)１０５を備えてい
る。半導体集積回路素子１０２の信号用電極１０６と電
源用電極１０７は、配線基板１０３の信号用電極１０６
と電源用電極１０７のそれぞれと半田バンプ(１)１０４
と半田バンプ(２)１０５によって接続されている。構成
は、図１と同じである。
【００４７】信号用電極１０６と電源用電極１０７は、
ＡＵ／Ｎｉ／Ｔｉの円形パターンから成る。信号用電極
１０６の直径は１００μｍ、電源用電極１０７の直径は
１００μｍ、信号用電極１０６と電源用電極１０７の間
隔を１００μｍとし格子状に配列した。信号と電源電極
の配分は電源電極の総面積比を図１０と同数に設定し
た。信号用電極１０６は２０個、電源用電極１０７は１
２５個で配列されている。信号電極数は、図１０の従来
例の約１．２倍と少ない。
ＡＵ／Ｎｉ／Ｔｉの円形パターンから成る。信号用電極
１０６の直径は１００μｍ、電源用電極１０７の直径は
１００μｍ、信号用電極１０６と電源用電極１０７の間
隔を１００μｍとし格子状に配列した。信号と電源電極
の配分は電源電極の総面積比を図１０と同数に設定し
た。信号用電極１０６は２０個、電源用電極１０７は１
２５個で配列されている。信号電極数は、図１０の従来
例の約１．２倍と少ない。
【００４８】図１２は、信号電極径を図１０の従来例の
１／２倍にし電源電極径を従来と同じ、または大きく設
定したときの信号電極数をプロットした図である。但
し、各電極パターンは信号電極と電源電極の間隔を信号
電極径とほぼ同等となるようにし算出した。その結果、
第１実施例では信号/電源電極面積比が１/４となり従来
の２倍の信号電極が取れる。
１／２倍にし電源電極径を従来と同じ、または大きく設
定したときの信号電極数をプロットした図である。但
し、各電極パターンは信号電極と電源電極の間隔を信号
電極径とほぼ同等となるようにし算出した。その結果、
第１実施例では信号/電源電極面積比が１/４となり従来
の２倍の信号電極が取れる。
【００４９】図１３は、図１１の従来例を基準とし、電
源電極面積Ｓに対する許容消費電力Ｐを図１３に示す式
により算出した図である。許容電流密度ｉと電源電圧Ｖ
は一定である。その結果、第１実施例ではチップ内電源
電極面積比が増加し従来の約１．６倍許容消費電力を向
上することができる。
源電極面積Ｓに対する許容消費電力Ｐを図１３に示す式
により算出した図である。許容電流密度ｉと電源電圧Ｖ
は一定である。その結果、第１実施例ではチップ内電源
電極面積比が増加し従来の約１．６倍許容消費電力を向
上することができる。
【００５０】図１４は、図１１の従来例を基準とし、電
極総面積Ｓに対するバンプ熱抵抗を図１４に示す式によ
り算出した図である。
極総面積Ｓに対するバンプ熱抵抗を図１４に示す式によ
り算出した図である。
【００５１】バンプ高さＺ(１００μｍ)と熱伝導率λ
(０．２３Ｗ/ｃｍ・℃)は一定とした。その結果、第１
実施例では電極総面積が約１．４倍となり従来の約０．
７倍バンプ熱抵抗を低減させることができる。
(０．２３Ｗ/ｃｍ・℃)は一定とした。その結果、第１
実施例では電極総面積が約１．４倍となり従来の約０．
７倍バンプ熱抵抗を低減させることができる。
【００５２】図１５は、図１１の従来例を基準とし、電
源電極面積に対するチップ最外バンプの熱疲労寿命Ｎｆ
を次に示すCoffin―Mansonの式より算出した図である。
源電極面積に対するチップ最外バンプの熱疲労寿命Ｎｆ
を次に示すCoffin―Mansonの式より算出した図である。
【００５３】
【数２】
【００５４】
【数３】
【００５５】計算条件を、熱サイクル温度差ΔＴ１３５
℃、周期１／ｆを１ｈｒ、バンプ高さＨ１００μｍ、素
子中心から最外バンプまでの距離ｄ８７５μｍ、素子と
基板の熱膨張係数差Δα１．８８／１０6と設定した。
その結果、第１実施例では電源電極面積が２倍となり従
来の約１１倍バンプ熱疲労寿命を向上させることができ
る。
℃、周期１／ｆを１ｈｒ、バンプ高さＨ１００μｍ、素
子中心から最外バンプまでの距離ｄ８７５μｍ、素子と
基板の熱膨張係数差Δα１．８８／１０6と設定した。
その結果、第１実施例では電源電極面積が２倍となり従
来の約１１倍バンプ熱疲労寿命を向上させることができ
る。
【００５６】本第１実施例によれば、半導体集積回路素
子１０２と配線基板１０３の信号用電極１０６と電源用
電極１０７が、図１に示すように信号用電極１０６より
電源用電極１０７の面積が大きく設定されていることに
より、図１３に示すようにチップ内電源電極面積比が増
加し電源電極の電流容量が増すため素子の許容消費電力
を従来の約１．６増加させることができる。
子１０２と配線基板１０３の信号用電極１０６と電源用
電極１０７が、図１に示すように信号用電極１０６より
電源用電極１０７の面積が大きく設定されていることに
より、図１３に示すようにチップ内電源電極面積比が増
加し電源電極の電流容量が増すため素子の許容消費電力
を従来の約１．６増加させることができる。
【００５７】また、図１に示すように小さい信号用電極
１０６と大きい電源用電極１０７を格子状に配置するこ
とにより、図１２に示すように信号と電源電極面積の比
が電源電極を大きくすることにより１/４にできるため
信号電極数を従来の約２倍にすることができる。
１０６と大きい電源用電極１０７を格子状に配置するこ
とにより、図１２に示すように信号と電源電極面積の比
が電源電極を大きくすることにより１/４にできるため
信号電極数を従来の約２倍にすることができる。
【００５８】更に、図１及び図１２に示すように電源電
極の面積を大きく設定し且つ電極数を多く配置すること
により、図１４に示すように電極総面積を約１．４倍に
できるため熱抵抗を従来の０．７倍低くすることができ
る。そのため、素子の放熱効率を向上させることができ
る。
極の面積を大きく設定し且つ電極数を多く配置すること
により、図１４に示すように電極総面積を約１．４倍に
できるため熱抵抗を従来の０．７倍低くすることができ
る。そのため、素子の放熱効率を向上させることができ
る。
【００５９】図２及び図３に示すように、信号用電極１
０６径をｄ１(ここでは１００μｍ)、電源用電極１０７
径をｄ２(ここでは２００μｍ)、半田バンプ(１)１０４
の中心径をｄ１’(ここでは１４０μｍ)、半田バンプ
(２)１０５の中心径をｄ２’(ここでは２００μｍ)、半
田バンプ(１)１０４の中心方向からの曲率半径をρ１
(ここでは７０μｍ)、半田バンプ(２)１０５の中心方向
からの曲率半径をρ２(ここでは∞)として、半田バンプ
の単位面積当たりの面積を小さくすることにより、及び
半田バンプ(１)１０４と(２)１０５の形状をｄ１’ーｄ
１≧ｄ２’ーｄ２または１／ρ１≧１／ρ２の関係にす
ることにより、半田バンプの高さの違いから発生する半
田バンプの横広がりを半田バンプ(２)１０５の中心径を
電極径と同じにすることで従来の１/２倍に抑えること
ができるため半田バンプの接続不良を回避することがで
き且つ電極径の大きい半田バンプの形状が円柱型となり
応力の集中を緩和できるため接続強度を向上させること
ができる。つまり、半田バンプ(１)１０４と信号用電極
１０６の差は４０μｍ、半田バンプ(２)１０５と電源用
電極１０７の差は０μｍであり、ｄ１’ーｄ１≧ｄ２’
ーｄ２の関係を満たしている。半田バンプ(１)１０４の
曲率半径の逆数は０．０１４２・・、半田バンプ(２)１
０５の曲率半径の逆数は０であり１／ρ１≧１／ρ２の
関係を満たしている。
０６径をｄ１(ここでは１００μｍ)、電源用電極１０７
径をｄ２(ここでは２００μｍ)、半田バンプ(１)１０４
の中心径をｄ１’(ここでは１４０μｍ)、半田バンプ
(２)１０５の中心径をｄ２’(ここでは２００μｍ)、半
田バンプ(１)１０４の中心方向からの曲率半径をρ１
(ここでは７０μｍ)、半田バンプ(２)１０５の中心方向
からの曲率半径をρ２(ここでは∞)として、半田バンプ
の単位面積当たりの面積を小さくすることにより、及び
半田バンプ(１)１０４と(２)１０５の形状をｄ１’ーｄ
１≧ｄ２’ーｄ２または１／ρ１≧１／ρ２の関係にす
ることにより、半田バンプの高さの違いから発生する半
田バンプの横広がりを半田バンプ(２)１０５の中心径を
電極径と同じにすることで従来の１/２倍に抑えること
ができるため半田バンプの接続不良を回避することがで
き且つ電極径の大きい半田バンプの形状が円柱型となり
応力の集中を緩和できるため接続強度を向上させること
ができる。つまり、半田バンプ(１)１０４と信号用電極
１０６の差は４０μｍ、半田バンプ(２)１０５と電源用
電極１０７の差は０μｍであり、ｄ１’ーｄ１≧ｄ２’
ーｄ２の関係を満たしている。半田バンプ(１)１０４の
曲率半径の逆数は０．０１４２・・、半田バンプ(２)１
０５の曲率半径の逆数は０であり１／ρ１≧１／ρ２の
関係を満たしている。
【００６０】上記本第１実施例によれば、半田バンプの
接続不良を回避できる効果がある。また、従来と比較す
ると半導体集積回路素子１０２内の信号電極数を約２倍
増大でき且つ素子の許容消費電力を約１．６倍増大で
き、バンプの熱抵抗を約０．７倍低減でき素子の放熱効
率を上げることができる効果がある。
接続不良を回避できる効果がある。また、従来と比較す
ると半導体集積回路素子１０２内の信号電極数を約２倍
増大でき且つ素子の許容消費電力を約１．６倍増大で
き、バンプの熱抵抗を約０．７倍低減でき素子の放熱効
率を上げることができる効果がある。
【００６１】なお、図２１に示すように部分的に電源用
電極を信号用電極と同サイズにすることにより、信号電
極数をさらに増加させることが可能である。
電極を信号用電極と同サイズにすることにより、信号電
極数をさらに増加させることが可能である。
【００６２】図１６は本発明による第２実施例の半導体
装置の断面及び平面図である。図１６において、半導体
装置２０１の構成は、第１実施例と同様である。
装置の断面及び平面図である。図１６において、半導体
装置２０１の構成は、第１実施例と同様である。
【００６３】半導体集積回路素子２０２は、２．５ｍｍ
□のＧａＡｓから成る。半導体集積回路素子２０２に
は、メモリや論理集積回路、回路の電源などの配線層２
０８が形成されている。配線層２０８は、Ａｌから成
る。配線層２０８の表面には、信号用電極２０６と電源
用電極２０７が形成されている。
□のＧａＡｓから成る。半導体集積回路素子２０２に
は、メモリや論理集積回路、回路の電源などの配線層２
０８が形成されている。配線層２０８は、Ａｌから成
る。配線層２０８の表面には、信号用電極２０６と電源
用電極２０７が形成されている。
【００６４】配線基板２０３は、３ｍｍ□のＡｌＮから
成る。配線基板２０３表面には、信号用電極２０６と電
源用電極２０７が形成されている。
成る。配線基板２０３表面には、信号用電極２０６と電
源用電極２０７が形成されている。
【００６５】信号用電極２０６は、ＡＵ／Ｎｉ／Ｔｉの
円形パターンから成る。電源用電極２０７は、ＡＵ／Ｎ
ｉ／Ｔｉの楕円形パターンから成る。信号用電極２０６
の直径は１００μｍ、電源用電極２０７の大きさは１０
０μｍ×３３０μｍで面積は信号用電極２０６の４倍に
設定した。信号用電極２０６と電源用電極２０７の間隔
を１００μｍとし格子状に配列した。信号用電極２０６
は４５個、電源用電極２０７は４６個で配列されてい
る。
円形パターンから成る。電源用電極２０７は、ＡＵ／Ｎ
ｉ／Ｔｉの楕円形パターンから成る。信号用電極２０６
の直径は１００μｍ、電源用電極２０７の大きさは１０
０μｍ×３３０μｍで面積は信号用電極２０６の４倍に
設定した。信号用電極２０６と電源用電極２０７の間隔
を１００μｍとし格子状に配列した。信号用電極２０６
は４５個、電源用電極２０７は４６個で配列されてい
る。
【００６６】半田バンプ(１)２０４(２)２０５の材質
は、Ａｕ−２０％Ｓｎから成る。ホトリソグラフィによ
って選択的にメッキすることによって、配線基板２０３
の信号用電極２０６と電源用電極２０７の上に形成し
た。素子２０２と配線基板２０３の接続後の半田バンプ
高さは、１００μｍである。
は、Ａｕ−２０％Ｓｎから成る。ホトリソグラフィによ
って選択的にメッキすることによって、配線基板２０３
の信号用電極２０６と電源用電極２０７の上に形成し
た。素子２０２と配線基板２０３の接続後の半田バンプ
高さは、１００μｍである。
【００６７】第２実施例の半導体装置フリップチップ実
装プロセスは第１実施例と同様である。但し、半田バン
プ形成工程の電源電極上に形成する蒸着バンプは、電源
電極の面積が信号電極の４倍であることから、第１実施
例と同様に半田バンプの体積比を６０％で加工すれば良
い。
装プロセスは第１実施例と同様である。但し、半田バン
プ形成工程の電源電極上に形成する蒸着バンプは、電源
電極の面積が信号電極の４倍であることから、第１実施
例と同様に半田バンプの体積比を６０％で加工すれば良
い。
【００６８】本第２実施例によれば、半導体集積回路素
子２０２と配線基板２０３の信号用電極２０６と電源用
電極２０７が、図１６に示すように信号用電極２０６よ
り電源用電極２０７の面積が大きく設定されていること
により、図１３に示すようにチップ内電源電極面積比が
増加し電源電極の電流容量増すため素子の許容消費電力
を従来の約１．６増加させることができる。
子２０２と配線基板２０３の信号用電極２０６と電源用
電極２０７が、図１６に示すように信号用電極２０６よ
り電源用電極２０７の面積が大きく設定されていること
により、図１３に示すようにチップ内電源電極面積比が
増加し電源電極の電流容量増すため素子の許容消費電力
を従来の約１．６増加させることができる。
【００６９】また、図１６に示すように小さい信号用電
極２０６と大きい電源用電極２０７を格子状に配置する
ことにより、図１２に示すように信号と電源電極面積の
比が電源電極を大きくすることにより１/４にできるた
め信号電極数を従来の約２．３倍にすることができる。
つまり、電源電極を細長くすることにより細くした方向
に電極が多くとれる。
極２０６と大きい電源用電極２０７を格子状に配置する
ことにより、図１２に示すように信号と電源電極面積の
比が電源電極を大きくすることにより１/４にできるた
め信号電極数を従来の約２．３倍にすることができる。
つまり、電源電極を細長くすることにより細くした方向
に電極が多くとれる。
【００７０】更に、図１６及び図１２に示すように電源
電極の面積を大きく設定し且つ電極数を多く配置するこ
とにより、図１４に示すように電極総面積を従来の約
１．６倍にできるため熱抵抗を従来の０．６５倍低くす
ることができる。そのため、素子の放熱効率を向上させ
ることができる。
電極の面積を大きく設定し且つ電極数を多く配置するこ
とにより、図１４に示すように電極総面積を従来の約
１．６倍にできるため熱抵抗を従来の０．６５倍低くす
ることができる。そのため、素子の放熱効率を向上させ
ることができる。
【００７１】図１６に詳細は示していないが、信号用電
極２０６径をｄ１(ここでは１００μｍ)、電源用電極２
０７幅をｄ２(ここでは３３０μｍ)、半田バンプ(１)２
０４の中心径をｄ１’(ここでは１４０μｍ)、半田バン
プ(２)２０５の中心幅をｄ２’(ここでは３３０μｍ)、
半田バンプ(１)２０４の中心方向からの曲率半径をρ１
(ここでは７０μｍ)、半田バンプ(２)２０５の中心方向
からの曲率半径をρ２(ここでは∞)として、半田バンプ
(１)２０４と(２)２０５の形状をｄ１’ーｄ１≧ｄ２’
ーｄ２または１／ρ１≧１／ρ２の関係にすることによ
り、半田バンプの高さの違いから発生する半田バンプの
横広がりを半田バンプ(２)２０５の中心径を電極径と同
じにすることで従来の１/２倍に抑えることができるた
め半田バンプの接続不良を回避することができ且つ電極
径の大きい半田バンプの形状が円柱型となり応力の集中
を緩和できるため接続強度を向上させることができる。
つまり、半田バンプ(１)２０４と信号用電極２０６の差
は４０μｍ、半田バンプ(２)２０５と電源用電極２０７
の差は０μｍであり、ｄ１’ーｄ１≧ｄ２’ーｄ２の関
係を満たしている。半田バンプ(１)２０４の曲率半径の
逆数は０．０１４２・・、半田バンプ(２)２０５の曲率
半径の逆数は０であり１／ρ１≧１／ρ２の関係を満た
している。
極２０６径をｄ１(ここでは１００μｍ)、電源用電極２
０７幅をｄ２(ここでは３３０μｍ)、半田バンプ(１)２
０４の中心径をｄ１’(ここでは１４０μｍ)、半田バン
プ(２)２０５の中心幅をｄ２’(ここでは３３０μｍ)、
半田バンプ(１)２０４の中心方向からの曲率半径をρ１
(ここでは７０μｍ)、半田バンプ(２)２０５の中心方向
からの曲率半径をρ２(ここでは∞)として、半田バンプ
(１)２０４と(２)２０５の形状をｄ１’ーｄ１≧ｄ２’
ーｄ２または１／ρ１≧１／ρ２の関係にすることによ
り、半田バンプの高さの違いから発生する半田バンプの
横広がりを半田バンプ(２)２０５の中心径を電極径と同
じにすることで従来の１/２倍に抑えることができるた
め半田バンプの接続不良を回避することができ且つ電極
径の大きい半田バンプの形状が円柱型となり応力の集中
を緩和できるため接続強度を向上させることができる。
つまり、半田バンプ(１)２０４と信号用電極２０６の差
は４０μｍ、半田バンプ(２)２０５と電源用電極２０７
の差は０μｍであり、ｄ１’ーｄ１≧ｄ２’ーｄ２の関
係を満たしている。半田バンプ(１)２０４の曲率半径の
逆数は０．０１４２・・、半田バンプ(２)２０５の曲率
半径の逆数は０であり１／ρ１≧１／ρ２の関係を満た
している。
【００７２】上記本第２実施例によれば、半田バンプの
接続不良を回避できる効果がある。また、従来と比較す
ると半導体集積回路素子２０２内の信号電極数を約２．
３倍増大でき且つ素子の許容消費電力を約１．６倍増大
でき、バンプの熱抵抗を約０．６５倍低減でき素子の放
熱効率を上げることができる効果がある。
接続不良を回避できる効果がある。また、従来と比較す
ると半導体集積回路素子２０２内の信号電極数を約２．
３倍増大でき且つ素子の許容消費電力を約１．６倍増大
でき、バンプの熱抵抗を約０．６５倍低減でき素子の放
熱効率を上げることができる効果がある。
【００７３】図１７は本発明による第３実施例の半導体
装置の断面及び平面図である。図１７において、半導体
装置３０１の構成は、第１実施例と同様である。
装置の断面及び平面図である。図１７において、半導体
装置３０１の構成は、第１実施例と同様である。
【００７４】半導体集積回路素子３０２は、２．５ｍｍ
□の単結晶Ｓｉから成る。半導体集積回路素子３０２に
は、メモリや論理集積回路、回路の電源などの配線層３
０８が形成されている。配線層３０８は、Ａｌから成
る。配線層３０８の表面には、信号用電極３０６と電源
用電極３０７が形成されている。
□の単結晶Ｓｉから成る。半導体集積回路素子３０２に
は、メモリや論理集積回路、回路の電源などの配線層３
０８が形成されている。配線層３０８は、Ａｌから成
る。配線層３０８の表面には、信号用電極３０６と電源
用電極３０７が形成されている。
【００７５】配線基板３０３は、３ｍｍ□のＳｉＣから
成る。配線基板３０３表面には、信号用電極３０６と電
源用電極３０７が形成されている。
成る。配線基板３０３表面には、信号用電極３０６と電
源用電極３０７が形成されている。
【００７６】信号用電極３０６は、ＡＵ／Ｎｉ／Ｔｉの
円形パターンから成る。電源用電極３０７は、ＡＵ／Ｎ
ｉ／Ｔｉの十字形パターンから成る。信号用電極３０６
の直径は１００μｍ、電源用電極３０７は３３０μｍ×
３３０μｍの四隅を１２０μｍの円弧で削った形状で面
積は信号用電極３０６の６．５倍に設定した。信号用電
極３０６と電源用電極３０７の間隔を１００μｍとし格
子状に配列した。信号用電極３０６は６０個、電源用電
極３０７は２５個で配列されている。
円形パターンから成る。電源用電極３０７は、ＡＵ／Ｎ
ｉ／Ｔｉの十字形パターンから成る。信号用電極３０６
の直径は１００μｍ、電源用電極３０７は３３０μｍ×
３３０μｍの四隅を１２０μｍの円弧で削った形状で面
積は信号用電極３０６の６．５倍に設定した。信号用電
極３０６と電源用電極３０７の間隔を１００μｍとし格
子状に配列した。信号用電極３０６は６０個、電源用電
極３０７は２５個で配列されている。
【００７７】半田バンプ(１)３０４(２)３０５の材質
は、Ｐｂ−５％Ｓｎから成る。メタルマスクまたはホト
リソグラフィによって選択的に蒸着することによって、
配線基板３０３の信号用電極３０６と電源用電極３０７
の上に形成した。素子と配線基板３０３の接続後の半田
バンプ高さは、１００μｍである。
は、Ｐｂ−５％Ｓｎから成る。メタルマスクまたはホト
リソグラフィによって選択的に蒸着することによって、
配線基板３０３の信号用電極３０６と電源用電極３０７
の上に形成した。素子と配線基板３０３の接続後の半田
バンプ高さは、１００μｍである。
【００７８】第３実施例の半導体装置フリップチップ実
装プロセスは第１実施例と同様である。但し、半田バン
プ形成工程の電源電極上に形成する蒸着バンプは、電源
電極の面積が信号電極の６．５倍であることから、次の
ように求めた。図８におけるＨ＝５０μｍのｄ＝５０μ
ｍで体積比１００％時のバンプ高さに対応するｄ＝１０
０と１５０μｍでの体積比を見ると約５０％であること
が分かる。ｄ＝５０に対する面積はｄ＝１００と１５０
μｍでそれぞれ４倍、９倍である。本第３実施例では、
ｄ＝１００と１５０μｍの間に位置する６．５倍である
ため蒸着バンプの体積比を約５０％に設定すれば良い。
装プロセスは第１実施例と同様である。但し、半田バン
プ形成工程の電源電極上に形成する蒸着バンプは、電源
電極の面積が信号電極の６．５倍であることから、次の
ように求めた。図８におけるＨ＝５０μｍのｄ＝５０μ
ｍで体積比１００％時のバンプ高さに対応するｄ＝１０
０と１５０μｍでの体積比を見ると約５０％であること
が分かる。ｄ＝５０に対する面積はｄ＝１００と１５０
μｍでそれぞれ４倍、９倍である。本第３実施例では、
ｄ＝１００と１５０μｍの間に位置する６．５倍である
ため蒸着バンプの体積比を約５０％に設定すれば良い。
【００７９】本第３実施例によれば、半導体集積回路素
子３０２と配線基板３０３の信号用電極３０６と電源用
電極３０７が、図１７に示すように信号用電極３０６よ
り電源用電極３０７の面積が大きく設定されていること
により、図１３に示すようにチップ内電源電極面積比が
増加し電源電極の電流容量増すため素子の許容消費電力
を従来の約１．６増加させることができる。
子３０２と配線基板３０３の信号用電極３０６と電源用
電極３０７が、図１７に示すように信号用電極３０６よ
り電源用電極３０７の面積が大きく設定されていること
により、図１３に示すようにチップ内電源電極面積比が
増加し電源電極の電流容量増すため素子の許容消費電力
を従来の約１．６増加させることができる。
【００８０】また、面積の異なる信号用電極３０６と電
源用電極３０７を混在させて配列させることにより、図
１７に示すように小さい信号用電極３０６と大きい電源
用電極３０７を格子状に配置することにより、図１２に
示すように信号と電源電極面積の比が電源電極を大きく
し１/６．５にできるため信号電極数を従来の約３倍に
することができる。十字パターン電源用電極３０７は信
号用電極３０６周辺を覆う構造としてあるので信号の安
定性に優れている。
源用電極３０７を混在させて配列させることにより、図
１７に示すように小さい信号用電極３０６と大きい電源
用電極３０７を格子状に配置することにより、図１２に
示すように信号と電源電極面積の比が電源電極を大きく
し１/６．５にできるため信号電極数を従来の約３倍に
することができる。十字パターン電源用電極３０７は信
号用電極３０６周辺を覆う構造としてあるので信号の安
定性に優れている。
【００８１】更に、図１７及び図１２に示すように電源
電極の面積を大きく設定し且つ電極数を多く配置するこ
とにより、図１４に示すように電極総面積を約１．５倍
にできるため熱抵抗を従来の０．６５倍低くすることが
できる。そのため、素子の放熱効率を向上させることが
できる。
電極の面積を大きく設定し且つ電極数を多く配置するこ
とにより、図１４に示すように電極総面積を約１．５倍
にできるため熱抵抗を従来の０．６５倍低くすることが
できる。そのため、素子の放熱効率を向上させることが
できる。
【００８２】図１７に詳細は示していないが、信号用電
極３０６径をｄ１(ここでは１００μｍ)、電源用電極３
０７幅をｄ２(ここでは２９０μｍ)、半田バンプ(１)３
０４の中心径をｄ１’(ここでは１４０μｍ)、半田バン
プ(２)３０５の中心幅をｄ２’(ここでは２９０μｍ)、
半田バンプ(１)３０４の中心方向からの曲率半径をρ１
(ここでは７０μｍ)、半田バンプ(２)３０５の中心方向
からの曲率半径をρ２(ここでは∞)として、半田バンプ
(１)３０４と(２)３０５の形状をｄ１’ーｄ１≧ｄ２’
ーｄ２または１／ρ１≧１／ρ２の関係にすることによ
り、半田バンの高さの違いから発生する半田バンプの横
広がりを半田バンプ(２)３０５の中心径を電極径と同じ
にすることで従来の１/２倍に抑えることができるため
半田バンプの接続不良を回避することができ且つ電極径
の大きい半田バンプの形状が円柱型となり応力の集中を
緩和できるため接続強度を向上させることができる。つ
まり、半田バンプ(１)３０４と信号用電極３０６の差４
０μｍは、半田バンプ(２)３０５と電源用電極３０７の
差は０μｍであり、ｄ１’ーｄ１≧ｄ２’ーｄ２の関係
を満たしている。半田バンプ(１)３０４の曲率半径の逆
数は０．０１４２・・、半田バンプ(２)３０５の曲率半
径の逆数は０であり１／ρ１≧１／ρ２の関係を満たし
ている。
極３０６径をｄ１(ここでは１００μｍ)、電源用電極３
０７幅をｄ２(ここでは２９０μｍ)、半田バンプ(１)３
０４の中心径をｄ１’(ここでは１４０μｍ)、半田バン
プ(２)３０５の中心幅をｄ２’(ここでは２９０μｍ)、
半田バンプ(１)３０４の中心方向からの曲率半径をρ１
(ここでは７０μｍ)、半田バンプ(２)３０５の中心方向
からの曲率半径をρ２(ここでは∞)として、半田バンプ
(１)３０４と(２)３０５の形状をｄ１’ーｄ１≧ｄ２’
ーｄ２または１／ρ１≧１／ρ２の関係にすることによ
り、半田バンの高さの違いから発生する半田バンプの横
広がりを半田バンプ(２)３０５の中心径を電極径と同じ
にすることで従来の１/２倍に抑えることができるため
半田バンプの接続不良を回避することができ且つ電極径
の大きい半田バンプの形状が円柱型となり応力の集中を
緩和できるため接続強度を向上させることができる。つ
まり、半田バンプ(１)３０４と信号用電極３０６の差４
０μｍは、半田バンプ(２)３０５と電源用電極３０７の
差は０μｍであり、ｄ１’ーｄ１≧ｄ２’ーｄ２の関係
を満たしている。半田バンプ(１)３０４の曲率半径の逆
数は０．０１４２・・、半田バンプ(２)３０５の曲率半
径の逆数は０であり１／ρ１≧１／ρ２の関係を満たし
ている。
【００８３】上記本第３実施例によれば、半田バンプの
接続不良を回避できる効果がある。また、従来と比較す
ると半導体集積回路素子３０２内の信号電極数を約３倍
増大でき且つ素子の許容消費電力を約１．６倍増大で
き、バンプの熱抵抗を約０．６５倍低減でき素子の放熱
効率を上げることができる効果がある。
接続不良を回避できる効果がある。また、従来と比較す
ると半導体集積回路素子３０２内の信号電極数を約３倍
増大でき且つ素子の許容消費電力を約１．６倍増大で
き、バンプの熱抵抗を約０．６５倍低減でき素子の放熱
効率を上げることができる効果がある。
【００８４】図１８は本発明による第４実施例の半導体
装置の断面及び平面図である。図１８において、半導体
装置４０１は、半導体光素子４０２と、配線基板４０３
と、半田バンプ(１)４０４と、半田バンプ(２)４０５を
備えている。半導体光素子４０２は少なくとも二つの電
極を有し、そのｐ電極４０６とｎ電極４０７は、配線基
板４０３のｐ用電極４０６とｎ用電極４０７のそれぞれ
と半田バンプ(１)４０４と半田バンプ(２)４０５によっ
て接続されている。
装置の断面及び平面図である。図１８において、半導体
装置４０１は、半導体光素子４０２と、配線基板４０３
と、半田バンプ(１)４０４と、半田バンプ(２)４０５を
備えている。半導体光素子４０２は少なくとも二つの電
極を有し、そのｐ電極４０６とｎ電極４０７は、配線基
板４０３のｐ用電極４０６とｎ用電極４０７のそれぞれ
と半田バンプ(１)４０４と半田バンプ(２)４０５によっ
て接続されている。
【００８５】半導体光素子４０２は、例えば、ホトダイ
オードから成る。その例は、図１９に示すように０．５
ｍｍ×１ｍｍのＩｎＧａＡｓ系ｐｉｎ型のホトダイオー
ドである。表面には、ｐ電極４０６とｎ電極４０７が形
成されている。ｎ電極４０７は、ｐ電極４０６に流れる
信号の安定化を図るためｐ電極４０６より大きい。素子
のアレイ間隔は２５０μｍでｐ電極４０６とｎ電極４０
７のピッチは１２５μｍある。また、図２０に半導体光
素子４０２の回路図を示す。モノリシックに形成された
ホトダイオードは２５０μｍ間隔で配列されており、ｎ
電極４０７は共通電極としている。各ホトダイオードに
入射した光によりｎ電極４０７からｐ電極４０６に光起
電力が発生する。
オードから成る。その例は、図１９に示すように０．５
ｍｍ×１ｍｍのＩｎＧａＡｓ系ｐｉｎ型のホトダイオー
ドである。表面には、ｐ電極４０６とｎ電極４０７が形
成されている。ｎ電極４０７は、ｐ電極４０６に流れる
信号の安定化を図るためｐ電極４０６より大きい。素子
のアレイ間隔は２５０μｍでｐ電極４０６とｎ電極４０
７のピッチは１２５μｍある。また、図２０に半導体光
素子４０２の回路図を示す。モノリシックに形成された
ホトダイオードは２５０μｍ間隔で配列されており、ｎ
電極４０７は共通電極としている。各ホトダイオードに
入射した光によりｎ電極４０７からｐ電極４０６に光起
電力が発生する。
【００８６】配線基板４０３は、１ｍｍ×１．５ｍｍの
ＧａＡｓ系ＩＣまたはＡｌＮから成る。配線基板４０３
表面には、ｐ用電極４０６とｎ用電極４０７が形成され
ている。
ＧａＡｓ系ＩＣまたはＡｌＮから成る。配線基板４０３
表面には、ｐ用電極４０６とｎ用電極４０７が形成され
ている。
【００８７】ｐ電極４０６は、ＡＵ／Ｎｉ／Ｔｉの円形
パターンから成る。ｎ電極４０７は、ＡＵ／Ｎｉ／Ｔｉ
の楕円形パターンから成る。ｐ電極４０６の直径は５０
μｍ、ｎ電極４０７は１００μｍ×２００μｍ、ｐ電極
４０６とｎ電極４０７の間隔を５０μｍとし交互に２列
配列した。ｎ電極の面積はｐ電極の約１０倍である。
パターンから成る。ｎ電極４０７は、ＡＵ／Ｎｉ／Ｔｉ
の楕円形パターンから成る。ｐ電極４０６の直径は５０
μｍ、ｎ電極４０７は１００μｍ×２００μｍ、ｐ電極
４０６とｎ電極４０７の間隔を５０μｍとし交互に２列
配列した。ｎ電極の面積はｐ電極の約１０倍である。
【００８８】半田バンプ(１)４０４(２)４０５の材質
は、Ｐｂ−５％Ｓｎから成る。メタルマスクまたはホト
リソグラフィによって選択的に蒸着することによって、
配線基板４０３のｐ用電極４０６とｎ用電極４０７の上
に形成した。素子と配線基板４０３の接続後の半田バン
プ高さは、３０μｍである。
は、Ｐｂ−５％Ｓｎから成る。メタルマスクまたはホト
リソグラフィによって選択的に蒸着することによって、
配線基板４０３のｐ用電極４０６とｎ用電極４０７の上
に形成した。素子と配線基板４０３の接続後の半田バン
プ高さは、３０μｍである。
【００８９】第４実施例の半導体装置フリップチップ実
装プロセスは第１実施例と同様である。但し、半田バン
プ形成工程のｎ電極上に形成する蒸着バンプは、ｎ電極
の面積がｐ電極の約１０倍であることから、次のように
求めた。図８におけるＨ＝５０μｍのｄ＝５０μｍで体
積比１００％時のバンプ高さに対応するｄ＝１５０μｍ
での体積比を見ると約５０％であることが分かる。ｄ＝
５０に対する面積はｄ＝１５０μｍで９倍である。本第
４実施例では、ｄ＝１５０μｍに近く１０倍であるため
蒸着バンプの体積比を約５０％に設定すれば良い。
装プロセスは第１実施例と同様である。但し、半田バン
プ形成工程のｎ電極上に形成する蒸着バンプは、ｎ電極
の面積がｐ電極の約１０倍であることから、次のように
求めた。図８におけるＨ＝５０μｍのｄ＝５０μｍで体
積比１００％時のバンプ高さに対応するｄ＝１５０μｍ
での体積比を見ると約５０％であることが分かる。ｄ＝
５０に対する面積はｄ＝１５０μｍで９倍である。本第
４実施例では、ｄ＝１５０μｍに近く１０倍であるため
蒸着バンプの体積比を約５０％に設定すれば良い。
【００９０】本第４実施例によれば、図１８に示すよう
に直径５０μｍのｐ電極４０６と大きいｎ電極４０７を
交互に２列配置することにより、信号電極数を従来より
増加することができる。
に直径５０μｍのｐ電極４０６と大きいｎ電極４０７を
交互に２列配置することにより、信号電極数を従来より
増加することができる。
【００９１】図１８に詳細は示していないが、ｐ電極４
０６径をｄ１(ここでは５０μｍ)、ｎ電極４０７幅をｄ
２(ここでは１００μｍ)、半田バンプ(１)４０４の中心
径をｄ１’(ここでは６０μｍ)、半田バンプ(２)４０５
の中心幅をｄ２’(ここでは１００μｍ)、半田バンプ
(１)４０４の中心方向からの曲率半径をρ１(ここでは
３０μｍ)、半田バンプ(２)４０５の中心方向からの曲
率半径をρ２(ここでは∞)として、半田バンプ(１)４０
４と(２)４０５の形状をｄ１’ーｄ１≧ｄ２’ーｄ２ま
たは１／ρ１≧１／ρ２の関係にすることにより、半田
バンプの高さの違いから発生する半田バンプの横広がり
を半田バンプ(２)４０５の中心径を電極径と同じにする
ことで従来の１/２倍に抑えることができるため半田バ
ンプの接続不良を回避することができ且つ電極径の大き
い半田バンプの形状が円柱型となり応力の集中を緩和で
きるため接続強度を向上させることができる。つまり、
半田バンプ(１)４０４とｐ電極４０６の差は１０μｍ、
半田バンプ(２)４０５とｎ電極４０７の差は０μｍであ
り、ｄ１’ーｄ１≧ｄ２’ーｄ２の関係を満たしてい
る。半田バンプ(１)４０４の曲率半径の逆数は０．０３
３３・・、半田バンプ(２)４０５の曲率半径の逆数は０
であり１／ρ１≧１／ρ２の関係を満たしている。
０６径をｄ１(ここでは５０μｍ)、ｎ電極４０７幅をｄ
２(ここでは１００μｍ)、半田バンプ(１)４０４の中心
径をｄ１’(ここでは６０μｍ)、半田バンプ(２)４０５
の中心幅をｄ２’(ここでは１００μｍ)、半田バンプ
(１)４０４の中心方向からの曲率半径をρ１(ここでは
３０μｍ)、半田バンプ(２)４０５の中心方向からの曲
率半径をρ２(ここでは∞)として、半田バンプ(１)４０
４と(２)４０５の形状をｄ１’ーｄ１≧ｄ２’ーｄ２ま
たは１／ρ１≧１／ρ２の関係にすることにより、半田
バンプの高さの違いから発生する半田バンプの横広がり
を半田バンプ(２)４０５の中心径を電極径と同じにする
ことで従来の１/２倍に抑えることができるため半田バ
ンプの接続不良を回避することができ且つ電極径の大き
い半田バンプの形状が円柱型となり応力の集中を緩和で
きるため接続強度を向上させることができる。つまり、
半田バンプ(１)４０４とｐ電極４０６の差は１０μｍ、
半田バンプ(２)４０５とｎ電極４０７の差は０μｍであ
り、ｄ１’ーｄ１≧ｄ２’ーｄ２の関係を満たしてい
る。半田バンプ(１)４０４の曲率半径の逆数は０．０３
３３・・、半田バンプ(２)４０５の曲率半径の逆数は０
であり１／ρ１≧１／ρ２の関係を満たしている。
【００９２】上記本第４実施例によれば、従来と比較す
ると半田バンプの接続不良を回避でき且つ半導体光素子
４０２内の信号電極数を増大できる効果がある。
ると半田バンプの接続不良を回避でき且つ半導体光素子
４０２内の信号電極数を増大できる効果がある。
【００９３】
【発明の効果】本発明によれば、以上説明したように信
号用電極の面積当たりの半田バンプ(１)の体積より電源
用電極の面積当たりの半田バンプ(２)の体積が少なく設
定することは、接続不良の回避及び接続強度を向上させ
る効果がある。 半田バンプ(１)と(２)の形状をｄ１’
ーｄ１≧ｄ２’ーｄ２または１／ρ１≧１／ρ２の関係
にすることは、接続不良の回避及び接続強度を向上させ
る効果がある。
号用電極の面積当たりの半田バンプ(１)の体積より電源
用電極の面積当たりの半田バンプ(２)の体積が少なく設
定することは、接続不良の回避及び接続強度を向上させ
る効果がある。 半田バンプ(１)と(２)の形状をｄ１’
ーｄ１≧ｄ２’ーｄ２または１／ρ１≧１／ρ２の関係
にすることは、接続不良の回避及び接続強度を向上させ
る効果がある。
【００９４】面積の異なる信号用電極と電源用電極を半
導体集積回路素子内の行と列において、交互に配列させ
ることは、信号電極数及び素子の放熱効率を向上させる
効果がある。また、素子の許容消費電力の向上に優れた
効果がある。
導体集積回路素子内の行と列において、交互に配列させ
ることは、信号電極数及び素子の放熱効率を向上させる
効果がある。また、素子の許容消費電力の向上に優れた
効果がある。
【図１】本発明による第１実施例を示す半導体装置の断
面及び平面図である。
面及び平面図である。
【図２】本発明による第１実施例を示す半導体装置の拡
大図である。
大図である。
【図３】本発明による第１実施例を示す半導体装置の拡
大図である。
大図である。
【図４】従来例を示す半導体装置のフリップチップ実装
プロセス図である。
プロセス図である。
【図５】本発明によるウェットバック後のバンプ高さの
電極径依存性を示す図である。
電極径依存性を示す図である。
【図６】本発明による蒸着バンプ高さとウェットバック
後のバンプ高さ比の蒸着バンプ高さ径依存性を示す図で
ある。
後のバンプ高さ比の蒸着バンプ高さ径依存性を示す図で
ある。
【図７】本発明によるウェットバック後のバンプ高さの
単位面積当たりの蒸着半田体積依存性を示す図である。
単位面積当たりの蒸着半田体積依存性を示す図である。
【図８】本発明によるウェットバック後のバンプ高さの
単位面積当たりの蒸着半田体積依存性を示す図である。
単位面積当たりの蒸着半田体積依存性を示す図である。
【図９】本発明による第１実施例の半導体装置のフリッ
プチップ実装プロセス図である。
プチップ実装プロセス図である。
【図１０】従来例を示す半導体装置の断面及び平面図で
ある。
ある。
【図１１】従来例を示す小径電極半導体装置の断面及び
平面図である。
平面図である。
【図１２】本発明と従来例との信号電極数の比較図であ
る。
る。
【図１３】本発明と従来例との許容消費電力の比較図で
ある。
ある。
【図１４】本発明と従来例とのバンプ熱抵抗の比較図で
ある。
ある。
【図１５】本発明と従来例との熱疲労寿命の比較図であ
る。
る。
【図１６】本発明による第２実施例を示す半導体装置の
断面及び平面図である。
断面及び平面図である。
【図１７】本発明による第３実施例を示す半導体装置の
断面及び平面図である。
断面及び平面図である。
【図１８】本発明による第４実施例を示す半導体装置の
断面及び平面図である。
断面及び平面図である。
【図１９】本発明による第４実施例の半導体光素子の概
略図である。
略図である。
【図２０】本発明による第４実施例の半導体光素子の回
路図である。
路図である。
【図２１】本発明による第１実施例を変形させた半導体
装置の断面及び平面図である。
装置の断面及び平面図である。
１０１、２０１、３０１、４０１…半導体装置、１０
２、２０２、３０２…半導体集積回路、１０３、２０
３、３０３、４０３…配線基板、１０４、２０４、３０
４、４０４…半田バンプ(１)、１０５、２０５、３０
５、４０５…半田バンプ(２)、１０６、２０６、３０６
…信号用電極、１０７、２０７、３０７…電源用電極、
１０８、２０８、３０８…配線層、４０２…半導体光素
子、４０６…ｐ電極、４０７…ｎ電極。
２、２０２、３０２…半導体集積回路、１０３、２０
３、３０３、４０３…配線基板、１０４、２０４、３０
４、４０４…半田バンプ(１)、１０５、２０５、３０
５、４０５…半田バンプ(２)、１０６、２０６、３０６
…信号用電極、１０７、２０７、３０７…電源用電極、
１０８、２０８、３０８…配線層、４０２…半導体光素
子、４０６…ｐ電極、４０７…ｎ電極。
フロントページの続き (72)発明者 以頭 博之 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭61−159745（ＪＰ，Ａ) 特開 昭63−59324（ＪＰ，Ａ) 特開 平１−293558（ＪＰ，Ａ) 特開 平５−82735（ＪＰ，Ａ) 特開 昭61−5549（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (15)
- 【請求項１】複数の信号用電極と、該複数の信号用電極
より大きい複数の電源用電極を有する半導体集積回路素
子と、 前記複数の信号用電極および複数の電源用電極とにそれ
ぞれに整合する複数の信号用電極および複数の電源用電
極を有する配線基板と、 前記半導体集積回路素子の複数の信号用電極と前記基板
の複数の信号用電極とを接続する複数の第１の半田バン
プと、 前記半導体集積回路素子の複数の電源用電極と前記基板
の複数の電源用電極とを接する複数の第２の半田バンプ
とを有し、 前記配線基板の各信号用電極の面積当たりの第１の半田
バンプの体積より、前記配線基板の各電源用電極の面積
当たりの第２の半田バンプの体積が少ない半導体装置。 - 【請求項２】各第１の半田バンプの中心方向からの曲率
半径をρ１、各第２の半田バンプの中心方向からの曲率
半径をρ２とするとき、第１の半田バンプと第２の半田
バンプの形状は、１／ρ１≧１／ρ２の関係を満たすで
ある請求項１記載の半導体装置。 - 【請求項３】各信号用電極の径をｄ１、各電源用電極の
径をｄ２、各第１の半田バンプの中心径をｄ１’、各第
２の半田バンプの中心径をｄ２’とするとき、各第１の
半田バンプと各第２の半田バンプの形状は、ｄ１’ーｄ
１≧ｄ２’ーｄ２の関係を満たす請求項１記載の半導体
装置。 - 【請求項４】前記半導体集積回路素子の該複数の信号用
電極と前記複数の電源用電極は、２次元格子状に、か
つ、互いに異なる種類の電極が隣接する格子に位置する
ように、配置されている請求項１記載の半導体装置。 - 【請求項５】各信号用電極、各電源用電極はともにほぼ
円形である請求項１から３のいずれか一つに記載の半導
体装置。 - 【請求項６】各信号用電極はほぼ円形であり、各電源用
電極はほぼ楕円形である請求項１から３のいずれか一つ
に記載の半導体装置。 - 【請求項７】各信号用電極はほぼ円形であり、各電源用
電極はほぼ十字形である請求項１から３のいずれか一つ
に記載の半導体装置。 - 【請求項８】前記半導体集積回路素子の該複数の信号用
電極と前記複数の電源用電極は、格子状に、かつ、互い
に異なる種類の電極が隣接する格子に位置するように、
配置されている請求項１から７のいずれか一つに記載の
半導体装置。 - 【請求項９】前記半導体集積回路素子は、メモリ集積回
路からなる請求項１から８のいずれか一つに記載の半導
体装置。 - 【請求項１０】前記半導体集積回路素子は、論理集積回
路からなる請求項１から８のいずれか一つに記載の半導
体装置。 - 【請求項１１】前記半導体集積回路素子は複数のそれぞ
れ少なくとも第１、第２の電極を有する光半導体素子を
搭載した光半導体集積回路素子であり、 該複数の信号用電極の各々は、それぞれ該複数の光半導
体素子の内の対応する一つに属する第１の電極に接続さ
れ、 該複数の電源用電極は、該複数の光半導体素子に属する
複数の第２の電極に共通に接続されている請求項１から
３のいずれか一つに記載の半導体装置。 - 【請求項１２】該複数の光半導体素子は、一列に整列さ
れ、 該複数の信号用電極および該複数の信号用電極は、同一
の列にそって、かつ、互いに異なる種類の電極が隣接す
るように、配置されている請求項１１記載の半導体装
置。 - 【請求項１３】配線基板の複数の信号用電極上に複数の
第１の半田バンプを、該配線基板の複数の信号用電極よ
り大きい複数の電源用電極に複数の第２の半田バンプ
を、ほぼ同じ高さになるように形成し、 該複数の第１の半田バンプと該複数の第２の半田バンプ
の上に、半導体集積回路素子を、該配線基板の該複数の
信号電極および該複数の電源電極に整合する、該半導体
集積回路素子に設けられた複数の信号用電極と複数の電
源用電極が位置するように、搭載し、 該半導体素子と該配線基板とを相互に加圧して、各々に
含まれる複数の信号用電極と複数の電源電極をそれぞれ
第１、第２の半田バンプに電気的に接続し、 この接続の後、該第１、第２のバンプの高さを高くする
ように、該半導体素子と該配線基板とを相互に引き離す
半導体装置の製造方法。 - 【請求項１４】該複数の第１の半田バンプと該複数の第
２の半田バンプの形成においては、 各信号用電極の面積当たりの第１の半田バンプの体積よ
り、各電源用電極の面積当たりの第２の半田バンプの体
積を少なくする請求項１３記載の半導体装置の製造方
法。 - 【請求項１５】上記引き離し時には、上記複数の第１の
半田バンプがつつみ形となる程度まで引き離す請求項１
３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04832194A JP3226703B2 (ja) | 1994-03-18 | 1994-03-18 | 半導体装置及びその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04832194A JP3226703B2 (ja) | 1994-03-18 | 1994-03-18 | 半導体装置及びその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263449A JPH07263449A (ja) | 1995-10-13 |
| JP3226703B2 true JP3226703B2 (ja) | 2001-11-05 |
Family
ID=12800153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04832194A Expired - Fee Related JP3226703B2 (ja) | 1994-03-18 | 1994-03-18 | 半導体装置及びその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3226703B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4688594B2 (ja) * | 2004-08-06 | 2011-05-25 | パナソニック株式会社 | 発光光源、照明装置及び表示装置 |
| FR2890235B1 (fr) * | 2005-08-30 | 2007-09-28 | Commissariat Energie Atomique | Procede d'hybridation par protuberances de soudure de tailles differentes de deux composants entre eux et dispositif mettant en oeuvre deux composants hybrides entre eux selon ce procede |
| JP4695484B2 (ja) * | 2005-10-20 | 2011-06-08 | 富士通株式会社 | 半導体装置 |
| JP2007149828A (ja) * | 2005-11-25 | 2007-06-14 | Fujifilm Corp | 電子部品実装用基板 |
| JP4731574B2 (ja) * | 2006-01-27 | 2011-07-27 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
| JPWO2008126468A1 (ja) * | 2007-03-30 | 2010-07-22 | 日本電気株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2009200101A (ja) | 2008-02-19 | 2009-09-03 | Liquid Design Systems:Kk | 半導体チップ及び半導体装置 |
| JP2010278318A (ja) | 2009-05-29 | 2010-12-09 | Renesas Electronics Corp | 半導体装置 |
| JP5461342B2 (ja) * | 2010-08-23 | 2014-04-02 | 京セラＳｌｃテクノロジー株式会社 | 配線基板 |
| WO2013084496A1 (ja) * | 2011-12-07 | 2013-06-13 | パナソニック株式会社 | 無線モジュール |
| JP6384277B2 (ja) * | 2014-11-11 | 2018-09-05 | 富士通株式会社 | 半導体装置の製造方法 |
| WO2023136078A1 (ja) * | 2022-01-14 | 2023-07-20 | ローム株式会社 | 半導体装置 |
-
1994
- 1994-03-18 JP JP04832194A patent/JP3226703B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07263449A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3226703B2 (ja) | 半導体装置及びその製法 | |
| US7247941B2 (en) | Printed circuit board assembly with strain-alleviating structures | |
| US6107685A (en) | Semiconductor part and fabrication method thereof, and structure and method for mounting semiconductor part | |
| JP5097315B2 (ja) | 発光デバイスのための電極構造 | |
| AU2002213637A1 (en) | Method of manufacturing an integrated circuit carrier | |
| KR20000070442A (ko) | 전자 디바이스용 다이 바닥 접점의 반도체 웨이퍼 제조 방법 | |
| US7557423B2 (en) | Semiconductor structure with a discontinuous material density for reducing eddy currents | |
| US20110309515A1 (en) | Semiconductor integrated circuit device and method for designing the same | |
| US7411287B2 (en) | Staggered wirebonding configuration | |
| JP2006080556A (ja) | 集積回路キャリヤ | |
| JP2016213238A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20050017368A1 (en) | Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps | |
| JP2003100891A (ja) | 半導体集積回路装置 | |
| TWI450370B (zh) | 具有連結凸塊之電子裝置 | |
| US6407460B1 (en) | Multilayer circuit board | |
| JPH0562978A (ja) | フリツプチツプ | |
| JP2007173388A (ja) | 半導体集積回路装置 | |
| JPH11204570A (ja) | 外部入出力端子 | |
| JP2004363224A (ja) | 半導体チップの接続構造 | |
| JP3260414B2 (ja) | バンプ付き半導体装置とその製造方法 | |
| JPH10107083A (ja) | 電気回路素子及びその実装体構造 | |
| US20240021560A1 (en) | Power delivery structures and methods of manufacturing thereof | |
| US20240021557A1 (en) | Semiconductor device and bump arrangement method | |
| JP2005064193A (ja) | 半導体装置及びその製造方法 | |
| JP2004014778A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070831 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |