JPH10107083A - 電気回路素子及びその実装体構造 - Google Patents

Abstract

(57)【要約】 【目的】近接して２列に配列したバンプを有する電気回
路素子をボンディングする実装基板の製造を容易にし，
又ボンディング時の端子間等の短絡を防止する。 【構成】２列に配置された電極にバンプを形成するに際
し、２列のバンプ間隔を２列の電極間隔より広くし、又
前記電極間隔が広がるように電極を延長する。更に、ワ
イヤーバンプの形成で、ワイヤーを含む面と各電極列を
垂直にし、かつワイヤーの先端をワイヤーの根元より２
列の電極の外側の方向に形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フリップチップ・
ボンディングに適応した電気回路素子及びその実装体構
造に関するものである。

【０００２】

【従来の技術】電気回路素子の高密度化、電子機器等の
小型化の進展で、電気回路素子の実装方法の一つである
フリップチップ・ボンディング法の重要性が高まり、そ
の技術も高度化してきた。特に、半導体集積回路（以下
ではチップ形態、パッケージ形態等を総称してＩＣと言
う）においてその技術の進展が著しく、以下にＩＣを例
として説明するが、本発明はＩＣ以外の薄膜回路素子等
の電気回路素子にも適用できるものである。

【０００３】従来は、フリップチップ・ボンディングに
関する技術開発はＩＣの電極にバンプを形成する手段に
中心が置かれていた。当初のバンプ形成は、電極上に、
フォトリソ・プロセスとメッキ技術を使用して、Au、半
田等のバンプを形成していた。このように形成されたバ
ンプと実装基板の端子部を対面させ、熱と圧力により接
続した。その後、バンプ形成にワイヤー・ボンディング
技術を応用したワイヤー・バンプ法が開発された。

【０００４】図４Ａ、Ｂ１、Ｂ２にワイヤー・バンプの
形成過程の例を示した。Ｂ１ではワイヤー１がＩＣ４の
面に垂直で、Ｂ２では垂直でない変形例の形成過程を示
した。ワイヤー１は、通常のワイヤー・ボンディングで
用られる２０〜３０μｍ径のAu、Al、Cu、 Pd等の線材で
ある。先ず、キャピラリ２の細孔を貫通したワイヤー１
の先端を放電、火炎放射、レーザ照射等の方法で加熱し
ワイヤー径の２〜３倍の球３を作る。次に、球３をＩＣ
４の電極５へ熱圧着等の方法で固着し、台座６を形成す
る。更に、台座６に繋がったワイヤー１をキャピラリ２
の操作によって所定の形状にし、ワイヤー１を切断す
る。ＩＣ４上の複数個の電極５にバンプを形成する時、
キャピラリ２だけでなく、他のツール（図示せず）の操
作も伴うが、本説明ではキャピラリ２の操作で代表さ
せ、バンプ形成について記述する。

【０００５】図５Ａ〜Ｃには台座６に残されたワイヤー
１の形状例を示し、図６Ａ〜Ｃには実装基板１０の端子
１１へワイヤー・バンプ形成のＩＣ４を固着した例を示
す。台座６に残されたワイヤー１の扱い方は、次の２方
式に大別される。第一の方式は、残ったワイヤー１（図
５Ａに類似した状態）を押し潰すように整形し、その後
に、例えば熱圧着等により図６Ａに示すようにＩＣ４と
実装基板１０を固着するものである。この方式では、残
ったワイヤー１は有効な作用をせず、ワイヤー１が長い
と、ワイヤーの整形過程で、そのワイヤー１が隣接バン
プと接触する等の障害が発生する。この改善の１つに、
実装する以前に、残ったワイヤー１を短く切断しておく
方法が提案されている（特開昭４９─５２９７３）。別
の改善法は、図７に示すものが提案されている。即ち、
図７Ａに示すように、隣のバンプ側に傾いた長いワイヤ
ーを整形治具１５で押し潰すと、ワイヤー１が隣のバン
プに接触していまう。これを防止するために、台座を形
成する時に、キャピラリーの移動制御でワイヤー１の倒
伏方向の癖づけをしておき、後にこのワイヤー１を押し
潰して整形する。この方法で図７Ｂのように整形された
バンプ群を形成することが提案されている（特開平３─
１４２３５）。

【０００６】一方、第二の方式は、先端に残るワイヤー
を実装基板への接続に積極的に活用するものである。即
ち、この方式は、バンプの突起部を構成するワイヤーの
形状を制御し、実装基板への接続法の一つである導電性
接着材による固着やＩＣと実装基板の面間隔の不均一さ
の吸収等に突起部を活用するものである。図５Ａ〜Ｃに
突起部の代表的な形状のバンプ例として、ＡにＩ字型バ
ンプ７を、ＢにＪ字型バンプ８を、ＣにＯ字型バンプ９
を示す（例えば、特公平６─９５４６８等）。Ｉ字型バ
ンプ７はＩＣ４の面に垂直にワイヤー１の突起部を有す
る。Ｏ字型バンプ９は、ワイヤー１で、又はワイヤー１
とＩＣ４の面で閉じた空間が形成されている突起部を有
するものを総称した。Ｊ字型バンプ８は、ワイヤー１が
ＩＣ４の面に垂直でなく、またＯ字型バンプ９のような
閉じた空間も形成しない形状のワイヤー１を突起部とし
て保有するバンプを総称した。図６Ｂ、Ｃに実装基板１
０の端子１１へ、ワイヤー・バンプ形成のＩＣ４を固着
した状態の断面図を示した。ＢはＩＣ４のＩ字型バンプ
７を導電性接着材１３で端子１１へ固着した例を示し
た。ＣはＪ字型バンプ８を導電性接着材１３で端子１１
へ固着した例を示した。Ｊ字型の突起形状は、Ｉ字型の
ものに比べて導電性接着材１３を該突起部へ安定に装填
する作用やＩＣ４と実装基板１０の間隙バラツキをＪ字
型の突起形状の多少の変形で吸収する作用等がある。Ｉ
Ｃ４の複数個の電極５へＪ字型バンプ８を形成する際に
は、一般にはキャピラリ２の移動距離を出来るだけ小さ
くするようにキャピラリ制御が行われる。Ｃは電極５が
直線上に配置された例を示し、キャピラリ２はＩＣ４の
表面に垂直な該直線を含む面を移動しながらＪ字型バン
プ８を形成するので、Ｊ字型をなすワイヤーは図のよう
に隣の電極５に向かって形成される。

【０００７】

【発明が解決しようとする課題】本発明の第一の課題
は、実装基板１０の端子１１の高密度化を安価に実現す
ることの困難さに起因する問題である。例えば図８Ａ、
Ｂに示した、千鳥状等に近接した２列で配置された電極
５に対応して、実装基板１０に端子１１を形成する際の
課題である。図８のＡは電極５、バンプ７、端子１１の
平面配置を示し、Ｂはバンプ７を導電性接着材１３で端
子１１へ固着した状態でのａ−ａ線断面を示している。
実装基板１０には、安価であることの要請から、セラミ
ック基板に厚膜印刷で配線や端子１１等を形成する方法
が多く採用されている。厚膜印刷機の性能やセラミック
基板の表面粗度にも依存するが、端子１１の間隔は高々
５０μｍ程度のものが製造の限界となる。ＩＣ４では、
電極５は９０μｍ□であり、この形状は、バンプ形成や
ボンディング時の電極５の非破壊条件や固着材の広がり
条件、電気特性条件等によって決まる。電極５が最も接
近する間隔は千鳥の一列目と二列目の間隔Ｓ１であり、
ＩＣ４の設計条件等からは、３０μｍ程度までは接近さ
せたい。従来のバンプ７は、電極５の中心に形成され、
例えば２５μｍ径ワイヤーでワイヤ・バンプを形成する
と６５μｍ径程度のバンプ７が電極５の中心に形成され
る。これに対応する実装基板１０の端子１１の一列目と
二列目の間隔Ｓ２は４０μｍ程度が必要となり、前記の
ように実装基板１０の製造自体に困難が生ずる。このた
め、電極５の配置を実装基板の端子１１の条件、即ち電
極５の間隔Ｓ１が４０〜５０μｍ程度、に合わせざるを
得ない状況が生じる。この問題はワイヤー・バンプに限
らず、フリップチップ・ボンディング法に共通した課題
である。

【０００８】第二の課題は、台座６の先端のワイヤー１
をＩＣ４と実装基板１０の固着に有効に活用させるＪ字
型やＯ字型のバンプに関するものである。即ち、実装基
板１０の反り等によりＩＣ４と実装基板１０の間隙が局
部的に非常に狭い箇所がある場合は、実装過程で、一部
のＪ字型やＯ字型のワイヤー１に圧力が集中し、そのワ
イヤー１の字型が完全に崩れ、ワイヤー１が延伸して近
接の端子１１間の短絡の原因になることがある。図９
Ａ、Ｂ１、Ｂ２にはその一例として、ＩＣ４で千鳥状に
近接して配置された電極５に前述のキャピラリ制御によ
りＪ字型バンプ８を形成した場合を示した。ＡはＩＣ４
の電極５、バンプ８とそれに対応する実装基板１０の端
子１１の平面配置図を示した。バンプ８の台座６は電極
５の中心に固着される。バンプ８のワイヤー１は、２列
の各電極５上への交互のバンプ形成でキャピラリ２の移
動距離の短縮のために、一般には図示したように相互に
斜めで２列の内側の方向に形成される。Ｂ１、Ｂ２はＩ
Ｃ４のバンプ８と実装基板１０の端子１１を導電性接着
材で固着した場合で、Ｂ１には通常の状態を示すａ−ａ
線断面図を、Ｂ２には一部のバンプ突起部が延伸した状
態を示すｂ−ｂ線断面図を示した。実装基板１０の反り
等が原因で、ＩＣ４と実装基板１０の面平行度が不十分
なために両者の間隙が局部的に非常に狭い場合には、圧
着の際に局部のバンプ８に圧力が集中してバンプ８のＪ
字型をなすワイヤー１４は延伸して、ワイヤー１４の延
伸に誘導された導電性接着材が隣接端子１１等に接続さ
れたり、ワイヤー１４自体が隣接端子１１等に接したり
する端子間等での短絡の問題が発生する。この様な実装
過程での問題はＯ字型バンプ９でも起こる。

【０００９】上記の２つの課題は、既述の公知例では着
眼されておらず、本発明で初めて認識された課題であ
り、高密度実装の進展とともに益々重要になってくる。

【００１０】

【課題を解決するための手段】第一の課題について、請
求項１では、電極上のバンプ（又は台座、以下同じ）を
形成する位置を、電極の中心でなく、バンプの一列目と
二列目の間隔が広がるような位置にした。即ち、各列の
電極の中心を結んだ一列目の中央線と二列目の中央線の
間隔より、各列のバンプの中心を結んだ一列目の中央線
と二列目の中央線の間隔が広くなるように、この電極上
でのバンプの形成位置を構成した。更に請求項２では、
この電極を２列の外側に延長することで、２列のバンプ
の中央線の間隔を広げるようにした。これら手段によ
り、ＩＣのバンプ位置に対応した実装基板の２列の端子
の間隔を広げることが可能になり、この基板を安価で容
易に製造できるようになった。また、結果としてフリッ
プチップ・ボンディングでの該端子間の短絡の確率も減
少する。

【００１１】第二の課題を解決するために、請求項３で
は、バンプ突起部のＪ字型やＯ字型を構成するワイヤー
を含む面及びそのワイヤーの先端が電極列に対して特定
の角度及び位置になるように、この突起部を形成した。
即ち、２列の電極にバンプの台座を接続し、この台座に
連続したワイヤーの一端より他端（先端）を２列の電極
の外側の方向に位置させるようにし、しかも電極の列と
垂直な平面内にワイヤーの突起部を形成した。この手段
により、実装過程で特定バンプのワイヤーに圧力が集中
し、ワイヤーが延伸しても、延伸方向が２列の外側方向
となり、列間での端子等間での短絡が回避される。又こ
の手段は、図７の従来例のワイヤー１を押し潰し整形し
たバンプと異なり、台座上にワイヤーで形づくられた突
起部が構成されているので、ＩＣの基板への実装過程で
ＩＣと基板の間隔にバラツキが有っても、ワイヤーの突
起部の形状が変形することで、全てのバンプを満遍なく
基板へ固着でき、又固着に導電性接着材を使用する場合
にはワイヤーで構成された突起部分に導電性接着材を安
定に装填できる効果も持っている。請求項４では、請求
項３の手段に加えて、台座の各列の中央線の間隔を電極
の各列の中央線の間隔より広くした。この手段により、
請求項３の効果と実装基板の製造を容易にさせる効果を
合わせ持つことができる。

【００１２】請求項５は、請求項１〜請求項４の手段に
よるＩＣのバンプを実装基板へ導電性接着材で接続した
実装体構造であり、この手段で請求項１〜請求項４の効
果を高めた実装体を提供できる。

【００１３】

【発明の実施の形態】本発明による実施例１を図１Ａ、
Ｂに示した。ＡはＩＣ４の電極５、バンプ７の平面配置
及び対応する実装基板１０の端子１１の配置を示した。
電極５の形状、配置は図８の従来例と同一である。バン
プ７の形成法は、図４Ａ、Ｂ１の形成過程を基本とし
て、複数の電極５にバンプ７を形成するためにバンプ形
成用装置の記憶部に電極５の位置座標やバンプ形成の位
置座標等のデータを記憶させ、そのデータに基づく制御
部の信号でキャピラリや各種ツールを駆動し、各電極５
に図５ＡのＩ字型のバンプ７（高さ４０μｍ）を形成し
た。バンプ７の形成位置は、各列のバンプ７の中心を結
んだ中央線ｌ１、ｌ２が各列の電極５の中心を結んだ中
央線Ｌ１、Ｌ２の外側１０μｍに位置するようにした。
この結果、１列目と２列目の端子１１の間隔Ｓ２は６０
μｍにすることが可能となり、図６の従来例の間隔Ｓ２
の４０μｍより広いので、ＩＣ４を実装する基板の製造
が容易になった。ＢはＩＣ４を実装基板１０へ実装した
例で、端子１１へのバンプ７の接続は導電性接着材１３
を使用した場合であり、図１Ａのａ−ａ線に対応する位
置での断面図を示した。ＩＣ４を実装する基板の製造が
容易になる効果と同時に、フリップチップ・ボンディン
グでの列間の隣接端子１１の短絡確率が減少することは
容易に理解され得る。

【００１４】本発明の実施例２として、実施例１の電極
５を２列の外側（図の左右方向）にそれぞれ２０μｍ延
長した場合の例を図２Ａ、Ｂに示した。図１と同様に、
Ａは平面配置図を、Ｂはａ−ａ線断面図を示した。電極
５の各列の中央線Ｌ１とＬ２の間隔は実施例１より２０
μｍ広がった。バンプ７は、実施例１と同様の過程を経
て、各電極５の中央線Ｌ１及びＬ２のそれぞれの外側の
１０μｍの位置に形成した。この場合、バンプ７の各列
の中央線ｌ１とｌ２の間隔は実施例１より更に２０μｍ
だけ広がる。この結果、１列目と２列目の端子１１の間
隔Ｓ２は８０μｍにすることが可能で、従来例の間隔Ｓ
２の４０μｍの２倍となり、実装基板１０の設計、製造
のマージンが大きくなるという効果が得られる。

【００１５】本発明の実施例３は、実施例１と同様の電
極５、端子１１の構成で、Ｊ字型のバンプ８を形成した
場合について、図３Ａ、Ｂ１、Ｂ２に示した。ＡはＩＣ
４の電極５、バンプ８の平面配置及び対応する実装基板
１０の端子１１の配置の図を示した。バンプ８の形成は
実施例１と同様の過程を経るが、特にツールの左右の移
動は右列と左列のバンプ８の形成では対称になる。本実
施例のバンプ８の台座６の形成位置は、各列の台座６の
中心を結んだ中央線ｌ１、ｌ２が各列の電極５の中心を
結んだ中央線Ｌ１、Ｌ２の各外側１０μｍに位置するよ
うにした。バンプ８の突起部をなすワイヤー１のＪ字型
を構成する面は電極５の各列と垂直であるように、更
に、このワイヤー１の先端がワイヤー１の根元より２列
の電極列に対して外側の方向に位置するように、キャピ
ラリ２の動作を制御してバンプ８（高さ６０μｍ）を形
成した。キャピラリ２の移動は図９の従来例と異なる
が、実用上の問題はない。図３Ｂ１、Ｂ２は、図１Ｂと
同様に導電性接着材でバンプ８と端子１１を接続した実
装例の断面図である。Ｂ１はａ−ａ線での断面図で、通
常の状態を示した。Ｂ２はｂ−ｂ線での断面図で、ＩＣ
４と実装基板１０の間隔の一部が狭く、特定のＪ字型の
ワイヤー１４に圧力が集中して、Ｊ字型が崩れ延伸した
状態を示した。ワイヤー１４の延伸方向は電極５の各列
に直角で、しかも各２列の外側（図の左右方向）に向う
ので、結果として、隣接する電極間やそれに対応する端
子間の短絡が防止される。図示したワイヤー１４は、電
極５の列に直角に延伸しているが、延伸方向が多少ずれ
ても前記短絡は防止されることは明白であり、本発明の
主旨が適用できる程度の確度で前記Ｊ字型を構成する面
と電極５の列を垂直に構成すればよい。更に実装基板１
０に薄膜等を応用した高精度基板を使用する場合、中央
線のＬ１とｌ１及びＬ２とｌ２を一致させることがで
き、本発明のより高い効果が発揮される。本実施例では
バンプ８と端子１１の接続に導電性接着材１３を用いた
が、この材料は特に限定される事はなく、銀ペーストや
異方性導電樹脂等でもよく、更には半田接続や熱圧着等
に応用すれば電極５と端子１１の間隙のバラツキ等をＪ
字型の突起部の変形で吸収させて全てのバンプ８と端子
１１を満遍なく接続させながら本発明の効果も発揮でき
る。

【００１６】以上の実施例では、近接した２列バンプの
一組をＩＣの周辺部に形成した図をを示したが、複数組
であっても又周辺部に限らずに本発明のバンプの形成が
可能なことは、本発明の作用から明らかである。また、
バンプ列の間隔の拡大や電極の延長を２列の外側へ対称
に実施した例を示したが、非対称等の実施でもよく、又
列内の電極の配置や形状についても、例えば電極間隔や
大きさが同一でなく又千鳥配列でない等でも構わず、本
発明の主旨を適用できるものであればよい。又実施例で
はＩＣを例示したが、本発明は薄膜回路素子やマルチチ
ップモジュール等の各種電気回路素子に適用でき、更に
表示デバイス等の実装体に適用できる。

【００１７】

【発明の効果】請求項１、請求項２は、電気回路素子を
フリップチップ・ボンディングする実装基板の配線、端
子等の設計を容易にし、実装基板を安価に高い歩留りで
製造させるものであり、更に前記ボンディング過程での
端子等間での短絡を抑制させるものである。請求項３の
効果は、前記ボンディングを容易化すること及び前記ボ
ンディング過程での端子等間での短絡を回避することで
ある。請求項４、請求項５の効果は、前記の請求項１〜
３の効果を合わせ持つものである。

【図面の簡単な説明】

【図１】Ａ、Ｂは実施例１の平面配置図とａ−ａ線断面
図である。

【図２】Ａ、Ｂは実施例２の平面配置図とａ−ａ線断面
図である。

【図３】Ａ、Ｂ１、Ｂ２は実施例３の平面配置 及びａ
−ａ線断面でのバンプ突起部の通常の状態とｂ−ｂ線断
面でのバンプ突起部が延伸した状態の図である。

【図４】Ａ、Ｂ１、Ｂ２はワイヤー・バンプの形成過程
を示す断面図である。

【図５】Ａ〜Ｃはワイヤー・バンプの例を示す断面図で
ある。

【図６】Ａ〜Ｃは従来例で、フリップチップ・ボンディ
ングの例を示す断面図である。

【図７】Ａ、Ｂは残されたワイヤーの整形法とバンプ配
列の従来例の図である。

【図８】Ａ、Ｂは従来例の平面配置図とａ−ａ線断面図
である。

【図９】Ａ、Ｂ１、Ｂ２は従来例の、平面配置 及びａ
−ａ線断面でのバンプ突起部の通常の状態とｂ−ｂ線断
面でのバンプ突起部が延伸した状態を示す図である。

【符号の説明】

１，ワイヤー、２，キャピラリ、３，球、４，ＩＣ、
５，電極、６，台座、７，Ｉ字型バンプ、８，Ｊ字型バ
ンプ、９，Ｏ字型バンプ、１０，実装基板、１１，端
子、１２，バンプ、１３，導電性接着材、１４，延伸し
たワイヤー、１５，整形治具、

Claims (5)

【特許請求の範囲】
1. 【請求項１】近接した２列の状態で配置され、各列の中
   央線の間隔が第１の間隔である電極と、 前記電極上に設けられ、各列の中央線の間隔が第２の間
   隔であるバンプとを有し、 前記第２の間隔が前記第１の間隔より広いことを特徴と
   する電気回路素子。
2. 【請求項２】請求項１において、前記第１の間隔が広が
   るように前記電極を延長したことを特徴とする電気回路
   素子。
3. 【請求項３】近接した２列の状態で配置された電極と、 前記電極に接続された台座と、前記台座の突起をなすよ
   うに設けられたワイヤーとで構成されたバンプとを有
   し、 前記ワイヤーは、前記台座に連続した一端が他端より前
   記２列の電極の外側の方向に位置するように、前記電極
   の列に垂直な平面に設けられたことを特徴とする電気回
   路素子。
4. 【請求項４】請求項３において、前記台座の各列の中央
   線の間隔が前記電極の各列の中央線の間隔より広くなる
   よう形成された前記バンプを有することを特徴とする電
   気回路素子。
5. 【請求項５】請求項１又は請求項２又は請求項３又は請
   求項４に記載の前記電気回路素子のバンプと前記電気回
   路素子を搭載する基板の端子とを導電性接着材で接続す
   ることを特徴とする電気回路素子の実装体構造。