KR0155440B1 - 반도체 칩 패키지 - Google Patents

반도체 칩 패키지

Info

Publication number
KR0155440B1
KR0155440B1 KR1019950004189A KR19950004189A KR0155440B1 KR 0155440 B1 KR0155440 B1 KR 0155440B1 KR 1019950004189 A KR1019950004189 A KR 1019950004189A KR 19950004189 A KR19950004189 A KR 19950004189A KR 0155440 B1 KR0155440 B1 KR 0155440B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
bonding
chip package
leads
bonding pads
Prior art date
Application number
KR1019950004189A
Other languages
English (en)
Other versions
KR960032709A (ko
Inventor
김상준
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950004189A priority Critical patent/KR0155440B1/ko
Publication of KR960032709A publication Critical patent/KR960032709A/ko
Application granted granted Critical
Publication of KR0155440B1 publication Critical patent/KR0155440B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드의 미세피치에 대응하여 본딩 와이어간의 단락을 방지할 수 있는 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 본딩패드들이 반도체 칩 가장자리의 변 부분에서 인접하는 본딩패드와 지그재그 배열을 이루고 있으며, 리드들이 반도체 칩 가장자리 변 부분에 형성된 본딩패드들에 대응되는 리드들의 끝단이 지그재그 배열을 이루고 모서리 부분에 대응되는 리드들이 반도체 칩의 각 변에 대응되어 끝단이 하나의 열을 이루는 것을 특징으로 하는 반도체 칩 패키지에 관한 것이다. 이와 같은 구조의 반도체 칩 패키지는 다핀화에 대한 반도체 칩 설계 및 공정의 진행을 용이하게 해주고 기존의 와이어 본딩 장비를 이용하여 보다 미세피치의 다핀화된 반도체 칩 패키지를 대량생산할 수 있는 효과가 있다.

Description

반도체 칩 패키지
제1도는 종래의 QFP형 반도체 칩 패키지의 본딩패드와 내부리드의 배치 상태를 나타낸 도면.
제2도는 본 발명에 의한 반도체 칩 패키지의 일 실시예에 있어서 반도체 칩의 본딩패드와 내부리드의 배치 상태를 나타낸 도면.
제3도는 제2도의 반도체 칩의 일부분을 확대한 도면.
제4도는 본 발명에 의한 반도체 칩 패키지의 와이어 본딩상태를 나타낸 도면.
제5도 내지 제7도는 본 발명에 의한 반도체 칩 패키지에 적용되는 여러 가지 리버스 로딩 방지 마크를 나타낸 도면.
본 발명은 반도체 칩 패키지에 관한 것으로서, 특히 미세피치(fine pitch)의 본딩 와이어를 갖는 반도체 칩 패키지에 관한 것이다.
최근 반도체 장치의 고기능화 및 소형화 추세에 따라 실장방법의 고밀도화, 반도체 칩의 고집적화와 함께 칩 패키지도 다핀화 및 박형화가 급속히 진행되고 있다. 특히 소형화 추세에 따라 반도체 칩 패키지의 표면실장형이 주목받고 있는 바, 로직 반도체 장치에는 QFP(Quad Flat Package) 형태의 반도체 칩 패키지의 적용이 주를 이루고 있다.
다핀화 추세에 따라 TAB(Tape Automated Bondibg)이나 플립 칩(Flip Chip) 방식의 접속방식이 제시되고 있으나 이러한 접속방식은 와이어 본딩(wire bonding)방식에 비해 기하학적 정합이 필수적이므로 고정확도가 요구된다. 그러나, 와이어 본딩은 각 부품의 정도가 독립적이므로 고정확도가 요구된다. 그러나, 와이어 본딩은 각 부품의 정도가 독립적이므로 각 공정간의 이송정도가 높지 않아도 처리가 가능하므로 저가격화가 가능하고 작업자 한 사람이 수십대를 혼자서 조작할 수 있는 등 생산성이 다른 접속방식에 비해 뛰어나기 때문에 반도체 칩 패키지의 90％가 와이어 본딩방식을 사용하여 생산되고 있다. 또한, 미세피치로 다핀화가 될수록 상술한 이유 때문에 와이어 본딩방식의 이점이 더욱 효과적으로 작용하게 된다.
종래의 QFP(Quad Flat Package) 형태의 반도체 칩 패키지는 제1도에 도시된 것과 같이, 반도체 칩의 가장자리(edge)를 따라 본딩패드들이 소정의 피치로 일열을 이루도록 나란히 배열되고 리드의 끝부분이 소정의 피치로 동일 선상에 맞추어 나란히 배열되어 있다. 따라서, 다핀화가 되면 될수록 반도체 칩의 본딩패드간의 피치가 협소해져 본딩 와이어나 와이어 볼의 쇼트 등의 불량발생이 발생되므로 이를 방지하기 위하여 낮은 루프 콘트롤과 작은 볼사이즈가 진행되고 있다. 그러나, 이러한 추세는 본딩 와이어의 와이어 본딩력, 풀(PULL), 볼의 전단력 등이 저하되며 기존의 본더장비를 이용한 대량생산의 제약요인으로 작용하게 된다.
즉, 미세피치의 반도체 칩 패키지에 있어서, 대량생산이 용이한 와이어 본딩방식을 계속 사용하기 위해서는 장치의 정확도, 와이어 사이즈, 패드 피치, 패드 사이즈의 한계, 새로운 캐필러리 개발 등의 많은 문제가 뒤따르게 되며 와이어 본딩에 대한 신뢰성 저하 문제를 해결하지 않으면 안된다.
본 발명의 목적은 이와같은 종래 기술의 문제를 해결하기 위하여 기존의 와이어 본딩 공정에 의해 미세피치의 다핀화가 가능한 반도체 칩 패키지를 제공하는 데 있다.
본 발명의 다른 목적은 높은 생산성 및 대량생산이 가능한 반도체 칩 패키지를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 반도체 칩 패키지는 복수의 본딩패드가 일면의 가장자리에 열을 이루며 형성된 반도체 칩, 그 반도체 칩이 부착되는 다이패드의 변과 소정의 간격을 갖도록 형성된 복수의 리드를 갖는 리드 프레임, 및 본딩패드와 리드를 전기적으로 연결하는 본딩 와이어를 포함하고 있으며 반도체 칩과 본딩 와이어 및 소정 부분의 리드가 봉지되는 반도체 칩 패키지에 있어서, 본딩패드들은 반도체 칩 가장자리의 변 부분에서 인접하는 본딩패드와 기그재그 배열을 이루고 있으며, 리드들은 상기 반도체 칩 가장자리 변 부분에 형성된 본딩패드들에 대응되는 리드들의 끝단이 지그재그 배열을 이루고 모서리 부분에 대응되는 리드들이 반도체 칩의 각 변에 대응되어 하나의 열을 이루는 것을 특징으로 한다.
특히, 반도체 칩의 모서리 부분의 본딩패드들은 가장자리 부분의 본딩 패드들보다 면적이 넓게 형성되는 것이 바람직하다. 모서리 부분의 본딩패드에서 본딩 와이어가 둔각을 가지며 접합되기 때문에 접합에 대한 허용 한도를 증가시킴으로써 본딩 와이어간의 단락을 방지한다. 사각형, 다각형, 원형 및 이들의 조합중에서 어느 하나의 형상의 모서리 부분의 본딩패드들을 형성시켜 본딩 와이어의 접합되는 각도를 안정적으로 가져갈 수 있다.
또한, 리드 프레임은 리버스 로딩 방지용 마크가 형성된 것이 바람직하다. 모서리 부분의 본딩패드에 리드들이 필요에 따라 지그재그 형태를 가질 수도 있는 데, 이때 작업의 진행에 어려움이 없도록 리버스 로딩 방지용 마크가 앞뒤를 구분시켜주게 된다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제2도는 본 발명에 의한 반도체 칩 패키지의 일 실시예에 있어서 반도체 칩의 본딩패드와 내부리드의 배치 상태를 나타낸 도면이고, 제3도는 제2도의 반도체 칩의 일부분을 확대한 도면이다.
제2도와 제3도를 참조하면, 본 발명의 반도체 칩 패키지는 복수의 본딩패드(12)가 형성된 반도체 칩(10), 그 반도체 칩(10)이 부착되는 다이패드(22), 다이패드를 지지하는 지지바(26), 다이패드(22)와 소정의 간격으로 이격되어 배열되도록 형성된 복수의 리드(24), 및 본딩패드(12)와 리드(22)를 전기적으로 연결하는 본딩 와이어(30)를 포함하고 있다.
본딩패드(12)는 반도체 칩(10)의 가장자리에 복수의 열을 이루도록 형성되어 있는 데, 최외각의 열에서 내측의 열쪽으로 갈수록 본딩패드(12)의 수는 감소된다. 본딩패드(12)는 인접하는 열의 본딩패드(12)와 지그재그 형상을 이루고 있으며, 이때, 모서리 부분의 본딩패드(12b)들은 지그재그 배열을 이루는 본딩패드(12a)들의 두 개의 열당 하나의 열을 이루는 배열을 갖도록 형성되어 있다. 이 모서리 부분의 본딩패드(12b)들은 다른 본딩패드(12a)의 형상과는 달리 직사각형 형상이다. 이는 본딩 와이어(30)의 접합되는 각도, 즉 와이어 본딩의 각도(θ)를 고려한 것으로, 모서리 부분의 본딩패드(12b)들의 면적을 지그재그 배열을 이루는 본딩패드(12a)의 면적보다는 크도록 직사각형 형상으로 넓게 형성하여 본딩 와이어(30)가 접합될 때 이루는 접합각도에 대한 여유가 생긴다. 물론, 모서리 부분의 본딩패드(12b)의 형상을 다른 형태로 변형시켜 접합각도에 대한 여유를 얻을 수도 있다.
다이패드(22)의 주변에 형성된 리드(24)들은 본딩패드(12)의 배치에 대응하여 리드(24)의 내측부분(내부리드)의 끝단이 중앙에서 지그재그로 배열되는 리드(24a)들과 모서리 부분의 본딩패드 배열과 대응하여 일렬을 이루는 리드(24b)를 갖도록 형성된다.
그리고, 제조 공정을 진행할 때 리드 프레임의 상하좌우가 바뀌지 않도록 하기 위하여 다이패드(22)를 지지하는 어느 하나의 지지바(26)에 리버스 로딩 방지용 마크(28)가 형성되어 있다.
제4도는 본 발명에 의한 반도체 칩 패키지의 와이어 본딩상태를 나타낸 도면이다.
제4도를 참조하면, 본딩패드(12)와 그에 대응되는 리드(24)는 본딩 와이어(30)에 의해 전기적으로 연결되어 있다. 본딩 와이어(30)의 루프 높이는 외각에서 내측으로 갈수록 루프높이가 h1h2h3로 높아지게 형성된다.
상기한 반도체 칩 패키지 구조를 갖게 하면, 모서리 부분에 나란히 배치되는 본딩패드(12b)는 지그재그로 정사각형 본딩패드(12a)들과 달리 직사각형으로 형성되어 있기 때문에 사선 방향으로 서로 어긋나게 와이어 본딩이 가능하다. 리드(24)의 수가 많아질수록 외이어의 각도(θ)가 모서리 부분에서 둔각을 이루게 되나, 모서리 부분의 본딩패드(12b)들에 대해 직사각형 형상을 갖도록 하면 인접하는 본딩 와이어간에 단락이 발생되는 것을 방지할 수 있다. 또한, 인접한 본딩 와이어(30)의 루프높이가 h1h2h3로 차이가 있기 때문에, 인접한 본딩 와이어간의 단락 방지에 유리하다.
상기 구조의 반도체 칩 패키지는 모서리 부분의 본딩패드에 대응되는 리드들이 필요에 따라 지그재그 형태를 가질 수도 있다. 이때 작업을 진행할 때 리드 프레임의 상하좌우가 바뀌지 않도록 하기 위하여 리버스 로딩 방지용 마크를 갖도록 하는 것이 바람직하다.
제5도 내지 제7도는 본 발명에 의한 반도체 칩 패키지에 적용되는 여러 가지 리버스 로딩 방지 마크를 나타낸 도면이다.
리버스 로딩 방지용 마크(28)는 다이패드(22)를 지지하는 어느 하나의 지지바(26)에 형성되는 데, 제5도에서와 같이 지지바(26)의 일부를 볼록하게 형성하거나 제6도에서와 같이 지지바(26)의 일부를 오목하게 형성하여 리버스 로딩 방지용 마크(28)로 사용할 수 있다. 또한, 리버스 로딩 방지용 마크(28)는 제7도에서와 같이 내측 끝부분이 열을 이루는 리드들중 그 열을 벗어나도록 길이가 다른 리드(24)들보다 길어진 리드(24c)를 사용할 수도 있다.
상기한 실시예에서 알 수 있는 것과 같이 본 발명에 의한 반도체 칩 패키지는 가장자리 부분의 본딩패드와 그에 대응되는 리드가 지그재그 형태로 배열되도록 하여 본딩 와이어의 피치를 줄임과 동시에, 모서리 부분의 본딩패드가 일렬로 배치되어 모서리 부분에서 본딩패드와의 접합에 대한 각도의 여유를 부여하여 본딩 와이어간의 단락을 방지한다. 이는 루프 높이를 최외각에서 내측으로 갈수록 루프높이가 h1h2h3로 높아지게 형성함으로써 효과가 증대된다.
이와 동시에 이러한 배치에 의해 기존의 와이어 본딩 장비와 원, 부자재를 그대로 사용할 수 있어서 와이어 본딩의 품질을 고품질로 유지할 수 있다. 또한, 반도체 칩의 본딩패드 배치에 있어서 미세피치의 제약이 감소되어 다핀화에 대한 반도체 칩 설계 및 공정의 진행이 용이해 진다. 그리고, 본딩패드와 리드의 배치된 형태를 변경하였기 때문에 기존의 와이어 본딩 장비를 이용하여 보다 미세피치의 다핀화된 반도체 칩 패키지를 대량 생산할 수 있다.
이와 같은 본 발명의 반도체 칩 패키지는 상기 실시예에 국한되지 않고 본 발명의 중심사상을 벗어나지 않는 범위에서 다양하게 변형 실시가 가능하다. 본 발명은 리드의 수가 많은 QFP형 반도체 패키지 구조에 효과적으로 적용될 수 있다. 그리고, 본딩패드의 형태를 사각형, 다각형, 원형 및 이들의 조합중에서 어느 하나의 형상을 갖도록 한다.

Claims (11)

  1. 복수의 본딩패드가 일면의 가장자리에 열을 이루며 형성된 반도체 칩, 상기 반도체 칩이 부착되는 상기 다이패드의 변과 소정의 간격을 갖도록 형성된 복수의 리드를 갖는 리드 프레임, 및 상기 본딩패드와 상기 리드를 전기적으로 연결하는 본딩 와이어를 포함하고 있으며 상기 반도체 칩과 상기 본딩 와이어 및 소정 부분의 상기 리드가 봉지되는 반도체 칩 패키지에 있어서, 상기 본딩패드들은 상기 반도체 칩 가장자리의 변 부분에서 인접하는 본딩패드와 지그재그 배열을 이루고 있으며, 상기 리드들은 상기 반도체 칩 가장지리 변 부분에 형성된 상기 본딩패드들에 대응되는 리드들의 끝단이 지그재그 배열을 이루고 모서리 부분에 대응되는 리드들이 반도체 칩의 각 변에 대응되어 끝단이 하나의 열을 이루는 것을 특징으로 하는 반도체 칩 패키지.
  2. 제1항에 있어서, 상기 모서리 부분의 본딩패드는 변 부분의 본딩패드의 면적보다 큰 것을 특징으로 하는 반도체 칩 패키지.
  3. 제2항에 있어서, 상기 모서리 부분의 본딩패드는 직사각형 형상을 갖는 것을 특징으로 하는 반도체 칩 패키지.
  4. 제1항에 있어서, 상기 리드 프레임은 리버스 로딩 방지용 마크를 갖는 것을 특징으로 하는 반도체 칩 패키지.
  5. 제4항에 있어서, 상기 리버스 로딩 방지용 마크는 상기 다이패드를 지지하는 어느 하나의 지지바에 형성되어 있는 것을 특징으로하는 반도체 칩 패키지.
  6. 제5항에 있어서, 상기 리버스 로딩 방지용 마크는 상기 지지바의 일부를 볼록하게 형성하여서 된 것을 특징으로 하는 반도체 칩 패키지.
  7. 제5항에 있어서, 상기 리버스 로딩 방지용 마크는 상기 지지바의 일부를 오목하게 형성하여서 된 것을 특징으로 하는 반도체 칩 패키지.
  8. 제4항에 있어서, 상기 리버스 로딩 방지용 마크는 열을 이루는 상기 리드들중 그 열을 벗어나는 길이를 갖는 것을 특징으로 하는 반도체 칩 패키지.
  9. 제1항에 있어서, 상기 본딩 와이어는 외각에서 중앙쪽으로 갈수록 루프높이가 증가되는 것을 특징으로 하는 반도체 칩 패키지.
  10. 제1항에 있어서, 상기 반도체 칩 패키지는 QFP형 반도체 패키지인 것을 특징으로 하는 반도체 칩 패키지.
  11. 복수의 본딩패드가 일면의 가장자리의 변 부분에서 지그재그 배열을 이루고 모서리 부분에서 하나의 열을 이루도록 형성된 반도체 칩; 상기 반도체 칩이 부착되는 다이패드와, 상기 다이패드의 변과 소정의 간격을 갖도록 형성되어 있으며 상기 반도체 칩 가장자리 변 부분에 형성된 상기 본딩패드들에 대응되는 리드들의 끝단이 지그재그 배열을 이루고 모서리 부분에 대응되는 리드들이 반도체 칩의 각 변에 대응되어 끝단이 하나의 열을 이루는 복수의 리드를 갖는 리드프레임; 및 상기 본딩패드와 상기 리드를 전기적으로 연결하며 외각에서 내측으로 갈수록 와이어 루프의 높이가 높아지는 본딩 와이어;를 포함하고 있으며, 상기 반도체 칩과 상기 본딩 와이어 및 소정 부분의 상기 리드가 봉지된 것을 특징으로 하는 반도체 칩 패키지.
KR1019950004189A 1995-02-28 1995-02-28 반도체 칩 패키지 KR0155440B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950004189A KR0155440B1 (ko) 1995-02-28 1995-02-28 반도체 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950004189A KR0155440B1 (ko) 1995-02-28 1995-02-28 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR960032709A KR960032709A (ko) 1996-09-17
KR0155440B1 true KR0155440B1 (ko) 1998-10-15

Family

ID=19409071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004189A KR0155440B1 (ko) 1995-02-28 1995-02-28 반도체 칩 패키지

Country Status (1)

Country Link
KR (1) KR0155440B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164833B2 (en) 2019-10-04 2021-11-02 SK Hynix Inc. Semiconductor device using wires and stacked semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164833B2 (en) 2019-10-04 2021-11-02 SK Hynix Inc. Semiconductor device using wires and stacked semiconductor package

Also Published As

Publication number Publication date
KR960032709A (ko) 1996-09-17

Similar Documents

Publication Publication Date Title
KR0150497B1 (ko) 반도체 장치
US6031281A (en) Semiconductor integrated circuit device having dummy bonding wires
EP0680086B1 (en) Semiconductor device and method of producing said semiconductor device
US5569956A (en) Interposer connecting leadframe and integrated circuit
US7566954B2 (en) Bonding configurations for lead-frame-based and substrate-based semiconductor packages
US6121690A (en) Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
JP3046630B2 (ja) 半導体集積回路装置
KR940004792A (ko) 방사상으로 접착된 리드프레임이 사용되는 본드 패드 레이아웃
JP2800967B2 (ja) 積層形半導体装置の製造方法及びそれによる半導体パッケージ
US5220486A (en) Ic packing device
US6268644B1 (en) Semiconductor device
KR0155440B1 (ko) 반도체 칩 패키지
US20030127731A1 (en) Ball grid array package
JP2771104B2 (ja) 半導体装置用リードフレーム
US20020140064A1 (en) Semiconductor chip package and lead frame structure thereof
JPH04364051A (ja) 半導体装置
JP4699829B2 (ja) リードフレーム基盤及び基板基盤半導体パッケージ用ボンディング構造とその製造方法
JPH10107083A (ja) 電気回路素子及びその実装体構造
JPS59139660A (ja) 半導体装置
JP2961839B2 (ja) 集積回路装置
JPH06275771A (ja) 半導体装置およびその半導体装置に組み込まれる半導体チップ
JP2913858B2 (ja) 混成集積回路
JP2001118954A (ja) 半導体装置
KR19990088347A (ko) 반도체장치
JP2001085604A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee