KR940004792A - 방사상으로 접착된 리드프레임이 사용되는 본드 패드 레이아웃 - Google Patents

방사상으로 접착된 리드프레임이 사용되는 본드 패드 레이아웃 Download PDF

Info

Publication number
KR940004792A
KR940004792A KR1019930015428A KR930015428A KR940004792A KR 940004792 A KR940004792 A KR 940004792A KR 1019930015428 A KR1019930015428 A KR 1019930015428A KR 930015428 A KR930015428 A KR 930015428A KR 940004792 A KR940004792 A KR 940004792A
Authority
KR
South Korea
Prior art keywords
row
bond
bond pads
pads
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019930015428A
Other languages
English (en)
Inventor
디. 쿠삭 마이클
지. 홀로웨이 제프리
씨. 파크 조나단
브이. 애쉬톤 다렐
엘. 쟈콥슨 에블린
에이. 라이트 존
Original Assignee
마이클 에이. 센타니
아메리칸 마이크로시스템즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 에이. 센타니, 아메리칸 마이크로시스템즈 인코포레이티드 filed Critical 마이클 에이. 센타니
Publication of KR940004792A publication Critical patent/KR940004792A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

리드프레임들이 방사상으로 접착되는 집적회로의 본드패드 레이아웃에 관한 것이다. 이 본드패드 레이아웃은 유효본드패드 피치를 감소시켜 반도체 다이가 보다 작게 되어 집적회로 패키지용으로 사용될 수 있게 한다. 본 발명의 1실시예에 의한 본드패드 레이 아웃은 유효본드 패드 피치가 종래의 다른 식으로 달성 할 수 있는 최소 본드패드 피치의 80％로 되게 한다. 본 발명에 의하면, 반도체 다이의 주위에 2열의 본드 본드패드들이 위치된다. 한 열상의 본드패드 피치는 다른 열상의 본드패드 피치와 다르다. 1실시예에 있어서, 한 열상의 본드패드 피치는 일정하고 제2열상의 본드패드 피치는 변화된다. 이 각 열상의 다른 본드패드 피치들은 인접 본드와이어들간의 간격이 거외 일정하게 유지되도록 하여 본딩 공정시 인접 본드 와이어들간의 간섭이나 본드 와이어들과 와이어본더 장치간의 간섭을 방지한다. 본 발명에 따른 본드패드 레이아웃은 리드 카운트에만 좌우된다. 이에따라, 레이아웃이 설계되는 동일한 리드 카운트를 갖는 어떠한 방사상으로 접착된 리드프레임에도 본 레이아웃이 사용될 수 있다.

Description

방사상으로 접착된 리드프레임이 사용되는 본드 패드 레이아웃
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도는 리드들이 다이에 직교상태로 배치되고 본드패드들이 표준 1열 구성으로 배치된 반도체 다이와 리드프레임의 평면도,
제5A도는 리드들이 다이의 코너에 대해 방사상으로 배치되고 표준 1열 구성으로 배치된 반도체 다이와 리드 프레임의 평면도,
제7A도는 리드들이 다이에 대해 방사상으로 배치되고 본드 패드들이 본 발명의 1실시예에 따라 배치된 다이와 리드 프레임의 평면도.

Claims (47)

  1. 반도체 다이와 다수의 도전성 리드를 포함하고, 각 리드의 내측단은 상기 다이 근방에 위치되며, 상기 리드들의 내측단들은 상기 다이의 주위에 방사상으로 배치되는 집적회로 패키지에 있어서, 상기 다이위에 본드 패드를 형성하기 위한 방법은, 상기 다이의 주위에 제1본드패드 피치를 갖는 제1열의 본드패드들을 형성하는 단계, 및 상기 다이의 주위에 제2본드패드 피치를 갖는 제2열의 본드패드들을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서, 상기 제2열의 본드패드들을 형성하는 단계는 제2열상의 본드 패드의 중심점에서 제1리드로 인출되는 제1라인이 제2 및 제3라인들에 의해 형성되는 각도를 이등분하며, 상기 제2라인은 제1열상의 본드 패드의 중심 점에서 제2리드로 인출되고, 상기 제3라인은 제1열상의 본드 패드의 중심점에서 상기 제2리드측과 대향되는 제1리드측상의 제3리드로 인출되도록, 제2열의 본드 패드들을 위치시키는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제2항에 있어서, 상기 제1열의 본드패드들은 내측열의 본드패드들이고 상기 제2열의 본드패드들은 외측열의 본드패드들인 것을 특징으로 하는 방법.
  4. 제2항에 있어서, 상기 제1열의 본드패드들은 외측열의 본드패드들이고 상기 제2열의 본드패드들은 내측열의 본드패드들인 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 제2열의 본드패드 라인이 상기 제2열의 본드패드들의 중심점들을 연결하며 상기 제2열상의 본드패드들의 중심점의 위치는 제1라인과 상기 제2열의 본드패드 라인의 교점 및 제2라인과 상기 제2열의 본드패드 라인의 교점 간의 중간이고, 상기 제1라인은 제1열상의 본드패드의 중심 점에서 제1리드로 인출되고 상기 제2라인은 제1열상의 본드패드의 중심점에서 제2리드로 인출되는 것을 특징으로 하는 방법.
  6. 제5항에 있어서, 상기 제1열의 본드패드들은 내측열의 본드패드들이고 상기 제2열의 본드패드들은 외측열의 본드패드들인 것을 특징으로 하는 방법.
  7. 제5항에 있어서, 상기 제1열의 본드패드들은 외측열의 본드패드들이고 상기 제2열의 본드패드들은 내측열의 본드패드들인 것을 특징으로 하는 방법.
  8. 제1항에 있어서, 상기 제1본드패드 피치는 일정하며 제2본드패드 피치는 가변적인 것을 특징으로 하는 방법.
  9. 제8항에 있어서, 상기 제1열의 본드패드들은 내측열의 본드패드들이고 상기 제2열의 본드패드들은 외측열의 본드패드들인 것을 특징으로 하는 방법.
  10. 제8항에 있어서, 상기 제1열의 본드패드들은 외측열의 본드패드들이고 상기 제2열의 본드패드들은 내측열의 본드패드들인 것을 특징으로 하는 방법.
  11. 제8항에 있어서, 유효 본드패드 피치는 4 mil인 것을 특징으로 하는 방법.
  12. 제1항에 있어서, 유효 본드패드 피치는 4 mil인 것을 특징으로 하는 방법.
  13. 제1항에 있어서, 제1열의 본드 와이어들이 제1열의 본드패드들 중 선택된 것들에 리드들을 연결하기 위해 사용되고 제2열의 본드 와이어들이 제2열의 본드패드들 중 선택된 것들에 리드들을 연결하기 위해 사용되며; 제2열의 본드패드들을 형성하는 단계는 상기 제1열 본드 와이어의 어느 측상에 놓여 그에 근접된 제2열 본드 와이어를 갖는 각각의 제1열 본드 와이어가 2개의 제2열 본드 와이어들에 의해 형성된 각도를 2등분하고, 상기 제2열 본드 와이어의 어느 측상에 놓여 그에 근접된 제1열 본드 와이어를 갖는 각각의 제2열 본드 와이어가 2개의 제1열 본드 와이어들에 의해 형성된 각도를 2등분 하도록 상기 제2열의 본드패드들을 위 치시키는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 제1항에 있어서, 본드 와이어들이 상기 제1 및 제2열의 본드 패드들중 선택된 것들에 리드들을 연결하기 위해 사용되며 제2열의 본드패드들을 형성하는 단계는 본드 와이어들이 등거리로 되도록 제2열의 본드패드들을 위치시키는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제1항에 있어서, 상기 본드 패드들은 8각형으로 형성되는 것을 특징으로 하는 방법.
  16. 제1본드패드 피치를 갖는 제1본드패드 열과 제2본드패드 피치를 갖는 제2 본드패드 열에 있어서 다이의 주위에 다수의 본드 패드들이 그 위에 형성되어 있는 반도체 다이; 그들의 내측단에 다이에 근접하여 위치되고, 그들이 내측단들이 다이의 주위에 반사상으로 배치되는 다수의 도전성 리드; 및 그들의 각각이 본드패드들중 하나에 리드들중 하나를 부착시키는 다수의 본드 와이어를 포함하는 것을 특징으로 하는 집적회로 패키지.
  17. 제16항에 있어서, 제1리드에 제2열의 패드를 부착시키는 제1본드 와이어가 제2및 제3본드 와이어들에 의해 형성되는 각도를 2등분하며, 상기 제2본드 와이어는 제2리드에 제1열의 패드를 부착시키고 상기 제3본드 와이어는 제2리드측과 대향하는 재1리드측상의 제3리드에 제1열의 패드를 부착시키는 것을 특징으로 하는 집적 회로 패키지.
  18. 제16항에 있어서, 제2열의 본드패드 라인이 상기 제2열의 본드 패드들의 중심점들을 연결하며; 상기 제2열상의 본드패드들의 중심점의 위치는 제1본드 와이어와 상기 제2열의 본드패드 라인의 교점 및 제2본드 와이어와 상기 제2열의 본드패드 라인의 교점간의 중간이며, 상기 제 1본드 와이어는 제1리드에 제1열의 본드패드를 부착시키고 상기 제2본드 와이어는 제2리드에 제1열의 본드패드를 부착시키는 것을 특징으로 하는 집적회로 패키지.
  19. 제16항에 있어서, 상기 제1본드패드 피치는 일정하며 제2본드패드 피치는 가변적인 것을 특징으로 하는 집적회로 패키지.
  20. 제19항에 있어서, 상기 제1열의 본드패드들은 내측열의 본드패드들이고 상기 제2열의 본드패드들은 외측열의 본드패드들인 집적회로 패키지.
  21. 제19항에 있어서, 상기 제1열의 본드패드들은 외측열의 본드패드들이고 상기 재2열의 본드패드들은 내측열의 본드패드들인 것을 특징으로 하는 집적회로 패키지.
  22. 제19항에 있어서, 유효 본드패드 피치는 4 mil인 것을 특징으로 하는 집적회로 패키지.
  23. 제16항에 있어서, 유효 본드패드 피치는 4 mil인 것을 특징으로 하는 패키지.
  24. 제16항에 있어서, 상기 다수의 본드 와이어들이 제1열의 본드패드들 중 선택된 것들에 리드들을 연결하는 제1열의 본드 와이어들과 제2열의 본드패드들 중 선택된 것들에 리드들을 연결하는 제2열의 본드 와이어들과 포함하며; 상기 제1열 본드 와이어의 어느 측상에 놓여 그에 근접된 제2열의 본드 와이어를 갖는 각각의 제1열본드 와이어는 2개의 제2열 본드 와이어들에 의해 형성된 각도를 2등분하고, 상기 제2열 본드 와이어의 어느 측상에 놓여 그에 근접된 제1열 본드 와이어를 갖는 각각의 제2열 본드 와이어는 2개의 제1열 본드 와이어들에 의해 형성된 각도를 2등분하는 것을 특징으로 하는 집적회로 패키지.
  25. 제16항에 있어서, 상기 본드 와이어들은 등거리로 형성된 것을 특징으로 하는 집적회로 패키지.
  26. 제16항에 있어서, 상기 본드 와이어들은 8각형으로 형성된 것을 특징으로 하는 집적회로 패키지.
  27. 하나이상의 회로소자를 한정하는 영역들을 포함하는 반도체 재료의 본체; 상기 반도체 재료의 본체 주위에 형성되고 제1본드 패드 피치를 갖는 제1열의 본드 패드들; 상기 제 1본드패드 피치가 제2본드패드 피치와 상이하도록 제2본드패드 피치를 갖고 상기 반도체 재료의 본체 주위에 형성된 제2열의 본드 패드들을 포함하는 것을 특징으로 하는 반도체 다이.
  28. 제27항에 있어서, 상기 제1본드패드 피치는 일정하며 제2본드패드 피치는 가변적인 것을 특징으로 하는 반도체 다이.
  29. 제28항에 있어서, 상기 제1열의 본드패드들은 내측열의 본드패드들이고 상기 제2열의 본드패드들은 외측열의 본드패드들인 것을 특징으로 하는 반도체 다이.
  30. 제28항에 있어서, 상기 제1열의 본드패드들은 외측열의 본드패드들이고 상기 제2열의 본드패드들은 내측열의 본드패드들인 것을 특징으로 하는 반도체 다이.
  31. 제28항에 있어서, 유효 본드패드 피치는 4 mil인 것을 특징으로 하는 반도체 다이.
  32. 제27항에 있어서, 유효 본드패드 피치는 4 mil인 것을 특징으로 하는 반도체 다이.
  33. 하나 이상의 회로 소자를 한정하는 영역들을 포함하는 반도체 재료의 본체; 본드 와이어들이 제1열 본드패드들 중 선택된 것들에 리드들을 연결시키도록 사용되는 반도체 재료의 본체 주위에 형성되는 상기 제1열의 본드패드들; 제1리드에 제2열 패드를 부착하기 위한 제1본드 와이어가 제2 및 제3본드 와이어들에 의해 형성되는 각도를 이등분하고, 상기 제2본드 와이어는 제2리드에 제1열 패드를 부착하고 상기 제3본드 와이어는 상기 제2리드측에 대향하는 제1리드측에 제1열 패드를 제3리드에 부착하도록, 본드 와이어들이 상기 제2열 본드 패드들중 선택된 것들에 리드들을 연결시키도록 사용되는 반도체 재료의 본체 주위에 형성되는 제2열의 본드패드들을 포함하는 것을 특징으로 하는 반도체 다이.
  34. 하나 이상의 회로 소자를 한정하는 영역들을 포함하는 반도체 재료의 본체; 본드 와이어들이 제1열 본드패드들중 선택된 것들에 리드들을 연결시키도록 사용되는 반도체 재료의 본체 주위에 형성되는 상기 제1열의 본드패드들; 본드 와이어들이 제2열 본드 패드들중 선택된 것들에 리드들을 연결시키도록 사용되는 반도체 재료의 본체 주위에 형성되는 제2열의 본드패드들을 포함하고, 제2열의 본드패드 라인이 상기 제2열의 본드패드들의 중심점들을 연결하며; 상기 제2열상의 본드패드들의 중심점의 위치는 제1라인과 상기 제2열의 본드패드 라인의 교점 및 제2라인과 상기 제2열의 본드패드 라인의 교점간의 중간이고, 상기 제1라인은 제1열상의 본드패드의 중심점에서 제1리드로 인출되고 상기 제2라인은 제1열상의 본드패드의 중심 점에서 제2리드로 인출되는 것을 특징으로 하는 반도체 다이.
  35. 제27항에 있어서, 제1열의 본드 와이어들이 제1열의 본드패드들 중 선택된 것들에 리드들을 연결하기 위해 사용되고; 상기 제1열 본드 와이어의 어느 측상에 놓이고 그에 근접된 제2열 본드 와이어를 갖는 각각의 제1열 본드 와이어가 2개의 제2열 본드와이어들에 의해 형성된 각도를 2등분하고, 상기 제2열 본드 와이어의 어느 측상에 놓이고 그에 근접된 제1열 본드 와이어를 갖는 각각의 제2열 본드 와이어가 2개의 제1열 본드 와이어들에 의해 형성된 각도를 2등분하도록, 제2열의 본드 와이어들이 상기 제2열의 패드들중 선택된 것들에 리드들을 연결시키기 위해 사용되는 것을 특징으로 하는 반도체 다이.
  36. 제27항에 있어서, 상기 본드 와이어들은 제1 및 제2열의 본드패드들 중 선택된 것들에 리드들을 연결하기 위해 사용되고, 상기 제1 및 제2의 본드 패드들은 본드 와이어들이 등거리로 되도록 위치되는 것을 특징으로 하는 반도체 다이.
  37. 하나이상의 회로 소자를 한정하는 영역들을 포함하는 반도체 재료의 본체; 반도체 재료의 본체 주위에 형성되는 상기 제1열의 본드패드들; 및 반도체 재료의 본체 주위에 형성되는 제2열의 본드패드들을 포함하며, 상기 본드 패드들은 8각형인 것을 특징으로 하는 반도체 다이.
  38. 상기 다이 주위에 형성되고 제1본드 패드 피치를 갖는 제1열의 본드 패드들; 상기 제1 본드패드 피치가 제2본드패드 피치와 상이하도록 제2본드패드 피치를 갖고 상기 다이의 주위에 형성된 제2열의 본드 패드들을 포함하는 것을 특징으로 하는 반도체 다이에 형성된 집적회로에 사용되는 본드패드 레이아웃.
  39. 제38항에 있어서, 상기 제1본드패드 피치는 일정하고 상기 제1본드패드 피치는 가변적인 것을 특징으로 하는 본드패드 레이아웃.
  40. 제39항에 있어서, 상기 제1열의 본드패드들은 내측열의 본드패드들이고 상기 제2열의 본드패드들은 외측열의 본드패드들인 특징으로 하는 본드패드 레이아웃.
  41. 제39항에 있어서, 상기 제 1열의 본드패드들은 외측열의 본드패드들이고 상기 제2열의 본드패드들은 내측열의 본드패드들인 특징으로 하는 본드패드 레이아웃.
  42. 제39항에 있어서, 유효 본드패드 피치는 4 mil인 것을 특징으로 하는 본드패드 레이아웃.
  43. 본드와이어들이 제1열 본드 패드들중 선택된 것들에 리드들을 연결시키도록 사용되는 반도체 재료의 본체주위에 형성되는 상기 제1열의 본드패드들; 제1리드에 제2열 패드를 부착하기 위한 제1본드 와이어가 제2 및 제3본드 와이어들에 의해 형성되는 각도를 이등분하고, 상기 제2본드 와이어는 제2리드에 제1열 본드를 부착하고 상기 제3본드 와이어는 상기 제2리드측에 대향하는 제1리드측에 제1열 패드를 제3리드에 부착하도록 본드 와이어들이 상기 제2열 본드 패드들중 선택된 것들에 리드들을 연결시키도록 사용되는 반도체 재료의 본체 주위에 형성되는 제2열의 본드패드들을 포함하는 것을 특징으로 하는 반도체 다이위에 형성되는 집적 회로에 사용되는 본드패드 레이아웃.
  44. 본드 와이어들이 제1열 본드 패드들중 선택된 것들에 리드들을 연결시키도록 사용되는 반도체 재료의 본체주위에 형성되는 제1열의 본드패드들; 및 본드 와이어들이 상기 제2열 본드 패드들중 선택된 것들에 리드들을 연결시키도록 사용되는 반도체 재료의 본체 주위에 형성되는 제2열의 본드패드들을 포함하고, 제2열의 본드패드 라인이 상기 제2열의 본드패드들의 중심 점들을 연결하며; 상기 제2열상의 본드패드들의 중심점의 위치는 제1라인과 상기 제2열의 본드패드 라인의 교점 및 제2라인과 상기 제2열의 본드패드 라인의 교점간의 중간이고, 상기 제1라인은 제1열상의 본드패드의 중심점에서 제1리드로 인출되고 상기 제2라인은 제1열상의 본드패드의 중심점에서 제2리드로 인출되는 것을 특징으로 하는 본드패드 레이아웃.
  45. 제38항에 있어서, 제1열의 본드 와이어들이 제1열의 본드패드들 중 선택된 것들에 연결하기 위해 사용되고; 상기 제1열 본드 와이어의 어느 측상에 놓이고 그에 근접된 제2열 본드 와이어를 갖는 각각의 제1열 본드 와이어가 2개의 제2열 본드 와이어들에 의해 형성된 각도를 2등분하고, 상기 제2열 본드 와이어의 어느 측상에 놓이고 그에 근접된 제1열 본드 와이어를 갖는 각각의 제2열 본드 와이어가 2개의 제1열 본드 와이어들에 의해 형성된 각도를 2등분하도록, 제2열의 본드 와이어들이 상기 제2열의 패드들중 선택퇸 것들에 리드들을 연결시키기 위해 사용되는 것을 특징으로 하는 본드패드 레이아웃.
  46. 제38항에 있어서, 상기 본드 와이어들은 제1 및 제2열의 본드패드들 중 선택된 것들에 리드들을 연결하기 위해 사용되고, 상기 제1 및 제2열의 본드 패드들은 본드 와이어들이 등거리로 되도록 위치되는 것을 특징으로 하는 반도체 다이.
  47. 상기 본드 패드들이 8각형을 갖도록 반도체 다이의 주위에 형성된 제1 및 제2열의 본드패드들을 포함하는 것을 특징으로 하는 집적회로에 사용되는 본드패드 레이아웃.
KR1019930015428A 1992-08-17 1993-08-07 방사상으로 접착된 리드프레임이 사용되는 본드 패드 레이아웃 Withdrawn KR940004792A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US93118592A 1992-08-17 1992-08-17
US931,185 1992-08-17

Publications (1)

Publication Number Publication Date
KR940004792A true KR940004792A (ko) 1994-03-16

Family

ID=25460350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930015428A Withdrawn KR940004792A (ko) 1992-08-17 1993-08-07 방사상으로 접착된 리드프레임이 사용되는 본드 패드 레이아웃

Country Status (3)

Country Link
EP (1) EP0588481A1 (ko)
JP (1) JPH06168978A (ko)
KR (1) KR940004792A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080098333A (ko) * 2007-05-04 2008-11-07 스태츠 칩팩 엘티디 쏘우 스트리트 상의 관통-홀 비어 다이를 사용하는패키지-온-패키지

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995028005A2 (en) * 1994-04-07 1995-10-19 Vlsi Technology, Inc. Staggered pad array
JPH08186144A (ja) * 1994-12-28 1996-07-16 Nec Kyushu Ltd 半導体集積回路
US5696534A (en) * 1995-03-21 1997-12-09 Sun Microsystems Inc. Time multiplexing pixel frame buffer video output
FR2761510B1 (fr) * 1997-03-27 1999-04-30 Bull Sa Ecran et montage des circuits de commande des pixels de l'ecran
JP3274633B2 (ja) 1997-09-29 2002-04-15 ローム株式会社 半導体集積回路装置
EP1077489A1 (en) * 1999-08-17 2001-02-21 Lucent Technologies Inc. Integrated circuit die including conductive pads
EP1077490A1 (en) 1999-08-17 2001-02-21 Lucent Technologies Inc. Improvements in or relating to integrated circuit dies
US6405357B1 (en) * 2000-05-02 2002-06-11 Advanced Semiconductor Engineering, Inc. Method for positioning bond pads in a semiconductor die
JP2002170844A (ja) 2000-12-04 2002-06-14 Oki Electric Ind Co Ltd 半導体装置
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
JP2012109411A (ja) * 2010-11-17 2012-06-07 Canon Inc 半導体装置及び半導体装置を搭載したプリント基板
US9974175B2 (en) 2013-04-29 2018-05-15 Samsung Display Co., Ltd. Electronic component, electric device including the same, and bonding method thereof
US11457531B2 (en) 2013-04-29 2022-09-27 Samsung Display Co., Ltd. Electronic component, electric device including the same, and bonding method thereof
KR102047068B1 (ko) 2013-04-29 2019-11-21 삼성디스플레이 주식회사 표시패널, 전자기기 및 전자기기의 본딩 방법
EP2930557B1 (en) * 2014-04-10 2018-07-04 Samsung Display Co., Ltd. Electric component

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161743A (ja) * 1987-12-17 1989-06-26 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080098333A (ko) * 2007-05-04 2008-11-07 스태츠 칩팩 엘티디 쏘우 스트리트 상의 관통-홀 비어 다이를 사용하는패키지-온-패키지

Also Published As

Publication number Publication date
JPH06168978A (ja) 1994-06-14
EP0588481A1 (en) 1994-03-23

Similar Documents

Publication Publication Date Title
US6445061B2 (en) Leads under chip in conventional IC package
US6476506B1 (en) Packaged semiconductor with multiple rows of bond pads and method therefor
US5455200A (en) Method for making a lead-on-chip semiconductor device having peripheral bond pads
KR940004792A (ko) 방사상으로 접착된 리드프레임이 사용되는 본드 패드 레이아웃
US5250840A (en) Semiconductor lead frame with a chip having bonding pads in a cross arrangement
KR100328906B1 (ko) 리드프레임의리드온칩내부리드를결합하는방법및장치
US5391918A (en) Semiconductor device
US6313519B1 (en) Support for semiconductor bond wires
JPH04269856A (ja) 半導体集積回路装置
KR0124547Y1 (ko) 멀티형 리드프레임을 이용한 반도체 장치
JPS6242552A (ja) 半導体装置
KR0155440B1 (ko) 반도체 칩 패키지
KR100273981B1 (ko) 반도체 장치용 패키지
KR940006586B1 (ko) 반도체 리이드 프레임
JPS62114257A (ja) ワイヤボンデイングパツドレイアウト
KR100192329B1 (ko) 반도체소자 패키지 공정용 리드 프레임
KR0152950B1 (ko) 반도체 패키지용 리드 프레임
JPH01145842A (ja) 半導体装置
JPH0888310A (ja) 樹脂封止半導体装置
JPH02234446A (ja) 半導体装置
JPH04163956A (ja) 半導体装置用リードフレーム
JPH08330351A (ja) 半導体集積回路装置
JPH04326527A (ja) 樹脂封止型半導体装置
JPS62190858A (ja) 半導体装置
JPS63272062A (ja) リ−ドフレ−ム

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19930807

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid