JPH01161743A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01161743A
JPH01161743A JP62319773A JP31977387A JPH01161743A JP H01161743 A JPH01161743 A JP H01161743A JP 62319773 A JP62319773 A JP 62319773A JP 31977387 A JP31977387 A JP 31977387A JP H01161743 A JPH01161743 A JP H01161743A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
lead
insulating sheet
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62319773A
Other languages
English (en)
Other versions
JPH0381308B2 (ja
Inventor
Junichi Ono
淳一 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62319773A priority Critical patent/JPH01161743A/ja
Priority to KR1019880011136A priority patent/KR910003543B1/ko
Priority to US07/285,021 priority patent/US4949160A/en
Priority to DE8888121234T priority patent/DE3873500T2/de
Priority to EP88121234A priority patent/EP0320997B1/en
Publication of JPH01161743A publication Critical patent/JPH01161743A/ja
Publication of JPH0381308B2 publication Critical patent/JPH0381308B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体装置に関するもので、特に樹脂封止型の
半導体装置に適用されるものである。
（従来の技術） 樹脂封止型の半導体装置は量産が容易でしかも安価に製
造できることから近年広く使用されており、４０ピン以
上のピン数の多い大型半導体装置にも使用されるように
なっている。
第７図に従来の樹脂封止型の半導体装置に用いられるリ
ードフレームを示す。このリードフレームはフレーム１
１の中央部に半導体チップを搭載するベツド部（ダイパ
ッド部）１１ｃと、その周囲に放射状に配設されたイン
ナリード１１ａと、樹脂封止後にパッケージ外に突出し
て外部と接続されるアウタリード（図示せず）と、フレ
ーム１１にベツド部１１ｃを連結するためのタイバーｌ
ｉｄ等を有している。
このようなリードフレームを用いて形成された半導体装
置の断面を第６図に示す。
同図によれば、中央部に設けられたベツド部１１ｃにペ
レット１２をグイボンディングにより固着し、ペレット
１２上の電極とリードフレームのインナリードｌｌａと
を金線等のワイヤ１３を用いてワイヤボンディングによ
り接続した後、樹脂１４により封止を行い、パッケージ
の外部に引出されたアウタリード１１ｂの成形を行って
半導体装置１０が形成されている。
このような従来のリードフレームを用いた半導体装置で
はペレット１２を載置するためのベツド部１１Ｃが必要
であるため、そのベツド部１１ｃをリードフレーム枠に
固定するためのタイバーｌｉｄが必要となっており、イ
ンナリードを配置する上においてタイバーの占める面積
性だけインナリードを配置できず面積効率が悪い。また
、従来のリードフレームを使用した半導体装置において
はタイバーが封止後のパッケージの側面に出ているため
、外部から水分が侵入して半導体ペレットに達しやすい
。さらにベツド部１１ｃと封止用樹脂１４との熱膨張係
数の差にもとづくクラック等の欠陥を招来しやすいとい
う問題がある。
また、ペレットの大きさは通常１辺３ＩＩｌＩＩから１
０ｍｍまでの各種の大きさが品種に応じて用いられるの
で、従来のリードフレームにおいてベツドの大きさが固
定されている場合には、第７図に示すようにベツドに対
してペレットの大きさが小さいときはボンティングワイ
ヤ１３がベツド部′　１１Ｃに接触してショートを生じ
やすく、また、第８図に示すようにベツド部１１ｃより
もペレット１２の大きさが大きいときはペレット１２と
インナリードｌｌａとの接触を生じやすい。このため、
ペレット１２の大きさに合せてベツド部１１ｃの大きさ
を決定しなければならず、設計が煩雑であるとともにリ
ードフレームの製造コストが上昇するという問題がある
。近年半導体装置ではユーザの要求が多様化しており、
特にＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　　５ｐｅｃｉ
ｆｉｃＩＣ）と呼ばれる用途の決まった専用ＩＣでは少
量多品種化しているため、従来の構造のリードフレーム
では経済性に間通がある。
このような問題点を解決するためベツドレス形の半導体
装置が提案されている。第９図はその断面を示すもので
、リード１５は従来よりも半導体装置の中心近傍まで伸
びており、ベツド部は設けられていない。そして絶縁性
のシート（テープ）１６をリード１５で支持するように
ほぼ中央部に固若し、この絶縁性シート１６の上にペレ
ット１２をダイボンディングした後にワイヤボンディン
グを行ってペレット１２とリード１５とをワイヤ１３で
接続するようにしている。
第１０図はこのようなベツドレス型のリードフレームを
用いた実装の様子を示すもので、第１０図（ａ）に示さ
れたリードフレーム１５の中央部に第１０図（ｂ）では
小形のペレット１２を小形の絶縁性シート１６を介して
載置したものであり、第１２図（Ｃ）では第１２図（ｂ
）の場合よりも大形のペレット１２′を大形の絶縁性シ
ート１６′を介して載置したものである。
第１１図は第１２図（ａ）に示したベツドレス型のリー
ドフレームの中央部を拡大した平面図であって各インナ
リード１５ａの先端部はリードフレーム中心からほぼ等
距離にあるような形状とな　　　　　　′っている。
同様のベツドレス型リードフレームは日経マイクロデバ
イス１９８７年１２月１日号（昭６２−１２−１）日経
マグロ−ヒル社Ｐ、７６−７８にも記載されている。
このようなベツドレス型のリードフレームを採用した場
合には同一種類のリードフレームを用いることによって
異なった大きさのペレットを実装することが可能となる
ため、生産管理が容易でコストダウンが可能となる。
（発明が解決しようとする問題点） しかしながら、従来のベツドレス型のリードフレームで
は第１３図に示されるように多数のインナリードのすべ
てがリードフレームの中心に向かっているために、イン
ナリードの先端部は非常に細くなってしまい、中央部で
の絶縁性シートの支持能力が非常に低くなっており、従
って安定な支持が不可能となっているという問題がある
。
本発明はこのような問題を解決するためなされたもので
、リードフレームの中央部においても安定な絶縁性シー
トの支持が可能なベツドレス型の半導体装置を提供する
ことを目的とする。
〔発明の構成〕
（問題点を解決するための手段） 本発明によれば、リードフレームのペレット設置部に、
その周囲に略放射状に配設されたインナリード先端部を
粘着固定するよう配設され、半導体ペレットをその上に
搭載した絶縁性シートを備えた半導体装置において、少
なくとも１本置きのインナリードの先端部に他のインナ
リード先端部幅よりも幅広となった幅広部が設けられ、
この幅広部の先端は他のインナリード先端部よりもリー
ドフレームの中心側に位置しており、幅広部内には開口
部または肉薄部が設けられていることを特徴としている
。
（作　用） リードフレームのインナリード先端部は少なくとも１本
置きに幅広となっており、かつこの広巾部には絶縁性シ
ートの接着性を向上させる開口部あるいは肉薄部が設け
られているため幅広部は絶縁性シートへの接触面積を増
大させ、かつ開口部等が接着強度を向上させるため絶縁
性シートを安定かつ強固に支えることができる。
（実施例） 以下、図面を参照して本発明の実施例のいくつかを詳細
に説明する。
第１図は本発明の一実施例にかかる半導体装置に使用さ
れるリードフレームの一部を示す拡大平面図である。
同図によれば、従来のベツドレス型半導体装置の場合と
同様に、インナリード１が半導体装置の中心近傍まで伸
びており、ベツド部は設けられていない。そして−点鎖
線で示された絶縁性シート搭載領域におけるインナリー
ド１は、さらに拡大率を上げた平面図である第２図から
理解されるように、例えば隣接するインナリードの先端
部１ａおよび１ｂリードとは幅および先端位置が異なっ
ており、先端部１ａは先端部１ｂよりも広幅となってい
る他、リードフレームのより中心側に位置している。そ
して広幅となった先端部には円形の開口が設けられてい
る。第３図（ａ）にはこの開口部ＩＣの断面が示されて
いる。
このような構成を採用することにより、絶縁性シートが
搭載されたときは幅広部１ａはリードフレームのより中
心付近で広い面積部に亘って絶縁性シートを支え、また
、開口部ＩＣには絶縁性シートを接着する際、粘着材が
入り込んで絶縁性シートの接着強度が向上する。
なお、絶縁シートとしては樹脂封止時の温度条件である
１６０〜１８０℃、１〜５分に耐える耐熱性、および耐
湿性に優れ、かつ樹脂封止後の熱膨張係数がインナリー
ド、ペレットの熱膨張係数と近似していることが必要で
あり、これらの条件を満足する材料としてポリイミド樹
脂シートが通常用いられる。他の材料としてはエポキシ
樹脂等の熱硬化性樹脂を含浸させた紙等も用いることが
できる。
絶縁性シートの接着強度を向上させる方法としては第３
図（ｂ）に示されたように表面をエツチング液を用いて
ハーフエツチングによって肉薄部１ｄを設けるようにし
てもよい。
第４図は４４ピンのクラット・パッケージを用いた本発
明による効果を示すグラフであって、曲線Ａは従来のリ
ードフレームを用いた場合の絶縁性シートの剥離強度、
曲線Ｂは第１図に示したような先端形状で開口部を有さ
ないリードフレームを用いた場合の絶縁性シートの剥離
強度、曲線Ｃは第５図（ａ）に示した開口部ををもリー
ドフレームの場合の剥離強度をそれぞれ示しており、本
発明により接着強度が著しく増加していることが分かる
。
以上の実施例においては第３図（ａ）の開口部もしくは
第３図（ｂ）のハーフエツチング部はリードフレーム先
端に１ケ所であるが、複数個以上あってもよい。
また、以上の実施例においては広幅のリード先端部は１
本おきに設けられているが、２本以上おいて設けても良
く、リードフレーム内の場所により広幅のリード先端部
を設ける密度を変化させても良い。
〔発明の効果〕
以上実施例に基づいて詳細に説明したように、本発明に
よれば、少なくとも１本置きのインナリードの先端部に
他のインナリード先端部幅よりも幅広となった幅広部が
設けられ、この幅広部の先端は他のインナリード先端部
よりもリードフレームの中心側に位置しており、幅広部
に開口部または肉薄部が設けられているので、多数のイ
ンナリードが設けられる場合でも幅広部が絶縁性シート
を安定かつ強固に支持することができ、多くの品種を同
一リードフレームで製造することができるため、経済性
が向上する。
【図面の簡単な説明】
第１図は本発明にかかる半導体装置に使用されるリード
フレームの中央部の拡大平面図、第２図はそのインナリ
ード先端部の拡大平面図、第３図はインナリード先端部
に設けられた接着強度増加のために構造を示す断面図、
第４図は本発明の効果を示すグラフ、第５図は従来使用
されているり一下フレームを示す平面図、第６図は第５
図のリードフレームを使用した半導体装置の構造を示す
断面図、第７図および第８図は従来のリードフレームを
用いた場合の問題点を示す断面図、第９図は従来のベツ
ドレス型のリードフレームを用いた□　半導体装置の構
造を示す断面図、第１０図はベツドレス型のリードフレ
ームを用いて異なる大きさのベレットを実装する様子を
示す平面図、第１１図は従来のベツドレス型のリードフ
レームの中心部を示す平面図である。 １、ｌｌａ・・・インナリード、１ａ・・・幅広の先端
部、１ｂ・・・先端部、１ｃ・・・開口部、１ｄ・・・
ハーフエツチング部、１１Ｃ・・・ベツド部、１１ｄ・
・・アウタリード、１２・・・ペレット、１３・・・ワ
イヤ、１４・・・樹脂、１５・・・リード、１６・・・
絶縁性シート。 出願人代理人　　佐　　藤　　−雄 鳥１図 馬２図 為５図 地６図 地９図 気１０図 娩１１図

Claims (1)

  1. 【特許請求の範囲】 １、リードフレームのペレット設置部に、その周囲に略
    放射状に配設されたインナリード先端部を粘着固定する
    よう配設され、半導体ペレットをその上に搭載した絶縁
    性シートを備えた半導体装置において、 少なくとも１本置きの前記インナリードの先端部に他の
    インナリード先端部幅よりも幅広となった幅広部が設け
    られ、この幅広部は前記他のインナリード先端部よりも
    リードフレームの中心側に位置しており、かつ前記幅広
    部内に開口部が設けられていることを特徴とする半導体
    装置。 ２、絶縁性シートがポリイミドよりなる特許請求の範囲
    第１項に記載の半導体装置。 ３、リードフレームのペレット設置部に、その周囲に略
    放射状に配設されたインナリード先端部を粘着固定する
    よう配設され、半導体ペレットをその上に搭載した絶縁
    性シートを備えた半導体装置において、 少なくとも１本置きの前記インナリードの先端部に他の
    インナリード先端部幅よりも幅広となった幅広部が設け
    られ、この幅広部は前記他のインナリード先端部よりも
    リードフレームの中心側に位置しており、かつ前記幅広
    部内に肉薄部が設けられていることを特徴とする半導体
    装置。 ４、絶縁性シートがポリイミドよりなる特許請求の範囲
    第３項に記載の半導体装置。
JP62319773A 1987-12-17 1987-12-17 半導体装置 Granted JPH01161743A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62319773A JPH01161743A (ja) 1987-12-17 1987-12-17 半導体装置
KR1019880011136A KR910003543B1 (ko) 1987-12-17 1988-08-31 반도체장치
US07/285,021 US4949160A (en) 1987-12-17 1988-12-16 Semiconductor device
DE8888121234T DE3873500T2 (de) 1987-12-17 1988-12-19 Halbleiteranordnung mit einem leiterrahmen.
EP88121234A EP0320997B1 (en) 1987-12-17 1988-12-19 Semiconductor device having a lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62319773A JPH01161743A (ja) 1987-12-17 1987-12-17 半導体装置

Publications (2)

Publication Number Publication Date
JPH01161743A true JPH01161743A (ja) 1989-06-26
JPH0381308B2 JPH0381308B2 (ja) 1991-12-27

Family

ID=18114019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62319773A Granted JPH01161743A (ja) 1987-12-17 1987-12-17 半導体装置

Country Status (5)

Country Link
US (1) US4949160A (ja)
EP (1) EP0320997B1 (ja)
JP (1) JPH01161743A (ja)
KR (1) KR910003543B1 (ja)
DE (1) DE3873500T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395661U (ja) * 1990-01-12 1991-09-30

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0405330A3 (en) * 1989-06-29 1992-05-06 Motorola, Inc. Flagless leadframe, package and method
US5168345A (en) * 1990-08-15 1992-12-01 Lsi Logic Corporation Semiconductor device having a universal die size inner lead layout
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
EP0588481A1 (en) * 1992-08-17 1994-03-23 American Microsystems, Incorporated Bond pad layouts for integrated circuit semiconductor dies and forming methods
TW276357B (ja) * 1993-03-22 1996-05-21 Motorola Inc
US5714792A (en) * 1994-09-30 1998-02-03 Motorola, Inc. Semiconductor device having a reduced die support area and method for making the same
JPH09199549A (ja) * 1996-01-22 1997-07-31 Denso Corp ワイヤボンディング方法
JPH09260575A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置及びリードフレーム
US7598599B2 (en) * 2006-03-09 2009-10-06 Stats Chippac Ltd. Semiconductor package system with substrate having different bondable heights at lead finger tips

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5640265A (en) * 1979-09-11 1981-04-16 Nec Corp Lead frame for semiconductor device
JPS59129451A (ja) * 1983-01-14 1984-07-25 Nec Corp リ−ドフレ−ム
JPS60106158A (ja) * 1983-11-14 1985-06-11 Toshiba Corp 半導体装置
JPS621239A (ja) * 1985-06-26 1987-01-07 Toshiba Corp 半導体装置
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation
US4721993A (en) * 1986-01-31 1988-01-26 Olin Corporation Interconnect tape for use in tape automated bonding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395661U (ja) * 1990-01-12 1991-09-30

Also Published As

Publication number Publication date
EP0320997A2 (en) 1989-06-21
DE3873500D1 (de) 1992-09-10
US4949160A (en) 1990-08-14
EP0320997B1 (en) 1992-08-05
KR890011067A (ko) 1989-08-12
EP0320997A3 (en) 1989-10-18
JPH0381308B2 (ja) 1991-12-27
KR910003543B1 (ko) 1991-06-04
DE3873500T2 (de) 1993-02-11

Similar Documents

Publication Publication Date Title
KR100235308B1 (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
KR0149798B1 (ko) 반도체 장치 및 그 제조방법과 리드프레임
US6713836B2 (en) Packaging structure integrating passive devices
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH0546045U (ja) 半導体パツケージ
US20050224928A1 (en) Multi-part lead frame with dissimilar materials
JP5404083B2 (ja) 半導体装置
US6495908B2 (en) Multi-chip semiconductor package
JPH01161743A (ja) 半導体装置
JPS60167454A (ja) 半導体装置
JP2746224B2 (ja) 半導体装置およびその製造方法
KR100268756B1 (ko) 리드프레임의 분리형 다이패드구조
KR100632256B1 (ko) 더미리드들을 포함하는 리드 온 칩형 리드 프레임
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
JP2697743B2 (ja) 樹脂封止型半導体装置
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
KR100214489B1 (ko) 플로팅 칩 패키지
JP3555790B2 (ja) 半導体装置
JPH06326227A (ja) 多層リードフレームの製造方法及び構造
JPH01155644A (ja) 半導体装置
JPH0547985A (ja) 半導体装置の製造方法
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
JP2010278308A (ja) 半導体装置およびその製造方法
JPH04326741A (ja) 半導体パッケージ
JPH05335365A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees