KR100214489B1 - 플로팅 칩 패키지 - Google Patents

플로팅 칩 패키지 Download PDF

Info

Publication number
KR100214489B1
KR100214489B1 KR1019960026723A KR19960026723A KR100214489B1 KR 100214489 B1 KR100214489 B1 KR 100214489B1 KR 1019960026723 A KR1019960026723 A KR 1019960026723A KR 19960026723 A KR19960026723 A KR 19960026723A KR 100214489 B1 KR100214489 B1 KR 100214489B1
Authority
KR
South Korea
Prior art keywords
chip
floating
package
paddle
chip package
Prior art date
Application number
KR1019960026723A
Other languages
English (en)
Other versions
KR980012318A (ko
Inventor
이병우
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960026723A priority Critical patent/KR100214489B1/ko
Publication of KR980012318A publication Critical patent/KR980012318A/ko
Application granted granted Critical
Publication of KR100214489B1 publication Critical patent/KR100214489B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 플로팅 칩 패키지(FLOATING CHIP PACKAGE)에 관한 것으로, 종래의 반도체 패키지는 패들과 그 패들의 상면에 도포되는 접착제를 필수적으로 사용하여 원가절감을 하는데 한계가 있는 문제점이 있었다. 본 발명 플로팅 칩 패키지는 칩의 상면까지 타이바를 연장형성하고, 그 타이바와 칩 사이에 양면접착테이프를 개재하여 구성한 것으로, 종래의 패들과 그 패들의 상면에 칩을 부착할 때 사용하던 접착제를 배제하여 원가절감을 이룰 수 있는 효과가 있고, 따라서 생산성도 향상되는 효과가 있다.

Description

플로팅 칩 패키지
제1도는 종래 반도체 패키지의 구성을 보인 것.
a도는 종단면도.
b도는 내측을 보인 평면도.
제2도는 본 발명 플로팅 칩 패키지의 구성을 보인 것.
a도는 종단면도.
b도는 내측을 보인 평면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 칩 11a : 패드
12a : 인너리드 13 : 금속와이어
15, 15' : 타이바 16 : 양면접착테이프
본 발명은 플로팅 칩 패키지(FLOATING CHIP PACKAGE)에 관한 것으로, 특히 패들 및 접착제를 배제하여 원가절감을 할 수 있도록 한 것을 특징으로 하는 플로팅 칩 패키지에 관한 것이다.
제1도는 종래 반도체 패키지의 구성을 보인 것으로, a도는 종단면도이고, b도는 내측을 보인 평면도이다.
도시된 바와 같이, 종래 반도체 패키지는 반도체 칩(1)과, 그 칩(1)의 하면에 접착제(2)로 부착되는 패들(3a)과, 상기 칩(1)의 주변에 형성되는 다수개의 인너리드(3b)와, 상기 칩(1)에 형성된 다수개의 패드(1a)와 상기 다수개의 인너리드(3b)를 각각 연결하는 금속와이어(4)와, 상기 칩(1), 패들(3a), 금속와이어(4), 인너리드(3b)의 일정부분을 에폭시로 몰딩한 몸체(5)와, 상기 다수개의 인너리드(3b)에 연장되며 상기 몸체(5)의 외측에 일정한 형태로 성형된 아웃리드(3c)로 구성된다.
그리고, 상기 패들(3a)은 전,후에 설치된 타이바(6)(6')에 의하여 지지되어 있다.
상기와 같이 구성되어 있는 종래 반도체 패키지의 제조방법을 설명하면 다음과 같다.
먼저, 패들(3a)의 상면에 접착제(2)를 이용하여 반도체 칩(1)을 부착하고, 그 반도체 칩(1)의 패드(1a)와 상기 다수개의 인너리드(3b)를 각각 금속와이어(4)로 연결하며, 상기 칩(1), 패들(3a), 금속와이어(4), 인너리드(3b)의 일정부분을 몰딩하여 몸체(5)를 형성하며, 마지막으로 상기 몸체(5)의 외측으로 돌출형성된 아웃리드(3c)를 소정의 형태로 절곡하여 패키지를 완성한다.
그러나, 상기와 같은 종래의 반도체 패키지는 칩(1)을 지지하는 패들(3a)과 그 패들(3a)의 상면에 칩(1)를 부착하기 위한 접착제(2)를 필수적으로 사용하여야 하기 때문에 그로인한 원가절감에 한계가 있는 문제점이 있었다.
상기와 같은 문제점을 감안하여 안출한 본 발명의 목적은 패들 및 접착제의 사용을 배제하여 원가를 절감할 수 있도록 하는데 적합한 플로팅 칩 패키지를 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여 반도체 칩의 주변에 다수개의 인너리드가 형성되어 있고, 상기 칩과 다수개의 인너리드는 각각 금속와이어로 연결되어 있는 반도체 패키지에 있어서, 상기 칩의 상면까지 타이바를 연장형성하고, 그 타이바와 칩 사이에 양면접착테이프를 기재하여 타이바의 하측에 칩이 부착되도록 한 것을 특징으로 하는 플로팅 칩 패키지가 제공된다.
이하, 상기와 같이 구성되어 있는 본 발명 플로팅 칩 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
제2도는 본 발명 플로팅 칩 패키지의 구성을 보인 것으로, a도는 종단면도이고, b도는 내측을 보인 평면도이다.
도시된 바와 같이, 본 발명 플로팅 칩 패키지는 반도체 칩(11)과, 그 칩(11)의 주변에 설치되는 다수개의 인너리드(12a)와, 그 다수개의 인너리드(12a)와 상기 칩(11)의 상면에 형성된 다수개의 패드(11a)를 각각 전기적으로 연결한 금속와이어(13)와, 상기 칩(11), 금속와이어(13), 인너리드(12a)의 일정부분을 에폭시로 몰딩한 몸체(14)와, 상기 다수개의 인너리드(12a)에 각각 연장되며 상기 몸체(14)의 외측에 소정형상으로 절곡된 아웃리드(12b)로 구성된다.
그리고, 상기 칩(11)의 상면까지 타이바(15)(15')가 연장 형성되고, 그 타이바(15)(15')와 상기 칩(11) 사이에는 절연성 양면접착테이프(16)가 개재된다.
상기 양면테이프(16)는 폴리이미드 테이프인 것을 특징으로 한다.
상기와 같이 구성되어 있는 본 발명 플로팅 칩 패키지의 제조방법을 설명하면 다음과 같다.
먼저, 연장형성된 타이바(15)(15')의 하면에 절연성 양면접착테이프(16)인 폴리이미드 테이프를 부착하고, 그 양면접착테이프(16)의 하면에 반도체 칩(11)을 부착한다. 그런 다음, 상기 반도체 칩(11)의 상면에 형성되어 있는 다수개의 패드(11a)와 다수개의 인너리드(12a)를 금속와이어로 각각 연결한다. 이와 같이 와이어본딩이 끝나면, 상기 칩(11), 금속와이어(13), 인너리드(12a)의 일정부분을 감싸도록 에폭시로 몰딩하여 몸체(14)를 형성한다. 그런 다음, 마지막으로 상기 다수개의 인너리드(12a)에 연장되며 몸체(14)의 외측으로 돌출된 아웃리드(12b)를 소정의 형태로 절곡하여 패키지를 완성한다.
이상에서 상세히 설명한 바와 같이 본 발명 플로팅 칩 패키지는 칩의 상면까지 타이바를 연장형성하고, 그 타이바와 칩 사이에 양면접착테이프를 개재하여 구성한 것으로, 종래의 패들과 그 패들의 상면에 칩을 부착할 때 사용하던 접착제를 배제하여 원가절감을 이룰 수 있는 효과가 있고, 따라서 생산성도 향상되는 효과가 있다.

Claims (2)

  1. 반도체 칩의 주변에 다수개의 인너리드가 형성되어 있고, 상기 칩과 다수개의 인너리드는 각각 금속와이어로 연결되어 있는 반도체 패키지에 있어서, 상기 칩의 상면까지 타이바를 연장형성하고, 그 타이바와 칩 사이에 양면접착테이프를 개재하여 타이바의 하측에 칩이 부착되도록 한 것을 특징으로 하는 플로팅 칩 패키지.
  2. 제1항에 있어서, 상기 양면접착테이프는 폴리이미드인 것을 특징으로 하는 플로팅 칩 패키지.
KR1019960026723A 1996-07-02 1996-07-02 플로팅 칩 패키지 KR100214489B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960026723A KR100214489B1 (ko) 1996-07-02 1996-07-02 플로팅 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960026723A KR100214489B1 (ko) 1996-07-02 1996-07-02 플로팅 칩 패키지

Publications (2)

Publication Number Publication Date
KR980012318A KR980012318A (ko) 1998-04-30
KR100214489B1 true KR100214489B1 (ko) 1999-08-02

Family

ID=19465331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026723A KR100214489B1 (ko) 1996-07-02 1996-07-02 플로팅 칩 패키지

Country Status (1)

Country Link
KR (1) KR100214489B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101692349B1 (ko) 2014-10-30 2017-01-03 린나이코리아 주식회사 바디 유닛 및 그 바디를 포함하는 열교환기

Also Published As

Publication number Publication date
KR980012318A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
USRE35109E (en) Semiconductor device and method for fabricating the same
US5907184A (en) Integrated circuit package electrical enhancement
JPH01161743A (ja) 半導体装置
KR100214489B1 (ko) 플로팅 칩 패키지
JPH0546098B2 (ko)
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
KR100632256B1 (ko) 더미리드들을 포함하는 리드 온 칩형 리드 프레임
KR200286323Y1 (ko) 반도체패키지
KR0135890Y1 (ko) 리드온칩 패키지
KR0176113B1 (ko) 내부리이드의 말단부가 수직 절곡된 리드프레임과 이를 이용한 반도체 패키지
KR970003183Y1 (ko) 반도체 팩키지의 와이어 본딩 구조
KR0142756B1 (ko) 칩홀딩 리드 온 칩타입 반도체 패키지
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR970004618Y1 (ko) 패드가 없는 반도체 패키지
KR200169520Y1 (ko) 반도체 패키지의 리드프레임
KR100557976B1 (ko) 랜드 그리드 어레이 패키지 및 그 제조방법
KR200149156Y1 (ko) 반도체 리드 프레임
JP2520612Y2 (ja) 樹脂封止型半導体装置
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
KR950007769Y1 (ko) 반도체 패키지
JPS59155160A (ja) 樹脂封止型電子装置
KR200159720Y1 (ko) 반도체 패키지
KR970067796A (ko) 내부 리드가 본딩패드에 직접 접착된 loc 패키지
KR19980036943A (ko) 칩 사이즈 패키지
KR20010045680A (ko) 리드 온 칩형 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee