KR200286323Y1 - 반도체패키지 - Google Patents

반도체패키지 Download PDF

Info

Publication number
KR200286323Y1
KR200286323Y1 KR2019970038232U KR19970038232U KR200286323Y1 KR 200286323 Y1 KR200286323 Y1 KR 200286323Y1 KR 2019970038232 U KR2019970038232 U KR 2019970038232U KR 19970038232 U KR19970038232 U KR 19970038232U KR 200286323 Y1 KR200286323 Y1 KR 200286323Y1
Authority
KR
South Korea
Prior art keywords
chip
lead frame
lead
paddle
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR2019970038232U
Other languages
English (en)
Other versions
KR19990025708U (ko
Inventor
이남수
심재욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR2019970038232U priority Critical patent/KR200286323Y1/ko
Publication of KR19990025708U publication Critical patent/KR19990025708U/ko
Application granted granted Critical
Publication of KR200286323Y1 publication Critical patent/KR200286323Y1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 반도체 패키지에 관한 것으로, 적어도 하나의 반도체 칩과, 상기 칩을 탑재하여 지지하는 패들, 이 패들의 양측에 배열되는 복수의 인너리드 및 아웃리드를 갖는 리드 프레임과, 상기 리드 프레임의 인너리드와 칩의 본딩 패드를 전기적으로 연결하는 금속와이어와, 상기 칩, 골드 와이어 및 리드 프레임의 인너리드를 포함하는 일정면적을 밀폐하는 패키지 몸체를 포함하여 구성되는 반도체 패키지에 있어서, 상기 리드 프레임은 상기 칩을 탑재하여 지지하는 패들이 다운-셋 처리되고, 상기 패들의 양측에 배열되는 복수의 인너리드 및 아웃리드를 가지며 상기 인너리드의 단부가 상기 패들에 탑재되는 칩의 표면과 동일한 높이를 가지도록 상기 아웃리드에 돌출하여 형성된 것을 특징으로 한다. 이와 같은 본 고안에 의한 반도체 패키지는, 와이어 본딩후 골드 와이어가 손상되는 것을 방지할 수 있고, 또 골드 와이어의 길이가 짧아짐과 동시에 루프의 높이가 낮아짐으로써 몰딩시 골드 와이어가 옆으로 쏠리는 스위핑 현상을 방지할 수 있다. 따라서 공정의 안정성을 도모할 수 있고, 디바이스의 전기적인 특성을 개선시킬 수 있다.

Description

반도체 패키지{Semiconductor package}
본 고안은 반도체 패키지에 관한 것으로, 특히 내부의 칩 및 인터컨넥션 부위(골드 와이어)를 보호할 수 있는 구조를 갖는 반도체 패키지에 관한 것이다.
종래 일반적으로 알려지고 있는 반도체 패키지의 전형적인 한 예가 도 1a에 도시되어 있는 바, 이를 간단히 살펴보면 다음과 같다.
도면은 종래 반도체 패키지의 구조를 나타내고 있는 단면도로서, 도면에서 참조 부호 1은 반도체 칩, 2는 리드 프레임, 3은 골드 와이어, 4는 패키지 몸체이다.
도시된 바와 같이, 상기 반도체 칩(1)은 리드 프레임(2)의 패들(2a)위에 에폭시 접착제(5)에 의해 부착되어 있다. 상기 리드 프레임(2)은 패들(2a)과, 이 패들(2a)의 양측에 배열되는 복수의 인너리드(2b)와, 이 인너리드(2b)에 연장, 형성된 아웃리드(2c)를 가지고 있으며, 상기 인너리드(2b)는 칩(1)의 패드(외부연결단자)와 골드 와이어(3)에 의해 전기적으로 연결되어 있다.
상기 패키지 몸체(4)는 칩(1)과, 이 칩의 인너컨넥션 부위, 즉 골드 와이어(3)를 외부 환경으로부터 보호하기 위한 것으로, 칩(1), 골드 와이어(3) 및 리드프레임(2)의 인너리드(2b)를 포함하는 일정 면적을 에폭시 몰딩 컴파운드 등과 같은 수지로 성형하는 것에 의하여 형성되어 있으며, 이와 같이된 패키지 몸체(4)의 양측에는 리드 프레임(2)의 아웃리드(2c)가 돌설되어 기판(도시되지 않음)에 실장할 수 있도록 되어 있다.
한편, 첨부한 도 1b는 종래 LOC 타입 패키지의 구조를 보인 단면도로서, 그 구조는 상술한 일반적인 패키지의 경우와 유사하게 이루어진다. 다만 여기서는 리드 프레임(2)의 패들이 제거되어 있고, 칩(1)이 리드 프레임의 인너리드(2b)에 접착제(5)로 부착되어 있다는 것만이 다르다. 이러한 LOC 타입의 패키지는 리드 프레임(2)의 패들을 제거함으로써 패키지의 전체적인 두께를 줄일 수 있다는 장점이 있다.
그러나, 상기한 바와 같은 종래의 반도체 패키지는, 칩과 리드 프레임의 인너리드를 연결하는 골드 와이어의 길이가 길고 루프 높이가 높아 상부로 돌출됨으로써 와이어 본딩 후 손상될 우려가 있고, 또 몰딩 공정에서 골드 와이어가 한 쪽으로 쏠리는 등 공정이 불안정하여 세심한 주의를 기울어야 하는 단점을 앉고 있다.
또한, 종래의 반도체 패키지는 아웃리드가 패키지 몸체의 중간으로부터 돌출됨으로써 리드의 팽창 및 수축으로 인한 솔더 조인트 불량이 발생되는 문제도 있었다.
본 고안은 상기와 같은 점을 감안하여 안출한 것으로, 칩과 리드 프레임의 인너리드를 연결하는 골드 와이어의 높이를 최대한 낮게, 예컨대 리드 프레임의 표면보다 낮게 위치시킴으로써 골드 와이어의 손상을 방지함과 아울러 공정의 안정성을 확보토록 한 반도체 패키지를 제공하는데 그 목적이 있다.
본 고안의 다른 목적은, 패키지 몸체에 대한 아웃리드의 어깨부 높이를 높임으로써 전체 리드의 길이를 길게하여 리드의 팽창 및 수축을 방지할 수 있는 반도체 패키지를 제공하는데 있다.
도 1a는 종래 일반적인 반도체 패키지의 구조를 보인 단면도.
도 1b는 종래 리드 온 칩 패키지(LOC)의 구조를 보인 단면도.
도 2는 본 고안에 의한 반도체 패키지의 구조를 보인 단면도.
도 3은 도 2에 나타낸 반도체 패키지의 몰딩 전 상태를 보인 평면도.
도 4는 본 고안의 다른 실시예에 의한 반도체 패키지의 구조를 보인 단면도.
(도면의 주요 부분에 대한 부호의 설명)
10;반도체 칩 10a;본딩 패드
20;리드 프레임 21;다이 패들
22;인너리드 22b;돌출부
23;아웃리드 30;골드 와이어
40;패키지 몸체 50;에폭시 접착제
상기 목적을 달성하기 위한 본 고안의 반도체 패키지는, 적어도 하나의 반도체 칩과, 상기 칩을 탑재하여 지지하는 패들, 이 패들의 양측에 배열되는 복수의 인너리드 및 아웃리드를 갖는 리드 프레임과, 상기 리드 프레임의 인너리드와 칩의 본딩 패드를 전기적으로 연결하는 금속와이어와, 상기 칩, 골드 와이어 및 리드 프레임의 인너리드를 포함하는 일정면적을 밀폐하는 패키지 몸체를 포함하여 구성되는 반도체 패키지에 있어서, 상기 리드 프레임의 패들이 다운-셋 처리되고, 상기 패들의 양측에 배열되는 복수의 인너리드 및 아웃리드를 가지며 상기 인너리드의 단부가 상기 패들에 탑재되는 칩의 표면과 동일한 높이를 가지도록 상기 아웃리드에 돌출하여 형성된 것을 특징으로 한다.
이와 같은 본 고안에 의한 반도체 패키지는, 다운-셋 처리된 패들과 하측으로 벤딩된 절곡 단부를 갖는 인너리드에 의해 이 인너리드와 칩을 전기적으로 연결하는 골드 와이어가 리드 프레임의 표면(예컨대, 양측 아웃리드를 연결하는 선)보다 아래에 위치하므로 와이어 본딩후 골드 와이어가 손상되는 것을 방지할 수 있고, 또 골드 와이어의 길이가 짧아짐과 동시에 루프의 높이가 낮아짐으로써 몰딩시 골드 와이어가 옆으로 쏠리는 스위핑 현상을 방지할 수 있다.
또한, 본 고안에 의한 반도체 패키지는 아웃리드, 보다 구체적으로는 아웃리드의 어깨부가 패키지 몸체의 상부측에 위치하므로 리드의 전체적인 길이를 길게 할 수 있다. 따라서 리드의 팽창이나 수축을 줄일 수 있으므로 솔더 조인트 불량을 방지할 수 있다.
이하, 본 고안의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
첨부한 도 2는 본 고안에 의한 반도체 패키지의 구조를 보인 단면도 이고,도 3은 도 2에 나타낸 반도체 패키지의 몰딩 전 상태를 보인 평면도이다.
도시된 바와 같이, 본 고안에 의한 반도체 패키지는 하나의 반도체 칩(10)과, 이 칩(10)를 탑재하여 지지함과 아울러 칩의 외부로의 전기적인 신호 전달 경로를 이루는 리드 프레임(20)과, 상기 칩(10)과 리드 프레임(20)을 전기적으로 연결하는 골드 와이어(30)와, 상기 칩(10), 골드 와이어(30) 및 리드 프레임(20)을 포함하는 일정면적을 밀폐하도록 성형되는 패키지 몸체(40)를 포함하고 있다.
상기 반도체 칩(10)은 그의 상면 가장자리에 외부연결단자인 복수의 본딩 패드(10a)가 일정 간격을 유지하여 배열되어 있고, 리드 프레임(20)의 패들(21)에 에폭시 접착제(50)의 개재하에 부착되어 있다.
또한, 상기 리드 프레임(20)은 칩(10)을 부착하여 지지하는 패들(21)과, 이 패들(21)의 양측에 배열되는 복수의 인너리드(22) 및 아웃리드(23)로 구성되어 있는 바, 상기 패들(21)은 다운-셋 되어 양측의 사이드 레일(24)(24')에 경사 타이바(25)에 의해 지지되어 있다. 그리고 인너리드(22)는 그 단부가 계단상으로 하향 절곡되어 패들(21)에 탑재되는 칩(10)의 표면과 동일 높이를 유지하도록 되어 있다. 따라서 칩(10)과 리드 프레임(20)의 인너리드(22)를 전기적으로 연결하는 골드 와이어(30)의 길이를 짧게 할 수 있는 동시에 루프 높이를 낮게, 보다 구체적으로는 리드 프레임의 양측 아웃리드를 연결하는 선보다 아래에 위치시킬 수 있다.
또한, 상기한 리드 프레임(20)의 아웃리드(23)는 그의 어깨부가 기존의 위치(패키지 몸체의 위치)보다 높게 위치되어 있다. 따라서 리드의 전체적인 길이를 길게 할 수 있으므로, 종래에 비하여 리드의 팽창이나 수축을 현저하게 감소시킬 수 있다.
이상에서 설명한 바와 같이, 본 고안에 의한 반도체 패키지는 칩과 리드 프레임을 전기적으로 연결하는 골드 와이어의 길이를 짧게 할 수 있는 동시에 루프 높이를 낮게 할 수 있으므로 와이어 본딩 후 골드 와이어의 루프 높이가 높음으로써 발생되는 와이어 손상을 방지할 수 있다. 또 리드 프레임의 아웃리드가 패키지 몸체의 두께를 고려하는 것에 의하여 상부에 위치되므로 보다 길게 할 수 있다.
한편, 첨부한 도 4는 본 고안의 다른 실시예에 의한 반도체 패키지의 구조를 보인 단면도이다.
이는 LOC 타입의 패키지에 본 고안을 적용한 것으로서, 도시된 바와 같이, 칩(10)를 부착하여 지지하는 리드 프레임(20)의 인너리드(22)가 다운-셋 되어, 칩(10) 및 골드 와이어(30)가 리드 프레임의 표면보다 돌출되지 않도록 되어 있다.
또한, 상기 인너리드(22)의 일측에는 일측에, 예컨대 경사지지부(22a)의 하단부에는 돌출부(22b)가 형성되어 칩의 하면이 리드 프레임을 벗어나지 않도록 되어 있다. 따라서 칩을 보다 안전하게 보호할 수 있다.
그리고, 상기한 본 고안의 다른 실시예에서도 리드 프레임의 아웃리드는 패키지 몸체의 상부측에 위치되어 있다.
이와 같은 본 고안에 의한 반도체 패키지는 통상의 플라스틱 패키지 제조 공정에 의하여 제조된다. 다만 리드 프레임을 제조함에 있어서 패들을 다운-셋 처리(딥 드로우잉 가공)함과 아울러 인너리드의 단부를 계단형으로 하향 절곡하여 제조한 리드 프레임을 사용하여 패키지를 제작한다.
이상에서 설명한 바와 같이, 본 고안에 의한 반도체 패키지는, 다운-셋 처리된 패들과 하측으로 벤딩된 절곡 단부를 갖는 인너리드에 의해 이 인너리드와 칩을 전기적으로 연결하는 골드 와이어가 리드 프레임의 표면(예컨대, 양측 아웃리드를 연결하는 선)보다 아래에 위치하므로 와이어 본딩후 골드 와이어가 손상되는 것을 방지할 수 있다. 또 골드 와이어의 길이가 짧아짐과 동시에 루프의 높이가 낮아짐으로써 몰딩시 골드 와이어가 옆으로 쏠리는 스위핑 현상을 방지할 수 있다. 따라서 공정의 안정성을 도모할 수 있으므로 인력 및 시간을 절감할 수 있고, 또 전기 저항을 최소화 할 수 있으므로 디바이스의 전기적인 특성을 개선시킬 수 있다.
또한, 본 고안에 의한 반도체 패키지는 아웃리드, 보다 구체적으로는 아웃리드의 어깨부가 패키지 몸체의 상부측에 위치하므로 리드의 전체적인 길이를 길게 할 수 있고, 이에 따라 리드의 팽창이나 수축을 줄일 수 있으므로 솔더 조인트 불량을 방지할 수 있다.
이상에서는 본 고안에 의한 반도체 패키지를 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 고안은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (4)

  1. 양측에 본딩 패드가 배열된 적어도 하나의 반도체 칩과, 상기 칩을 탑재하여 지지하는 패들의 양측에 배열되는 복수의 인너리드 및 아웃리드를 갖는 리드 프레임과, 상기 리드 프레임의 인너리드와 칩의 본딩 패드를 전기적으로 연결하는 금속와이어와, 상기 칩, 골드 와이어 및 리드 프레임의 인너리드를 포함하는 일정면적을 밀폐하는 패키지 몸체를 포함하여 구성되는 반도체 패키지에 있어서,
    상기 리드 프레임은,
    상기 칩을 탑재하여 지지하는 패들이 다운-셋 처리되고, 상기 패들의 양측에 배열되는 복수의 인너리드 및 아웃리드를 가지며 상기 인너리드의 단부가 상기 패들에 탑재되는 칩의 표면과 동일한 높이를 가지도록 상기 아웃리드에 돌출하여 형성된 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 리드 프레임의 아웃리드는 그의 어깨부가 패키지 몸체의 상부측에 위치하는 것을 특징으로 하는 반도체 패키지.
  3. 중앙부에 본딩 패드가 배열된 적어도 하나의 반도체 칩과, 상기 칩을 부착하여 지지함과 아울러 칩의 외부로의 전기적인 신호 전달 경로를 이루는 인너리드 및 아웃리드를 갖는 리드 프레임과, 상기 칩의 본딩 패드와 리드 프레임의 인너리드를 전기적으로 연결하는 골드 와이어와, 상기 칩, 골드 와이어 및 리드 프레임의 인너리드를 포함하는 일정면적을 밀폐하는 패키지 몸체를 포함하여 구성되는 LOC 타입 패키지에 있어서,
    상기 리드 프레임은
    상기 칩을 탑재하여 지지하는 상기 인너리드가 다운-셋 처리되고, 상기 인너리드의 경사지지부의 하단부에 절곡 돌출부가 형성되어, 골드 와이어 및 칩의 하면이 리드 프레임의 상,하부를 벗어나지 않도록 구성된 것을 특징으로 하는 반도체 패키지.
  4. 제 3 항에 있어서, 상기 리드 프레임의 아웃리드는 그의 어깨부가 패키지 몸체의 상부측에 위치하는 것을 특징으로 하는 반도체 패키지.
KR2019970038232U 1997-12-17 1997-12-17 반도체패키지 Expired - Fee Related KR200286323Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970038232U KR200286323Y1 (ko) 1997-12-17 1997-12-17 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970038232U KR200286323Y1 (ko) 1997-12-17 1997-12-17 반도체패키지

Publications (2)

Publication Number Publication Date
KR19990025708U KR19990025708U (ko) 1999-07-05
KR200286323Y1 true KR200286323Y1 (ko) 2002-12-18

Family

ID=53898521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970038232U Expired - Fee Related KR200286323Y1 (ko) 1997-12-17 1997-12-17 반도체패키지

Country Status (1)

Country Link
KR (1) KR200286323Y1 (ko)

Also Published As

Publication number Publication date
KR19990025708U (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
US5703407A (en) Resin-sealed type semiconductor device
US5648682A (en) Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device
US6242798B1 (en) Stacked bottom lead package in semiconductor devices
KR100237051B1 (ko) 버텀리드 반도체 패키지 및 그 제조 방법
US7875968B2 (en) Leadframe, semiconductor package and support lead for bonding with groundwires
US20070252247A1 (en) Leadframe structures for semiconductor packages
KR0179925B1 (ko) 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지
KR100346671B1 (ko) 플라스틱성형타입반도체장치및그의제조방법
EP0750342A2 (en) Semiconductor device having the inner end of connector leads placed onto the surface of semiconductor chip
US6677662B1 (en) Clamp and heat block assembly for wire bonding a semiconductor package assembly
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR200286323Y1 (ko) 반도체패키지
US20030038358A1 (en) Semiconductor package without outer leads
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
KR100258852B1 (ko) 반도체 패키지의 제조 방법
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
KR100195506B1 (ko) 범용성을 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지
WO2009013665A2 (en) A leadframe structure for electronic packages
KR100214489B1 (ko) 플로팅 칩 패키지
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법
KR0179922B1 (ko) 직립형 패키지
KR950007768Y1 (ko) 박형 플렉시블 패키지
KR200141125Y1 (ko) 리드프레임의 구조
KR200169834Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19971217

UG1501 Laying open of application
A201 Request for examination
UA0201 Request for examination

Patent event date: 20000323

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

Patent event date: 19971217

Patent event code: UA02011R01I

Comment text: Application for Utility Model Registration

E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 20020131

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 20020523

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 20020807

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 20020808

UG1601 Publication of registration
UR1001 Payment of annual fee

Payment date: 20050721

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 20060720

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 20070720

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 20080728

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 8

UR1001 Payment of annual fee

Payment date: 20090727

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee

Termination date: 20110709

Termination category: Default of registration fee