KR940008340B1 - 반도체 장치용 리이드 프레임 - Google Patents
반도체 장치용 리이드 프레임 Download PDFInfo
- Publication number
- KR940008340B1 KR940008340B1 KR1019910019690A KR910019690A KR940008340B1 KR 940008340 B1 KR940008340 B1 KR 940008340B1 KR 1019910019690 A KR1019910019690 A KR 1019910019690A KR 910019690 A KR910019690 A KR 910019690A KR 940008340 B1 KR940008340 B1 KR 940008340B1
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- bonding
- lead frame
- wire
- ring
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 QFP(Quad flat package)의 라이드 플레임 평면도.
제2도는 종래의 QFP의 리이드 프레임 부분확대 단면도.
제3도는 이 발명에 따른 링 패드(ring pad)의 리이드 프레임 평면도.
제4도는 제3도에 나타낸 링 패드의 리이드 프레임 부분확대 단면도.
제5도는 (a)는 제4도에 나타낸 링 패드의 이중본딩의 일실시예에 의한 리이드 프레임 부분확대 단면도.
제5도는 (b)는 제4도에 나타낸 링 패드의 이중 본딩의 다른 실시예에 의한 리이드 프레임 부분확대 단면도.
제6도는 이 발명에 따른 와이어 본딩에 의한 리이드 프레임 부분확대 단면도이다.
이 발명은 반도체 장치용 리이드 프레임에 관한 것으로, 더욱 상세하게는 상기 리이드 프레임의 다이 패드(Die Pad)와 내부 리이드(inner lead)사이에 링 패드(ring pad)를 형성하여 다핀구조(High pin)의 반도체칩의 더블와이어 본딩 및 봉지수지 몰딩시, 반도체 장치의 불량발생을 방지할 수 있는 반도체 장치용 리이드 프레임에 관한 것이다.
일반적으로, 리이드 프레임의 다이패드(Die Pad)상에 반도체 소자가 탑재되어 봉지수지로 몰드되는 반도체 장치는, 상기 반도체 소자가 초고집적화되고 대형화되는 추세로써, 리이드폭과 간격이 조밀하게 되는 다핀(High Pad)구조의 리이드 프레임이 요구되고 있다. 더우기, 최근 반도체 패키지는 소형화, 박형화, 고기능화 및 고속화되는 추세에 따라 반도체 칩과 내부 리이드를 연결하는 와이어 본딩시 종래의 제조공정 및 기술로는 어느정도 한계성이 있다. 특히, 특허공보 제83-574호(Hitachi Ltd)는 상기 한계성을 극복하기 위하여 반도체 소자 지지용 부재(탭)가 최소한 3개의 방사상으로 뻗어있는 리이드에 의해 리이드 프레임의 틀부에 지지되어 있다. 그러나, 상기 특허의 경우 240∼260이상의 다판구조의 반도체 패키지에서는 반도체칩과 내부리이드를 연결하는 와이어 본딩을 한후, 봉지수지로 몰딩할때, 작은 외부 압력이나 열에 의해서 와이어가 쉽게 기울어지거나 들떠버리게 되어 조립에 많은 어려움이 있다. 따라서, 상기와 같은 어려움이 있기 때문에 최근에는 본딩패드와 내부 리이드를 연결하는 와이어가 한계이상으로 긴길이가 요구되어, 새로운 반도체 패키지의 제조공정이나 제조장비 연구가 활발히 진행되고 있다.
제1도는 상기 방법에 의해 예측되는 종래의 하이 핀 QFP(Quad flat package)의 리이드 프레임 평면도를 나타내고 있다. 상기 하이핀 QFP의 리이드 프레임에 의하면, 반도체 소자(10)를 지지하기 위한 사각형의 다이패드(12)와, 상기 다이패드(12)를 일단에서 지지하는 타이바(13)와, 그리고 상기 반도체칩(10)의 전극 패드를 와이어로 연결하는 나핀 구조의 내부 리이드(11)와로 구성되어 있다.
제2도는 제1도에 따른 와이어 본딩시 하이핀 QFP의 리이드 프레임 부분 확대 단면도를 나타내고 있다. 이와같은 다핀 QFP의 리이드 프레임을 사용하여 반도체 장치를 조립함에 있어서, 다이패드(12) 상부에 탑재된 반도체 칩(10)과 상기 리이드 프레임의 내부 리이드(11)와를 금선(gold wire)으로 본딩하면 되는데, 이때 상기 금선의 길이는 140∼160mil정도가 된다. 상기와 같이 제조되는 종래의 다핀 QFP의 리이드 프레임은, 반도체 패키지의 다핀 추세에 따라 다이패드(12) 사방으로 형성된 내부 리이드(11)의 수가 상대적으로 많아지면서, 반도체 칩의 본딩패드에서 상기 내부 리이드 본딩영역까지를 전기적으로 연결시켜 주는 와이어이 길이 또한 상대적으로 길어지게 된다. 또한, 반도체 패키지의 신뢰성 측면에서 상기 와이어의 길이가 길어짐에 따라 봉지수지로 몰딩시, 필연적으로 발생되는 와이어 기울어짐(wire sweeping), 와이어 쇼트(wire short) 또는 와이어 끊어짐(wire opening)등의 문제점이 다발하고 있는 실정이다.
따라서, 이 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 이 발명의 목적은 반도체 칩의 다이패드와 내부 리이드를 서로 연결시키는 와이어 본딩에 있어서, 상기 다이패드와 내부리이드 사이에 사각형 링패드를 형성하여 상기 링 패드를 본딩 패드 영역으로 사용할 수 있도록 한 반도체 장치용 리이드 프레임을 제공함에 있다.
또한, 이 발명의 다른 목적은, 상기 링 패드를 본딩 패드 영역으로 사용하여 이중으로 와이어 본딩이 실현되므로, 신뢰성이 높은 와이어 본딩이 가능하고, 본딩되는 와이어의 길이가 항상 최적상태로 유지할 수 있도록 한 반도체 장치용 리이드 프레임을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 이 발명에 따른 반도체 장치용 리이드 프레임의 특징은, 반도체 칩을 탑재하기 위한 사각형의 다이패드와 상기 다이패드를 지지하는 타이바와, 상기 반도체 칩의 전극패드를 와이어로 연결하는 다핀 구조의 내부 리이드로 구성되는 반도체 장치용 리이드 프레임에 있어서 ; 상기 다이패드의 타이바에 의해 지지되며 다이패드와 내부 리이드 사이에 형성된 링 패드를 본딩패드 영역으로 이용하여 상기 반도체 칩의 전극패드와 링 패드의 본딩패드를 이중으로 와이어 본딩함으로써 몰딩시 반도체 장치의 불량발생을 방지하도록 한 점에 있다.
이하, 이 발명에 따라 반도체 장치용 리이드 프레임의 바람직한 일실시예를 첨부된 도면에 의거하여 상세히 설명한다.
제3도는 이 발명에 따른 링 패드(ring pad)의 리이드 프레임 평면도를 나타낸 것으로, 표면 실장형(Surface Mounting) 리이드 프레임에 있어서, 가장 특징적이며, 난이도가 높은 것은 내부 리이드(inner lead)의 선단밀도를 높이는데 있다. 또한, 다핀구조의 QFP(Quad Flat Package) 리이드 프레임에서 내부 리이드의 선단밀도는 점차적으로 고밀도화는 추세에 있다. 따라서, 제4도의 링패드의 리이드 프레임 부분 확대 단면도에 나타난 바와같이, 다이패드의 사각 모서리에서 연장되는 상부에 타이 바(33)의 중앙부에 링 패드(36)가 연장되도록 하여, 상기 링 패드(36)의 상부에 폴리이미드 필름(38)을 접착하여 도전성 금속으로 본딩 패드(37)를 형성하도록 하였다. 또한, 상기 링 패드(36)의 크기는 본딩 와이어의 길이에 따라 탄력적으로 최적하게(optimze) 형성하도록 한다. 그리고, 상기 폴리이미드 필름(38)의 두께는 그 다운 셋(down set)을 감안하여 상기 폴리이미드에 금속도체(본딩패드)를 본딩 영역만큼만 부착시키는 방법을 이용한다.
제5도(a) 내지 제5도(b)는 제4도에 나타낸 링 패드의 와이어 본딩에 있어서, 이중으로 와이어 본딩(double wire bonding)을 하거나 이중 연속 와이어 본딩을 실시할 수 있는 일실시예를 도시하고 있다. 먼저, 제5도(a)에 도시된 이중 와이어 본딩을 살펴보면, 다이패드(32)에 탑재된 반도체 칩(30)의 전극패드와 내부 리이드(31)을 연결하기 위하여 링 패드936)를 통하여 금선으로 2회에 걸쳐서 와이어 본딩하게 된다. 상기와 같이 와이어 본딩을 하게되는 경우, 그 본딩시간이 2배로 소요되므로 본딩 타임을 줄이기 위해서 제5도(b)와 같은 이주 연속 와이어 본딩을 할수 있다. 제5도(b)를 참조하여, 다이패드(32)에 탑재되는 반도체칩(30)의 칩 패드와 내부 리이드(3)를 서로 연결하기 위하여 링 패드(36)를 통하여 금선으로 1회에 걸쳐서 이중 연속 와이어 본딩을 하게 된다.
제6도는 이 발명에 따른 링 패드의 와이어 본딩에 의한 리이드 프레임의 최종 공전단계를 도시한 부분확대 단면도이다. 상기 와이어 본딩에 의한 최종 공정은, 다이패드(32)와 내부 리이드(31) 사이에 형성되는 타이바(33)에 의해 지지되는 링패드(36)를 형성시켜서 상기 링 패드상에 폴리이미드 필름(38)을 부착한 후, 본딩패드937)을 형성한다. 또한, 다이패드(32) 상부에 탑재된 반도체 칩(30)의 전극패드(39)와, 내부 리이드(31)를 금선(34)으로 서로 연결하는 되는데, 제5도(a) 내지 제5도(b)에서 설명한 실시예 중 어느 하나를 이용하면 된다. 따라서 하기의 표1에서 도시된 바와같이 와이어의 길이가 절반으로 감소됨을 쉽게 알 수 있다.
[표 1]
따라서, 상기와 같이 조립이 완성된 반도체 장치용 리이드 프레임은 최적화된 와이어 길이를 구현할 수 있으며, 와이어 길이가 길어짐에 따라 발생되는 제반문제점등을 링 패드 형성에 의하여 이중 와이어 본딩을 하거나 이중 연속 와이어 본딩을 하게 되므로 양질(High Quality)의 반도체 장치용 리이드 프레임의 양산할 수 있는 효과가 있다.
Claims (4)
- 반도체 칩을 탑재하기 위한 사각형의 다이패드와, 상기 다이패드를 지지하는 타이바와, 상기 반도체칩의 전극패드를 와이어로 연결하는 다핀 구조의 내부 리이드로 구성되는 반도체 장치용 리이드 프레임에 있어서 ; 상기 다이패드의 타이바에 의해 지지되는 다이패드와 내부 리이드 사이에 형성된 링 패드를 본딩 패드 영역으로 이용하여 상기 반도체 칩의 전극패드와 링 패드의 본딩패드를 이중으로 와이어 본딩함으로써 몰딩시 반도체 장치의 불량발생을 방지하도록 한 반도체 장치용 리이드 프레임.
- 제1항에 있어서, 상기 링 패드는 그 상면에 전도성을 갖는 폴리이미드 테이프가 접착됨을 특징으로 하는 반도체 장치용 리이드 프레임.
- 제1항에 있어서, 상기 링 패드는 링 패드, 절연성 테이프 및 금속도체된 본딩패드의 3중 구조인 것을 특징으로 하는 반도체 장치용 리이드 프레임.
- 제1항에 있어서, 상기 반도체 칩의 전극패드와 링 패드의 본딩패드는 이중 와이어 본딩되는 이중연속와이어 본딩중 어느 하나가 실시되는 내부리드와 전기적으로 접속됨을 특징으로 하는 반도체 장치용 리이드 프레임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910019690A KR940008340B1 (ko) | 1991-11-06 | 1991-11-06 | 반도체 장치용 리이드 프레임 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910019690A KR940008340B1 (ko) | 1991-11-06 | 1991-11-06 | 반도체 장치용 리이드 프레임 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930011188A KR930011188A (ko) | 1993-06-23 |
KR940008340B1 true KR940008340B1 (ko) | 1994-09-12 |
Family
ID=19322368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910019690A KR940008340B1 (ko) | 1991-11-06 | 1991-11-06 | 반도체 장치용 리이드 프레임 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940008340B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100352120B1 (ko) * | 1996-12-06 | 2003-01-24 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임의 구조 및 이를 이용한 반도체 패키지 |
KR100861511B1 (ko) * | 2002-07-24 | 2008-10-02 | 삼성테크윈 주식회사 | 리이드 프레임과 그것을 구비한 반도체 팩키지 및, 반도체팩키지의 제조 방법 |
-
1991
- 1991-11-06 KR KR1019910019690A patent/KR940008340B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930011188A (ko) | 1993-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
US7781264B2 (en) | Method for fabricating flip-chip semiconductor package with lead frame as chip carrier | |
US6949410B2 (en) | Flip chip in leaded molded package and method of manufacture thereof | |
US6157074A (en) | Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same | |
US7781265B2 (en) | DFN semiconductor package having reduced electrical resistance | |
US6541846B2 (en) | Dual LOC semiconductor assembly employing floating lead finger structure | |
US7247944B2 (en) | Connector assembly | |
JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
KR940008340B1 (ko) | 반도체 장치용 리이드 프레임 | |
JPH11168169A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
US6093959A (en) | Lead frame having supporters and semiconductor package using same | |
KR0119757Y1 (ko) | 반도체 패키지 | |
JP2698452B2 (ja) | 樹脂封止型半導体装置及びその組立方法 | |
JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
JPH0855856A (ja) | 半導体装置とその製造方法 | |
KR100355639B1 (ko) | 수지봉지형 반도체소자 및 그를 이용한 반도체장치의 제조방법 | |
KR950010866B1 (ko) | 표면 실장형(surface mounting type) 반도체 패키지(package) | |
KR100252862B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
KR19990002607U (ko) | 반도체 패키지 | |
KR20010009337A (ko) | 볼 그리드 어레이 패키지 및 그 제조 방법 | |
KR20010008925A (ko) | 칩 스케일 패키지 및 그 제작 방법 | |
JPH0669411A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010807 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |